JP2010245485A - 薄膜トランジスタを利用して不揮発性メモリとする方法およびその装置 - Google Patents
薄膜トランジスタを利用して不揮発性メモリとする方法およびその装置 Download PDFInfo
- Publication number
- JP2010245485A JP2010245485A JP2009099552A JP2009099552A JP2010245485A JP 2010245485 A JP2010245485 A JP 2010245485A JP 2009099552 A JP2009099552 A JP 2009099552A JP 2009099552 A JP2009099552 A JP 2009099552A JP 2010245485 A JP2010245485 A JP 2010245485A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- gate electrode
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
Abstract
【課題】薄膜トランジスタ(TFT)のベースを利用して電荷を保存し、不揮発性メモリとする方法を提供する。
【解決手段】薄膜トランジスタ10を利用し、そのうち薄膜トランジスタ10は中間がベース21、両端がそれぞれドレイン電極22、ソース電極23である半導体層20を備え、絶縁表面31を備えた基板30上に設置され、ゲート電極絶縁層41が前記半導体層20上に設置され、ゲート電極40がゲート電極絶縁層41上に設置され、電子がゲート電極40の電場作用下で、熱電子界放射により電子正孔対を形成し、電子正孔対がゲート電極40の垂直電場により分離され、複数のキャリア(nチャネルでいうと正孔)が薄膜トランジスタ10のベース21に注入され、薄膜トランジスタ10の閾値電圧の変化を引き起こし、書き込み動作が完了する。
【選択図】図2
【解決手段】薄膜トランジスタ10を利用し、そのうち薄膜トランジスタ10は中間がベース21、両端がそれぞれドレイン電極22、ソース電極23である半導体層20を備え、絶縁表面31を備えた基板30上に設置され、ゲート電極絶縁層41が前記半導体層20上に設置され、ゲート電極40がゲート電極絶縁層41上に設置され、電子がゲート電極40の電場作用下で、熱電子界放射により電子正孔対を形成し、電子正孔対がゲート電極40の垂直電場により分離され、複数のキャリア(nチャネルでいうと正孔)が薄膜トランジスタ10のベース21に注入され、薄膜トランジスタ10の閾値電圧の変化を引き起こし、書き込み動作が完了する。
【選択図】図2
Description
本発明は、薄膜トランジスタ(TFT)のベースを利用して電荷を保存し、不揮発性メモリとする方法およびその装置に関し、特に薄膜トランジスタ(TFT)の電気的操作方法を利用し、かつ一般的な薄膜トランジスタ(TFT)を運用して不揮発性メモリのメモリユニットとする、薄膜トランジスタを利用して不揮発性メモリとする方法およびその装置に関する。
近年、フラットパネルディスプレイは広くコンピュータやテレビ、通信等電子製品上に運用されている。フラットパネルディスプレイの性能に対する要求もだんだん高くなっており、ディスプレイ周辺の回路を同時に低温ポリシリコン (LTPS) TFT−LCDパネル上に製作すると、システム統合の目的を達することができる。そのうち、薄膜トランジスタ(TFT)を運用して不揮発性メモリとすることは、システム統合の1つの重要な方法である。
現在不揮発性メモリをパネル上に統合する技術は、ほとんどが一般の薄膜トランジスタ(TFT)の構造を変え、電荷を保存するものである。米国特許公開番号US20040206957「半導体装置およびその製造方法」、および米国特許公告番号US6005270「半導体不揮発性メモリ装置およびその製造方法」は、TFTを不揮発性メモリとする先行技術である。米国特許公開番号US20040206957は、一般の薄膜トランジスタ(TFT)のゲート電極酸化層上にシリコン粒子(silicon particles)を散布して電荷の補捉に用い、さらに一層の第二ゲート電極酸化層で被覆するものである。米国特許公告番号US6005270は一般の薄膜トランジスタ(TFT)のゲート電極とゲート電極絶縁層の間に電荷保存層(charging storing layer)を追加して電荷を保存するものである。
しかしながら、上述およびその他類似の浮遊ゲート(floating gate)またはトンネル酸化層(tunneling oxide)等を増加する手段は、製造プロセスが一般の薄膜トランジスタ(TFT)より複雑であるため、製作コストも比較的高い。このほか、電子デバイスの微小化と同時に、トンネル酸化層も微小化する必要があるため、メモリの保存能力に問題が発生することがある。このため、従来の一般的な薄膜トランジスタ(TFT)を不揮発性メモリとする技術にはまだ問題があり、解決が待たれている。
本発明の目的は、薄膜トランジスタ(TFT)の電気的操作を利用し、薄膜トランジスタ(TFT)が導通時に自己加熱現象を発生して電子正孔対を生じ、ゲート電極の垂直電場が電子正孔対を分離した後、薄膜トランジスタ(TFT)のベースに電荷を注入かつ保存し、書き込みを完了して不揮発性メモリとして運用することができ、一般の薄膜トランジスタ(TFT)デバイスを構成する論理回路、LCD基板アレイ等装置との相互統合に有利であり、別途製造プロセスを増加する必要がない、薄膜トランジスタ(TFT)のベースを利用して電荷を保存し、不揮発性メモリとする方法を提供することにある。
本発明の別の目的は、その他一般の薄膜トランジスタ(TFT)デバイスと同一基板上に統合でき、別途製造プロセスを増加する必要がない、薄膜トランジスタ(TFT)を利用したメモリユニットの不揮発性メモリ装置を提供することにある。
前述の目的を達するため、本発明の薄膜トランジスタ(TFT)のベースを利用して電荷を保存し、不揮発性メモリとする方法において、そのうち薄膜トランジスタ(TFT)は中間がベース、両端がそれぞれドレイン電極、ソース電極である半導体層を備え、絶縁表面を備えた基板上に設置され、ゲート電極絶縁層が前記半導体層上に設置され、ゲート電極が前記ゲート電極絶縁層上に設置され、前記薄膜トランジスタ(TFT)のベースを利用して電荷を保存し、不揮発性メモリとする方法は、書き込み動作と、消去動作を含み、そのうち前記書き込み動作は、前記薄膜トランジスタのドレイン電極に第一ドレイン電極電圧を印加し、前記薄膜トランジスタのゲート電極にゲート電極電圧を印加し、前記薄膜トランジスタのソース電極を接地し、そのうち、前記ゲート電極電圧と前記ドレイン電極電圧が発生するジュール熱(Joule heatingはドレイン電極電流とドレイン電極電圧の乗積)が自己加熱(self−heating)効果を引き起こすのに足ると、前記薄膜トランジスタ中の多数のキャリアを前記薄膜トランジスタのベースに注入し、かつ前記薄膜トランジスタに電圧変化を生じさせ、書き込み動作を完了する手順を含み、前記消去動作は、前記薄膜トランジスタのドレイン電極に第二ドレイン電極電圧を印加し、前記薄膜トランジスタのソース電極にソース電極電圧を印加し、前記薄膜トランジスタのゲート電極を接地し、そのうち、前記ソース電極と第二ドレイン電極の両者間の偏圧が前記メモリの半導体層中の複数のキャリアをベース中から排除する手順を含む。
本発明の別の実施例の薄膜トランジスタ(TFT)を利用したメモリユニットの不揮発性メモリ装置は、不揮発性メモリであって、データ書き込み動作とデータ消去動作を提供し、データアクセスに用いるメモリと、データ制御に用いる論理回路を含み、前記メモリはアレイ方式で構成された少なくとも1つのメモリユニットを含み、前記メモリユニットは絶縁表面を備えた基板上に設置された半導体層と、前記半導体層上に設置されたゲート電極絶縁層と、前記ゲート電極絶縁層上に設置されたゲート電極を含み、そのうち、前記メモリユニットの前記半導体層がベースと、前記ベースの両端にそれぞれ配置されたソース電極とドレイン電極から構成され、前記メモリユニットが一般の薄膜トランジスタ(TFT)構造であり、かつ前記メモリと前記論理回路が前述の基板上に統合される。
本発明の上述の目的を達するために採用する技術手段およびその効果について、以下最良の実施例と図面に基づき説明する。
図1に本発明の最良の実施例1の部材の断面図を示す。図1に示すように、本発明は薄膜トランジスタ10を利用し、そのうち前記薄膜トランジスタ10は中間がベース21、両端がそれぞれドレイン電極22、ソース電極23である半導体層20を備え、絶縁表面31を備えた基板30上に設置され、ゲート電極絶縁層41が前記半導体層20上に設置され、ゲート電極40が前記ゲート電極絶縁層41上に設置され、本発明の電荷を前記薄膜トランジスタ10のベース21に保存する方法は、書き込み動作と消去動作を含む。
図2に本発明の最良の実施例1の書き込み電圧を表す断面図を示す。図2に示すように、そのうち、前記書き込み動作は前記薄膜トランジスタ10のドレイン電極22にドレイン電極電圧を印加する。本実施例において、前記ドレイン電極電圧は15ボルトである。同時に、前記薄膜トランジスタ10のゲート電極40にゲート電極電圧を印加する。本実施例において、前記ゲート電極電圧は25ボルトである。さらに前記薄膜トランジスタ10のソース電極23を接地する。そのうち、前記ゲート電極電圧と前記ドレイン電極電圧の発生するジュール熱(Joule heatingはドレイン電極電流とドレイン電極電圧の乗積)が自己加熱(self−heating)効果を引き起こし、このとき電子が前記ゲート電極40の電場作用下で、熱電子界放射(Thermion field emission)により半導体層20の価電子帯(valence band)から伝導帯(conductor band)に発射され、電子正孔対(electron−hole pair)を形成し、電子正孔対が前記ゲート電極40の垂直電場により分離され、複数のキャリア(nチャネルでいうと正孔)が前記薄膜トランジスタ10の前記ベース21に注入され、前記薄膜トランジスタの閾値電圧(Threshold voltage)の変化を引き起こし、書き込み動作が完了する。本実施例のデータを例とし、nチャネルについていうと、書き込み動作は時間が1ミリ秒、メモリウィンドウ(memory window)は3Vに達することができる。
図3に本発明の最良の実施例1の消去電圧を表す断面図を示す。図3に示すように、そのうち、前記消去動作は前記薄膜トランジスタ10のドレイン電極22にドレイン電極電圧を印加する。本実施例において、前記ドレイン電極電圧は−5ボルトである。同時に、前記薄膜トランジスタ10のソース電極23にソース電極電圧を印加する。本実施例において、前記ソース電極電圧は10ボルトである。および、前記薄膜トランジスタ10のゲート電極40を接地する。そのうち、前記ドレイン電極電圧と前記ソース電極電圧間の電圧差が、前記ベース21中の複数のキャリアにベース中の結晶粒界(grain boundary)により生じるエネルギー障壁(energy barrier)を克服させるのに足ると、両者間の偏圧が前記薄膜トランジスタ10の半導体層20中の複数のキャリアを前記ベース21中から排除して、消去動作が完了する。本実施例のデータを例とし、nチャネルについていうと、消去動作の時間は0.1秒である。
図4と図5を参照する。図4に本発明の最良の実施例2の不揮発性メモリの断面図、図5に本発明の最良の実施例2のメモリユニットアレイの模式図を示す。図4に示すように、本発明は薄膜トランジスタを利用してメモリユニットの不揮発性メモリ装置としており、前記不揮発性メモリ装置はデータアクセスに用いるメモリ110と、データ制御に用いる論理回路60を含み、前記論理回路60は少なくとも1つの薄膜トランジスタ(TFT)から成り、かつ前記メモリ110と前記基板30上に統合される。図5に示すように、前記メモリ110は少なくとも1つのメモリユニット100のアレイ方式で構成され、データ書き込み動作とデータ消去動作を提供する。
図6に本発明の最良の実施例2のメモリユニットの断面図を示す。図6に示すように、前記メモリユニット100は、絶縁表面31を備えた基板30上に設置された半導体層20を含み、ゲート電極絶縁層41が前記半導体層20上に設置され、ゲート電極40が前記ゲート電極絶縁層41上に設置される。そのうち、前記半導体層20はベース21と、該ベース21両端にそれぞれ配置されたソース電極23とドレイン電極22から構成され、かつ前記メモリユニット100は一般的な薄膜トランジスタ(TFT)の構造であり、その上が中間層絶縁膜50により被覆され、金属層51により関連の電路連結が形成される。
書き込み動作を行うときは、前記メモリユニット100のドレイン電極22にドレイン電極電圧を印加し、同時に前記メモリユニット100のゲート電極40にゲート電極電圧を印加し、前記メモリユニット100のソース電極23を接地する。そのうち、前記ゲート電極電圧と前記ドレイン電極電圧の発生するジュール熱(Joule heatingはドレイン電極電流とドレイン電極電圧の乗積)が自己加熱(self−heating)効果を引き起こし、このとき電子が前記ゲート電極40の電場作用下で、熱電子界放射(Thermion field emission)により半導体層20の価電子帯(valence band)から伝導帯(conductor band)に発射され、電子正孔対(electron−hole pair)を形成し、電子正孔対が前記ゲート電極40の垂直電場により分離され、複数のキャリア(nチャネルでいうと正孔)が前記メモリユニット10の前記ベース21に注入され、前記メモリユニットの閾値電圧(Threshold voltage)の変化を引き起こし、書き込み動作が完了する。
消去動作を行うときは、前記メモリユニット100のドレイン電極22にドレイン電極電圧を印加し、同時に、前記薄膜トランジスタ10のソース電極23にソース電極電圧を印加し、前記該メモリユニット100のゲート電極40を接地する。そのうち、前記ドレイン電極電圧と前記ソース電極電圧間の電圧差が、前記ベース21中の複数のキャリアにベース中の結晶粒界(grain boundary)により生じるエネルギー障壁(energy barrier)を克服させるのに足ると、両者間の偏圧が前記メモリユニット100の半導体層20中の複数のキャリアを前記ベース21中から排除して、消去動作が完了する。
図7に本発明の最良の実施例2の統合状態の断面図を示す。図7に示すように、本発明の不揮発性メモリはさらに同じプロセスの一般の液晶画素薄膜トランジスタ70と結合させ、前記基板30上に統合することができ、かつ前記基板は低温ポリシリコンガラス基板とすることができる。
本発明の提供する薄膜トランジスタ(TFT)のベースを利用し電荷を保存して不揮発性メモリとする方法およびその装置は、不揮発性メモリをフラットパネルディスプレイに結合し、パネル上に統合することができ、かつ一般の薄膜トランジスタ(TFT)構造を利用する必要があるだけで、別途の浮遊ゲート(floating gate)やトンネル酸化層(tunneling oxide)で電荷を蓄積する必要がないため、メモリの製造プロセスを減少し、メモリの製作コストを抑えることができ、関連産業における使用に有利であるため、本発明は進歩性を備えており、発明特許の要件を満たしているため、法に基づき出願を提出するものである。
以上の説明は本発明の最良の実施例に基づいて本発明を詳細に説明したものであり、本発明の実施の範囲を限定しない。本発明の特許請求の範囲に基づいた均等の変や修飾等はすべて本発明の特許範囲内に含まれるものとする。
10 薄膜トランジスタ
20 半導体層
21 ベース
22 ドレイン電極
23 ソース電極
30 基板
31 絶縁層
40 ゲート電極
41 ゲート電極絶縁層
110 メモリ
100 メモリユニット
50 中間層絶縁膜
51 金属層
60 論理回路
70 液晶画素薄膜トランジスタ
20 半導体層
21 ベース
22 ドレイン電極
23 ソース電極
30 基板
31 絶縁層
40 ゲート電極
41 ゲート電極絶縁層
110 メモリ
100 メモリユニット
50 中間層絶縁膜
51 金属層
60 論理回路
70 液晶画素薄膜トランジスタ
Claims (12)
- 薄膜トランジスタのベースに電荷を保存する方法であって、そのうち、前記薄膜トランジスタは中間がベース、両端がそれぞれドレイン電極、ソース電極である半導体層を備え、絶縁表面を備えた基板上に設置され、ゲート電極絶縁層が前記半導体層上に設置され、ゲート電極が前記ゲート電極絶縁層上に設置され、前記薄膜トランジスタのベースに電荷を保存する方法が、書き込み動作と、消去動作を含み、
前記書き込み動作が、前記薄膜トランジスタのドレイン電極に第一ドレイン電極電圧を印加し、前記薄膜トランジスタのゲート電極にゲート電極電圧を印加し、前記薄膜トランジスタのソース電極を接地することを含み、そのうち、前記ゲート電極電圧と前記第一ドレイン電極電圧の発生するジュール熱が、自己加熱(self−heating)効果を引き起こすに足ると、前記薄膜トランジスタ中の複数のキャリアが前記薄膜トランジスタ中のベースに注入され、かつ前記薄膜トランジスタの閾値電圧を変化させて前記書き込み動作が完了され、及び
前記消去動作が、前記薄膜トランジスタのドレイン電極に第二ドレイン電極電圧を印加し、前記薄膜トランジスタのソース電極にソース電極電圧を印加し、前記薄膜トランジスタのゲート電極を接地することを含み、そのうち、前記第二ドレイン電極電圧と前記ソース電極電圧間の電圧差が、前記ベース中の複数のキャリアに前記ベース中の結晶粒界(grain boundary)により生じるエネルギー障壁(energy barrier)を克服させるのに足ると、両者間の偏圧が前記メモリの半導体層中の複数のキャリアを前記ベース中から排除することを特徴とする、薄膜トランジスタのベースに電荷を保存する方法。 - 前記ゲート電極電圧および前記第一ドレイン電極電圧が正電圧であることを特徴とする、請求項1に記載の薄膜トランジスタのベースに電荷を保存する方法。
- 前記薄膜トランジスタが一般的な薄膜トランジスタを構成する部材と同一の基板上に統合可能であることを特徴とする、請求項1に記載の薄膜トランジスタのベースに電荷を保存する方法。
- データ書き込み動作とデータ消去動作を提供する不揮発性メモリ装置であって、データアクセスに用いるメモリと、データ制御に用いる論理回路を含み、 前記メモリが、少なくとも1つのメモリユニットを含むアレイ方式で構成され、前記メモリユニットが半導体層を含み、絶縁表面を備えた基板上に設置され、ゲート電極絶縁層が前記半導体層上に設置され、ゲート電極が前記ゲート電極絶縁層上に設置され、そのうち、前記メモリユニットの前記半導体層がベースと、前記ベース両端にそれぞれ配置されたソース電極およびドレイン電極から構成され、前記メモリユニットが一般的な薄膜トランジスタ(TFT)の構造であり、かつ前記メモリと前記論理回路が前記基板上に統合されることを特徴とする、不揮発性メモリ装置。
- 前記データ書き込み動作が、前記メモリユニットの前記ドレイン電極に第一ドレイン電極電圧を印加する、前記メモリユニットの前記ゲート電極にゲート電圧を印加する、前記メモリユニットの前記ソース電極を接地することを含むことを特徴とする、請求項4に記載の不揮発性メモリ装置。
- 前記ゲート電極電圧と前記第一ドレイン電極電圧の発生するジュール熱が、自己加熱(self−heating)効果を引き起こすに足ると、前記メモリユニット中の複数のキャリアが前記メモリユニット中のベースに注入され、かつ前記メモリユニットの閾値電圧を変化させて前記書き込み動作を完了することを特徴とする、請求項5に記載の不揮発性メモリ装置。
- 前記ゲート電極電圧と前記第一ドレイン電極電圧が正電圧であることを特徴とする、請求項5に記載の不揮発性メモリ装置。
- 前記データ消去動作の方法が、前記メモリユニットのドレイン電極に第二ドレイン電極電圧を印加する、前記メモリユニットのソース電極にソース電極電圧を印加する、前記メモリユニットの前記ゲート電極を接地することを含むことを特徴とする、請求項4に記載の不揮発性メモリ装置。
- 前記第二ドレイン電極電圧と前記ソース電極電圧の間の電圧差が、前記ベース中の複数のキャリアに前記ベース中の結晶粒界(grain boundary)により生じるエネルギー障壁(energy barrier)を克服させるのに足ると、両者間の偏圧が前記メモリユニットの前記半導体層中の複数のキャリアを前記ベース中から排除することを特徴とする、請求項8に記載の不揮発性メモリ装置。
- 前記論理回路が少なくとも1つの薄膜トランジスタを含み、かつ前記薄膜トランジスタと前記メモリが前記基板上に統合されたことを特徴とする、請求項4に記載の不揮発性メモリ装置。
- 前記基板が低温ポリシリコン基板とできることを特徴とする、請求項10に記載の不揮発性メモリ装置。
- 前記不揮発性メモリが同じ製造プロセスの一般的なTFT−LCDパネルと結合させ、同一の低温ポリシリコン基板上に統合できることを特徴とする、請求項11に記載の不揮発性メモリ装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098111112A TWI382530B (zh) | 2009-04-03 | 2009-04-03 | A method and device for utilizing thin film transistor as nonvolatile memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010245485A true JP2010245485A (ja) | 2010-10-28 |
Family
ID=42826068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009099552A Pending JP2010245485A (ja) | 2009-04-03 | 2009-04-16 | 薄膜トランジスタを利用して不揮発性メモリとする方法およびその装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7983092B2 (ja) |
JP (1) | JP2010245485A (ja) |
TW (1) | TWI382530B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10515896B2 (en) | 2017-08-31 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure for semiconductor device and methods of fabrication thereof |
US11989091B2 (en) | 2021-11-12 | 2024-05-21 | Samsung Electronics Co., Ltd. | Memory system for performing recovery operation, memory device, and method of operating the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111295A (ja) * | 1993-08-19 | 1995-04-25 | Hitachi Ltd | 半導体素子およびこれを用いた半導体記憶装置 |
JPH10335496A (ja) * | 1997-05-30 | 1998-12-18 | Sharp Corp | 半導体記憶素子およびその製造方法 |
JP2000269457A (ja) * | 1999-03-17 | 2000-09-29 | Hitachi Ltd | 半導体素子及び半導体装置 |
JP2008091492A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 半導体記憶装置 |
JP2008153351A (ja) * | 2006-12-15 | 2008-07-03 | Seiko Epson Corp | 電気光学装置の製造方法、電気光学装置、及び電子機器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH104148A (ja) * | 1996-06-18 | 1998-01-06 | Fujitsu Ltd | 強誘電体メモリ |
US6005270A (en) * | 1997-11-10 | 1999-12-21 | Sony Corporation | Semiconductor nonvolatile memory device and method of production of same |
JP2001127265A (ja) * | 1999-10-29 | 2001-05-11 | Matsushita Electronics Industry Corp | 半導体記憶装置およびその駆動方法 |
GB2364823A (en) * | 2000-07-12 | 2002-02-06 | Seiko Epson Corp | TFT memory device having gate insulator with charge-trapping granules |
JP2004342767A (ja) * | 2003-05-14 | 2004-12-02 | Sharp Corp | 半導体記憶装置及び半導体装置、並びに携帯電子機器 |
TWI429028B (zh) * | 2006-03-31 | 2014-03-01 | Semiconductor Energy Lab | 非揮發性半導體記憶體裝置及其製造方法 |
CN102646681B (zh) * | 2006-10-04 | 2015-08-05 | 株式会社半导体能源研究所 | 半导体器件 |
US7851277B2 (en) * | 2006-12-05 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing same |
-
2009
- 2009-04-03 TW TW098111112A patent/TWI382530B/zh not_active IP Right Cessation
- 2009-04-16 JP JP2009099552A patent/JP2010245485A/ja active Pending
- 2009-05-13 US US12/465,153 patent/US7983092B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111295A (ja) * | 1993-08-19 | 1995-04-25 | Hitachi Ltd | 半導体素子およびこれを用いた半導体記憶装置 |
JPH10335496A (ja) * | 1997-05-30 | 1998-12-18 | Sharp Corp | 半導体記憶素子およびその製造方法 |
JP2000269457A (ja) * | 1999-03-17 | 2000-09-29 | Hitachi Ltd | 半導体素子及び半導体装置 |
JP2008091492A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 半導体記憶装置 |
JP2008153351A (ja) * | 2006-12-15 | 2008-07-03 | Seiko Epson Corp | 電気光学装置の製造方法、電気光学装置、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20100254185A1 (en) | 2010-10-07 |
TW201037819A (en) | 2010-10-16 |
US7983092B2 (en) | 2011-07-19 |
TWI382530B (zh) | 2013-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI810206B (zh) | 顯示裝置及電子裝置 | |
JP6227039B2 (ja) | 半導体装置 | |
US7196746B2 (en) | Pixel structure and manufacturing method thereof | |
US10854698B2 (en) | Display substrate and organic light emitting display device including the same | |
WO2017171970A1 (en) | Micro led display pixel architecture | |
JP2007149318A (ja) | 機械的なスイッチを利用したメモリアレイ、その制御方法、機械的なスイッチを利用した表示装置及びその制御方法 | |
US11551613B2 (en) | Pixel circuit | |
US7851801B2 (en) | Pixel structure | |
US10410708B1 (en) | Dual mode memory system and method of working the same | |
JP2004335056A (ja) | 複数のメモリセルを有する半導体記憶装置をプログラムする方法および消去する方法 | |
US20200243685A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP7472100B2 (ja) | 半導体装置 | |
JP2010245485A (ja) | 薄膜トランジスタを利用して不揮発性メモリとする方法およびその装置 | |
CN113571013B (zh) | 像素驱动电路、阵列基板及其制备方法、显示装置 | |
CN101866690B (zh) | 一种利用薄膜电晶体作为非易失性存储器的方法 | |
JP2004297028A (ja) | 半導体記憶装置 | |
JP2001308286A (ja) | 半導体装置及びその駆動方法 | |
CN107658301B (zh) | 闪存单元、闪存阵列及其操作方法 | |
JP2004335797A (ja) | 半導体記憶装置とその駆動方法、および携帯電子機器 | |
JP2007004911A (ja) | 半導体記憶装置 | |
WO2010092652A1 (ja) | 不揮発性メモリおよびその製造方法、表示装置 | |
JP2004348810A (ja) | 半導体記憶装置、携帯電子機器および半導体記憶装置を制御する方法 | |
US8184486B2 (en) | Tunable current driver and operating method thereof | |
US8339863B2 (en) | Operation method of memory device | |
JP2004335027A (ja) | コンピュータシステム、メモリ構造、データの記憶を実行する構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120522 |