JP2007004911A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2007004911A JP2007004911A JP2005184638A JP2005184638A JP2007004911A JP 2007004911 A JP2007004911 A JP 2007004911A JP 2005184638 A JP2005184638 A JP 2005184638A JP 2005184638 A JP2005184638 A JP 2005184638A JP 2007004911 A JP2007004911 A JP 2007004911A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory function
- function unit
- drain
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】 個々のメモリ素子の特性バラツキに起因する読み出し動作余裕の低減を抑制し、高信頼性で高性能な読み出し動作が可能な半導体記憶装置を提供する。
【解決手段】 第1メモリ機能部Lの電荷蓄積量によりドレインとソースの一方から他方に流れる第1ドレイン・ソース電流Ids1が変化し、第2メモリ機能部Rの電荷蓄積量によりドレインとソースの他方から一方に流れる第2ドレイン・ソース電流Ids2が変化するメモリトランジスタ20と、第1ドレイン・ソース電流Ids1を流して得られる第1読み出し電圧と、第2ドレイン・ソース電流Ids2を流して得られる第2読み出し電圧を比較して、メモリトランジスタの記憶データを読み出す比較回路55を備え、第1メモリ機能部Lと第2メモリ機能部Rの各電荷蓄積量が、第1メモリ機能部Lに書き込まれるデータと第2メモリ機能部Rに書き込まれるデータが相補な関係になるように調整されている。
【選択図】 図6
【解決手段】 第1メモリ機能部Lの電荷蓄積量によりドレインとソースの一方から他方に流れる第1ドレイン・ソース電流Ids1が変化し、第2メモリ機能部Rの電荷蓄積量によりドレインとソースの他方から一方に流れる第2ドレイン・ソース電流Ids2が変化するメモリトランジスタ20と、第1ドレイン・ソース電流Ids1を流して得られる第1読み出し電圧と、第2ドレイン・ソース電流Ids2を流して得られる第2読み出し電圧を比較して、メモリトランジスタの記憶データを読み出す比較回路55を備え、第1メモリ機能部Lと第2メモリ機能部Rの各電荷蓄積量が、第1メモリ機能部Lに書き込まれるデータと第2メモリ機能部Rに書き込まれるデータが相補な関係になるように調整されている。
【選択図】 図6
Description
本発明は、半導体記憶装置に関し、特に、電気的に書き込み可能で且つ電気的に消去可能な半導体記憶装置に関する。より詳細には、FET構造を有するとともに、電荷を保持可能な第1メモリ機能部と第2メモリ機能部を有し、主として前記第1メモリ機能部の電荷蓄積量により、ドレインとソース間を一方側から他方側に流れる第1ドレイン・ソース電流に対する第1閾値電圧が変化し、主として前記第2メモリ機能部の電荷蓄積量により、ドレインとソース間を他方側から一方側に前記第1ドレイン・ソース電流とは逆方向に流れる第2ドレイン・ソース電流に対する第2閾値電圧が変化し、前記第1メモリ機能部と前記第2メモリ機能部に対して各別にデータを電気的に書き込み可能な不揮発性のメモリトランジスタを備えてなる半導体記憶装置に関する。
従来から不揮発性の半導体記憶装置として、代表的にはフラッシュメモリが用いられている。このフラッシュメモリは、図30に示すように、半導体基板901上にゲート絶縁膜を介してフローティングゲート902、絶縁膜907、ワード線(制御ゲート)903がこの順に形成されており、フローティングゲート902の両側には、拡散領域によるソース線904及びビット線905が形成されてメモリ素子を構成する。メモリ素子の周囲には、素子分離領域906が形成されている。例えば、特許文献1等に詳細が記載されている。
メモリ素子は、フローティングゲート902中の電荷量の多寡として記憶を保持する。メモリ素子を配列して構成したメモリアレイは、特定のワード線とビット線を夫々選択して所定の電圧を印加することにより、所望のメモリ素子の書き換え、読み出し動作を行なうことができる。このようなフラッシュメモリでは、フローティングゲート中の電荷量が変化したとき、図31に示すような、ドレイン電流(Id)対ゲート電圧(Vg)特性を示す。破線は書き込み状態、実線は消去状態の特性である。フローティングゲート中の負電荷(電子)の量が増加すると閾値電圧が増加し、Id−Vg曲線は閾値電圧の増加する方向に略平行に移動する。
近年の半導体搭載装置の多様化・多機能化が進む中、様々な分野での半導体記憶装置の応用範囲が広がっている。また、使用される条件もそれに伴って多岐に亘り、とりわけ、車載用途、医療用途、産業ロボット用途等においては、ノイズや温度、それに電圧条件等の変動に対しても充分な動作余裕を有する高信頼性の半導体記憶装置が求められている。
高信頼性の半導体記憶装置を実現する一手法として、下記の特許文献2に開示された半導体記憶装置があるが、これは、半導体チップ上に3つ以上のメモリアレイを配置し、読み出した結果を多数決論理で決定するものであり、記憶部であるメモリアレイ面積が増大する問題があった。
また、このような図30に示したフラッシュメモリ素子を用いて複数の情報を記憶する半導体記憶装置を構成した場合、素子間のバラツキが存在するため、書き込み状態と消去状態での閾値電圧は、図32に示す如く或るバラツキ範囲を持つことになる。図32において領域200はフローティングゲートに電荷が少ない状態(論理1と定義する)での閾値電圧V1のバラツキ、領域201はフローティングゲートに電荷が多い(論理0と定義する)での閾値電圧V0のバラツキを示す。このような半導体記憶装置において論理1と論理0を識別する方法(読み出し方法)としては、図30に示したのと同じ形状のフローティングゲートトランジスタをリファレンス素子として用い、このリファレンス素子の閾値電圧を論理1と論理0の各閾値電圧の中間値VMに設定して、この中間値VMと読み出そうとするメモリ素子の閾値電圧を比較することにより、論理1と論理0を判別する方法が一般的である。バラツキが存在しない状況においては論理1と論理0の間には矢印202で示す充分に大きな動作余裕(ウインドウマージン)が存在し、安定な動作が可能であるが、論理1と論理0を決定する際に閾値電圧のバラツキが不可避的に発生することから、実際には矢印203に示すように狭窄し、安定な動作に必要な充分な動作余裕(ウインドウマージン)が確保できないという問題があった。
このバラツキは個々のメモリ素子の特性のバラツキに起因しており、この様子を図33に示す。個々のメモリ素子では充分な動作余裕(ウインドウマージン)を有していても、複数個集合することで動作余裕が減少する様子が示されている。個々の(n+1)個のメモリ素子A0〜Anは充分な動作余裕Vpを有していても、それらが集合することで相互の相対的なバラツキによって動作余裕が減少し、結局、最終的には矢印204で示す幅に減少してしまう。この原因はリファレンス素子の閾値電圧VMが異なるメモリ素子に対して固定されているために生じるものであり、従来の方法ではその回避が困難であった。
本発明は上記の問題点に鑑みてなされたものであり、その目的は、個々のメモリ素子の特性バラツキに起因する読み出し動作余裕の低減を抑制し、高信頼性で高性能な読み出し動作が可能な半導体記憶装置を提供する点にある。
上記目的を達成するための本発明に係る半導体記憶装置は、FET(電界効果トランジスタ)構造を有するとともに、電荷を保持可能な第1メモリ機能部と第2メモリ機能部を有し、主として前記第1メモリ機能部の電荷蓄積量により、ドレインとソース間を一方側から他方側に流れる第1ドレイン・ソース電流に対する第1閾値電圧が変化し、主として前記第2メモリ機能部の電荷蓄積量により、ドレインとソース間を他方側から一方側に前記第1ドレイン・ソース電流とは逆方向に流れる第2ドレイン・ソース電流に対する第2閾値電圧が変化し、前記第1メモリ機能部と前記第2メモリ機能部に対して各別にデータを電気的に書き込み可能な不揮発性のメモリトランジスタと、前記メモリトランジスタに前記第1メモリ機能部の電荷蓄積量に応じた前記第1ドレイン・ソース電流を流して得られる第1読み出し電圧と、前記メモリトランジスタに前記第2メモリ機能部の電荷蓄積量に応じた前記第2ドレイン・ソース電流を流して得られる第2読み出し電圧とを比較して、前記メモリトランジスタの前記第1メモリ機能部と前記第2メモリ機能部の何れか一方に記憶されているデータを読み出す比較回路と、を備えてなり、前記メモリトランジスタの前記第1メモリ機能部と前記第2メモリ機能部の各電荷蓄積量が、前記第1メモリ機能部に書き込まれるデータと前記第2メモリ機能部に書き込まれるデータが相補な関係になるように調整されていることを第1の特徴とする。
ここで、FET構造を有するメモリトランジスタとは、通常のMOSFET等と同様にゲート、ソース、ドレインの各端子を有し、ソース・ドレイン間を流れる電流が、ゲートに入力される電圧により制御可能な構造のトランジスタを意味する。
更に、上記第1の特徴の半導体記憶装置は、前記比較回路は、第1の読み出し期間に前記第1読み出し電圧を保持する第1電圧保持回路と、第2の読み出し期間に前記第2読み出し電圧を保持する第2電圧保持回路と、前記第1電圧保持回路で保持された電圧と前記第2電圧保持回路で保持された電圧を差動増幅する差動増幅器を備えることを第2の特徴とする。
更に、上記何れかの特徴の半導体記憶装置は、前記メモリトランジスタを行方向及び列方向に夫々複数配列し、同一列の前記メモリトランジスタのドレインとソースを夫々共通の第1ビット線と第2ビット線に各別に接続し、同一行の前記メモリトランジスタのゲートを共通のワード線に接続してなるメモリアレイと、
アドレス信号に応じて前記第1ビット線、前記第2ビット線、及び、前記ワード線に各別に所定の電圧を印加することにより、前記メモリアレイの中から、1または複数の前記メモリトランジスタを選択する選択回路と、を備え、
前記選択回路で選択された前記メモリトランジスタに接続する前記第1ビット線と前記第2ビット線に各別に印加される電圧の電圧差の極性を、2つの異なる読み出し期間において正負反転させることにより、前記第1ドレイン・ソース電流と前記第2ドレイン・ソース電流を時分割に流して、前記第1読み出し電圧と前記第2読み出し電圧を各別に生成することを第3の特徴とする。
アドレス信号に応じて前記第1ビット線、前記第2ビット線、及び、前記ワード線に各別に所定の電圧を印加することにより、前記メモリアレイの中から、1または複数の前記メモリトランジスタを選択する選択回路と、を備え、
前記選択回路で選択された前記メモリトランジスタに接続する前記第1ビット線と前記第2ビット線に各別に印加される電圧の電圧差の極性を、2つの異なる読み出し期間において正負反転させることにより、前記第1ドレイン・ソース電流と前記第2ドレイン・ソース電流を時分割に流して、前記第1読み出し電圧と前記第2読み出し電圧を各別に生成することを第3の特徴とする。
更に、上記何れかの特徴の半導体記憶装置は、前記メモリトランジスタが、半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極下に配置されたチャネル領域と、前記チャネル領域の両側に配置され前記チャネル領域と逆導電型を有するドレイン電極とソース電極となる拡散領域を備え、前記ゲート電極の両側に前記第1メモリ機能部と前記第2メモリ機能部を備えてなることを第4の特徴とする。
更に、上記何れかの特徴の半導体記憶装置は、前記メモリトランジスタの前記第1メモリ機能部と前記第2メモリ機能部の各電荷蓄積量が、前記第1メモリ機能部に書き込まれるデータと前記第2メモリ機能部に書き込まれるデータに応じて、各別に調整されることを第5の特徴とする。
更に、上記第1乃至第4の何れかの特徴の半導体記憶装置は、前記メモリトランジスタの前記第1メモリ機能部と前記第2メモリ機能部の各電荷蓄積量が、前記第1メモリ機能部と前記第2メモリ機能部の各記憶データが前記相補な関係の2つのデータの一方側となるように同時に調整された後、前記第1メモリ機能部と前記第2メモリ機能部の内、書き込まれるデータが前記相補な関係の2つのデータの前記一方側でない方の電荷蓄積量だけが、記憶データが前記相補な関係の2つのデータの他方側となるように調整されることを第6の特徴とする。
上記何れかの特徴の半導体記憶装置によれば、メモリトランジスタの第1メモリ機能部と第2メモリ機能部の各電荷蓄積量が、第1メモリ機能部に書き込まれるデータと第2メモリ機能部に書き込まれるデータが相補な関係になるように調整されているため、第1メモリ機能部と第2メモリ機能部の何れか一方を、読み出し対象のデータを記憶するメモリ素子とした場合、他方が当該メモリ素子のデータ読み出し時の参照用の閾値電圧を記憶するリファレンス素子として機能することになり、読み出し対象のデータの論理に応じて第1読み出し電圧が高い場合は、対照的に第2読み出し電圧が低くなり、逆に、第1読み出し電圧が低い場合は、対照的に第2読み出し電圧が高くなるため、読み出し対象のデータの論理に関係なく、また、読み出し対象のメモリトランジスタの個々の特性バラツキに関係なく、第1読み出し電圧と第2読み出し電圧間の大きな電圧マージンを確保できることになり、従来問題となっていたメモリ素子の閾値電圧のバラツキに起因した読み出し動作余裕の低下を抑制して、読み出し動作余裕を大幅に改善することが可能となる。
更に、読み出し動作余裕を大幅に改善することで、読み出し動作の精度を向上させることが可能であり、従来の多数決方式で問題となっていたメモリアレイ面積の増大を抑えることができる。また、1つのメモリトランジスタ内にデータ保持機能を有する2つのメモリ機能部が互いをリファレンス素子とするために、温度特性によるビット間のバラツキを受けにくいことから、高信頼性の半導体記憶装置を構成することが可能となる。また、1つのメモリトランジスタ内に各別にリファレンス素子を備える構成となるため、従来必要であった独立して設けられていたリファレンス素子の調整回路が不要となり、リファレンス素子の調整に要する時間が大幅に短縮される。
更に、上記第4の特徴の半導体記憶装置によれば、メモリトランジスタの作製において、従来のフラッシュメモリ素子と異なりフローティングゲート等の製造工程を必要とせず、通常のロジックプロセスをベースとする製造プロセスを用いてメモリトランジスタを作製可能なため、低製造コストで半導体記憶装置を作製できる。
以下、本発明に係る半導体記憶装置(以下、適宜「本発明装置」と略称する)の実施形態を図面に基づいて説明する。
〈第1実施形態〉
図1は、本発明装置の概略のブロック構成を模式的に示すブロック図である。
図1は、本発明装置の概略のブロック構成を模式的に示すブロック図である。
図1に示すように、本発明装置は、メモリアレイ50、アドレス入力バッファ51、行アドレスデコーダ52、列アドレスデコーダ53、列I/O回路54、センスアンプ回路55、出力バッファ56、及び、制御回路57を備えて構成される。
メモリアレイ50は、FET構造を有する不揮発性のメモリトランジスタを、行方向及び列方向に夫々複数配列し、同一列のメモリトランジスタのドレインとソースを夫々共通の第1ビット線Bjと第2ビット線Bj#(j=0〜n−1)に各別に接続し、同一行のメモリトランジスタのゲートを共通のワード線Wi(i=0〜m−1)に接続して構成される。本実施形態では、メモリアレイ50は、メモリトランジスタがm行×n列に配列されて構成されている。第1ビット線Bjと第2ビット線Bj#は対になっており、1対の第1ビット線Bjと第2ビット線Bj#で相補なデータを処理する関係になっている。
本実施形態では、メモリアレイ50を構成する不揮発性のメモリトランジスタは、1つのメモリトランジスタのゲート電極の両側に、電荷を保持可能な第1メモリ機能部と第2メモリ機能部を各別に有するサイドウォール型のメモリ素子であり、第1メモリ機能部と第2メモリ機能部に対して各別にデータを電気的に書き込み可能な構造となっている。サイドウォール型のメモリ素子は、例えば、図2(a)に模式的に示すように、半導体層211上にゲート絶縁膜214を介して形成されたゲート電極217と、ゲート電極217下に配置されたチャネル領域と、チャネル領域の両側に配置されチャネル領域と逆導電型を有するドレイン電極とソース電極となる拡散領域212,213を備え、ゲート電極217の両側に第1メモリ機能部261と第2メモリ機能部262を備える。ここで、チャネル領域とは、通常、半導体層211と同じ導電型の領域であって、ゲート電極217直下の領域を意味し、拡散領域212,213は、チャネル領域と逆導電型の領域と意味する。図2(b)は、上記構造を有するサイドウォール型のメモリ素子をシンボル化したものであり、回路図を示す場合は、このシンボルを採用する。図2(b)の符号261,262で指示されている部分は、図2(a)のメモリ機能部261,262に対応する。同様に、図2(b)の符号217,212,213で指示されている部分についても、夫々、図3(a)のゲート電極217、N型拡散領域212,213に対応している。ここで、サイドウォール型のメモリ素子であるメモリトランジスタは、構造上、主として第1メモリ機能部の電荷蓄積量により、ドレインとソース間を一方側から他方側に流れる第1ドレイン・ソース電流に対する第1閾値電圧が変化し、主として第2メモリ機能部の電荷蓄積量により、ドレインとソース間を他方側から一方側に前記第1ドレイン・ソース電流とは逆方向に流れる第2ドレイン・ソース電流に対する第2閾値電圧が変化する特性を有する。尚、サイドウォール型のメモリ素子の詳細については、別途後述する。
アドレス入力バッファ51は、外部アドレス信号Aから行アドレス信号ARと列アドレス信号ACを生成し、夫々を行アドレスデコーダ52と列アドレスデコーダ53に入力する。行アドレスデコーダ52では、行アドレス信号ARがデコードされてワード線信号WL0〜WLm−1を生成し、夫々をメモリアレイ50の各ワード線Wi(i=0〜m−1)に供給する。列アドレスデコーダ53では、列アドレス信号ACがデコードされて列選択信号C0〜Cn−1が生成されて列I/O回路54に供給され、ビット線対Bj、Bj#が選択される。メモリアレイ50のn列のビット線対Bj、Bj#は、列I/O回路54に接続されている。
列I/O回路54は、列選択信号Cj(j=0〜n−1)に応じてビット線対Bj、Bj#を選択して、選択されたビット線対及び非選択のビット線対に、メモリ動作の内容(読み出し動作、書き込み動作、消去動作)に応じた所定の電圧を印加する。また、列I/O回路54は、読み出し動作時には、選択されたビット線対から電圧差信号を生成し、センスアンプ回路55に入力する。
センスアンプ回路55は、列I/O回路54からの電圧差信号を増幅して読み出したデータを出力バッファ56に転送し、出力バッファ56が、当該データをDI/O端子から外部に出力する。
制御回路57は、本発明装置全体のメモリ動作を制御する制御回路で、上記各機能ブロックを制御する。
図3は、説明の簡単のために、図1に示すメモリアレイ50のn列中の任意の1列に注目して、メモリアレイ50と列I/O回路54とセンスアンプ回路55から、その動作に関連する要部を抜き出した要部回路図である。図3において、図1と同じ機能ブロックには同じ符号を付している。尚、図1の列I/O回路54は、図3では、メモリアレイ50を挟さんで列方向に分割した2つの列I/O回路54a,54bで構成される。また、図3中、メモリアレイ50を構成するサイドウォール型のメモリ素子からなるメモリトランジスタ20は、図2(b)で示すシンボルを用いて表記され、2つのメモリ機能部(第1メモリ機能部Lと第2メモリ機能部R)に相補な1ビットデータが、つまり論理0と論理1が対になって、記憶されている。第1ビット線8と第2ビット線9は、相補なビット線対で、一方の第1ビット線8がビット線Bjで他方の第2ビット線9がビット線Bj#となっており、メモリアレイ50中の同一列のメモリトランジスタ20のソースとドレインに各別に接続する。
列I/O回路54aは、電源線(電圧Vd)からビット線8,9に所定の読み出し電圧を各別に供給する負荷回路31a,31bで構成される。負荷回路31a,31bは、図示していないが、後述の如く、読み出し動作時の同期信号に同期してオンオフが制御されるのが好ましいが、読み出し動作時において、常時オン状態としても構わない。
列I/O回路54bは、列毎に設けられた列選択トランジスタ14,15(図3では一列分のみ表記)と、4つのNMOSトランジスタ2〜5と、書き込み制御回路21を備えて構成される。列選択トランジスタ14,15は、列選択信号C0〜Cn−1に応じてオンオフ制御され、ビット線8,9(Bj,Bj#)と列I/O回路54bのデータ線10,11(D,D#)間を夫々接続する。データ線10,11は、ビット線8,9と同様に、1対で相補なデータを処理する関係になっている。トランジスタ2,3は、ドレインが夫々データ線10,11(D,D#)に各別に接続し、ソースが接地レベルに接続し、ゲートが夫々同期信号Φ1,Φ2に各別に接続し、同期信号Φ1,Φ2に各別に同期してデータ線10,11(D,D#)の電位を接地レベルに引き下げる。また、トランジスタ4,5は、ドレインが夫々データ線10,11(D,D#)に各別に接続し、ソースが夫々後述する差動センスアンプ8の2つの差動入力端子(+,−)と接続するノード12,13に各別に接続し、ゲートが夫々同期信号Φ2,Φ1に各別に接続し、読み出し動作時の同期信号Φ2,Φ1に各別に同期してデータ線10,11(D,D#)の電位をセンスアンプ回路55側に転送する。書き込み制御回路21は、書き込み動作時に、列選択トランジスタ14,15で選択されたビット線対に各別に書き込み電圧を所定の電圧、所定の期間に供給する制御を行う。
センスアンプ回路55は、差動センスアンプ8と2つのキャパシタ6,7を備えて構成される。差動センスアンプ8の+側入力端子(ノード12)と−側入力端子(ノード13)に夫々、電荷保持用のキャパシタ6,7が各別に設けられている。キャパシタ6は、トランジスタ4から転送されたデータ線10(D)の電圧レベルを保持し、キャパシタ7は、トランジスタ5から転送されたデータ線11(D#)の電圧レベルを保持する。
次に、図3を用いて基本的な読み出し動作の概念を説明する準備として、メモリトランジスタ20の論理記憶状態についての定義を行なっておく。図4に、メモリトランジスタの2つのメモリ機能部の記憶状態とメモリトランジスタの記憶データの論理値との対応を示す。ここで、2つのメモリ機能部の図中左側を第1メモリ機能部L、図中右側を第2メモリ機能部Rとする。記憶データの論理0は、第1メモリ機能部Lが書き込み状態、つまり、負電荷である電子が蓄積されている状態で、第2メモリ機能部Rが消去状態、つまり、負電荷である電子が蓄積されていない状態である場合と定義し、記憶データの論理1は、上記と逆で、第2メモリ機能部Rが書き込み状態、第1メモリ機能部Lが消去状態である場合と定義する。従って、記憶データの論理値に関係なく、第1メモリ機能部Lと第2メモリ機能部Rの何れか一方が書き込み状態で他方が消去状態となり、2つのメモリ機能部の記憶状態は互いに相補なる状態が維持されている。このことが、本発明装置において重要である。
次に、メモリトランジスタのドレイン・ソース電流とメモリ機能部の記憶状態の関係について、詳細は別途後述するとして、簡単に説明する。ここで、図4中、右側から左側に流れるドレイン・ソース電流を第1ドレイン・ソース電流Ids1、逆に左側から右側に流れるドレイン・ソース電流を第2ドレイン・ソース電流Ids2と定義する。また、ドレインとソースは、図2(a)に示すメモリトランジスタの構造上は対称であるが、ドレイン・ソース電流を流す際に、高電圧側をドレイン、低電圧側をソースと呼ぶ。本実施形態のメモリトランジスタの場合、メモリトランジスタを飽和領域で動作させた状態でのドレイン・ソース電流は、ソース側に位置するメモリ機能部の電荷蓄積量に応じて専ら電流量が決定する。ドレイン側のメモリ機能部の電荷蓄積量は、ドレイン近傍でチャンネルがピンチオフしているため、電流量に大きくは影響を与えない。従って、記憶データが論理0の場合は、第1ドレイン・ソース電流Ids1が小さく、第2ドレイン・ソース電流Ids2が大きくなり、Ids1<Ids2となり、逆に、記憶データが論理1の場合は、第1ドレイン・ソース電流Ids1が大きく、第2ドレイン・ソース電流Ids2が小さくなり、Ids1>Ids2となる。
次に、図3に示すメモリトランジスタ20にメモリ動作を行なわせるために必要な、ビット線8,9(Bj,Bj#)と動作対象のメモリトランジスタのゲートに接続するワード線Wiに印加する電圧条件の一例を、図5に示す。尚、電源線Vdの電圧レベルは、通常、読み出し動作時の電圧レベルで、例えば、1.8Vである。
(1)両側消去動作
図3において、全ての列選択信号Cj(j=0〜n−1)を非選択状態(低レベル)にした後、全てのワード線Wi(i=0〜m−1)に負電圧(例えば、−5V)を印加し、その後、ある所定の時間のみ電源線の電圧Vdを例えば5Vに上昇させることによって、負荷回路31a,31bを介して、ビット線8,9(Bj,Bj#)の電圧を5Vに上昇させる。この結果、2つのメモリ機能部L,Rから蓄積電荷が放出されて、左右両方のメモリ機能部が同時に消去される。
図3において、全ての列選択信号Cj(j=0〜n−1)を非選択状態(低レベル)にした後、全てのワード線Wi(i=0〜m−1)に負電圧(例えば、−5V)を印加し、その後、ある所定の時間のみ電源線の電圧Vdを例えば5Vに上昇させることによって、負荷回路31a,31bを介して、ビット線8,9(Bj,Bj#)の電圧を5Vに上昇させる。この結果、2つのメモリ機能部L,Rから蓄積電荷が放出されて、左右両方のメモリ機能部が同時に消去される。
(2)論理“0”書き込み(左側の第1メモリ機能部の書き込み)
左右両方のメモリ機能部L,Rが消去状態において、選択されたワード線Wiにのみ高電圧(例えば、5V)を印加し、その他の非選択ワード線は0Vに設定し、選択された列選択トランジスタ14,15が充分にオン状態になった後、書き込み制御回路21によって所定の時間のみデータ線10(D)に書き込み電圧(例えば、5V)、データ線11(D#)に0Vを供給する。この結果、各データ線10,11の電圧がビット線8,9に伝達され、ビット線8(Bj)に5V、ビット線9(Bj#)に0Vが印加され、ドレイン側のピンチオフ領域で発生したホットエレクトロンが、選択されたメモリトランジスタの左側の第1メモリ機能部Lに注入され、書き込みがなされる。右側の第2メモリ機能部Rは、当該ホットエレクトロンの注入が生じず、消去状態が維持される。
左右両方のメモリ機能部L,Rが消去状態において、選択されたワード線Wiにのみ高電圧(例えば、5V)を印加し、その他の非選択ワード線は0Vに設定し、選択された列選択トランジスタ14,15が充分にオン状態になった後、書き込み制御回路21によって所定の時間のみデータ線10(D)に書き込み電圧(例えば、5V)、データ線11(D#)に0Vを供給する。この結果、各データ線10,11の電圧がビット線8,9に伝達され、ビット線8(Bj)に5V、ビット線9(Bj#)に0Vが印加され、ドレイン側のピンチオフ領域で発生したホットエレクトロンが、選択されたメモリトランジスタの左側の第1メモリ機能部Lに注入され、書き込みがなされる。右側の第2メモリ機能部Rは、当該ホットエレクトロンの注入が生じず、消去状態が維持される。
(3)論理“1”書き込み(右側の第2メモリ機能部の書き込み)
左右両方のメモリ機能部L,Rが消去状態において、選択されたワード線Wiにのみ高電圧(例えば、5V)を印加し、その他の非選択ワード線は0Vに設定し、選択された列選択トランジスタ14,15が充分にオン状態になった後、書き込み制御回路21によって所定の時間のみデータ線11(D#)に書き込み電圧(例えば、5V)、データ線10(D)に0Vを供給する。この結果、各データ線10,11の電圧がビット線8,9に伝達され、ビット線8(Bj)に0V、ビット線9(Bj#)に5Vが印加され、ドレイン側のピンチオフ領域で発生したホットエレクトロンが、選択されたメモリトランジスタの右側の第2メモリ機能部Rに注入され、書き込みがなされる。左側の第1メモリ機能部Lは、当該ホットエレクトロンの注入が生じず、消去状態が維持される。
左右両方のメモリ機能部L,Rが消去状態において、選択されたワード線Wiにのみ高電圧(例えば、5V)を印加し、その他の非選択ワード線は0Vに設定し、選択された列選択トランジスタ14,15が充分にオン状態になった後、書き込み制御回路21によって所定の時間のみデータ線11(D#)に書き込み電圧(例えば、5V)、データ線10(D)に0Vを供給する。この結果、各データ線10,11の電圧がビット線8,9に伝達され、ビット線8(Bj)に0V、ビット線9(Bj#)に5Vが印加され、ドレイン側のピンチオフ領域で発生したホットエレクトロンが、選択されたメモリトランジスタの右側の第2メモリ機能部Rに注入され、書き込みがなされる。左側の第1メモリ機能部Lは、当該ホットエレクトロンの注入が生じず、消去状態が維持される。
(4)論理“0”読み出し
図6及び図7を参照して、論理0を読み出す場合の動作について説明する。図6は、図3を基に、図4で示したメモリトランジスタのドレイン・ソース電流(第1ドレイン・ソース電流Ids1と第2ドレイン・ソース電流Ids2)を破線矢印で追記した図である。図6の各部には、図3と同じ部分には同じ符号が付されている。また、電源線には電圧Vd(例えば、1.8V)が印加されているものとする。図7は、論理0の読み出し時における要部の電圧波形を示すタイミング図である。ここで、初期状態において、ビット線8,9(Bj,Bj#)の電圧は、負荷回路31a,31bを介して、電源線の電圧Vd(例えば、1.8V)に充電されている。
図6及び図7を参照して、論理0を読み出す場合の動作について説明する。図6は、図3を基に、図4で示したメモリトランジスタのドレイン・ソース電流(第1ドレイン・ソース電流Ids1と第2ドレイン・ソース電流Ids2)を破線矢印で追記した図である。図6の各部には、図3と同じ部分には同じ符号が付されている。また、電源線には電圧Vd(例えば、1.8V)が印加されているものとする。図7は、論理0の読み出し時における要部の電圧波形を示すタイミング図である。ここで、初期状態において、ビット線8,9(Bj,Bj#)の電圧は、負荷回路31a,31bを介して、電源線の電圧Vd(例えば、1.8V)に充電されている。
選択されたワード線Wiにのみ読み出し電圧(例えば、2V)を印加し、その他の非選択ワード線は0Vに設定し、選択された列選択トランジスタ14,15が充分にオン状態になった後、同期信号Φ1が高レベルになり、トランジスタ2が導通することによりビット線8(Bj)が接地レベル近くまで下降する。これに伴い、電源線から負荷回路31bとメモリトランジスタ20を介してビット線8(Bj)へ第1ドレイン・ソース電流Ids1が流れ、ビット線9(Bj#)の電圧が充電レベルである電圧Vdから電圧V2まで下降する。ビット線9(Bj#)の電圧V2(第1読み出し電圧に相当)は、列選択トランジスタ15を介してデータ線11(D#)に伝達され、更に、同期信号Φ1が高レベルの期間中導通しているトランジスタ5を介して、差動センスアンプ8の−側入力端子(ノード13)に伝達され、キャパシタ7に蓄積される。
次に、同期信号Φ1が低レベルに戻り、ビット線8,9(Bj,Bj#)の各電圧が、負荷回路31a,31bを介して、電源線の電圧Vd(例えば、1.8V)まで充電される。その後、同期信号Φ2が高レベルになり、トランジスタ3が導通することによりビット線9(Bj#)が接地レベル近くまで下降する。これに伴い、電源線から負荷回路31aとメモリトランジスタ20を介してビット線9(Bj#)へ第2ドレイン・ソース電流Ids2が流れ、ビット線8(Bj)の電圧が充電レベルである電圧Vdから電圧V1まで下降する。ビット線8(Bj)の電圧V1(第2読み出し電圧に相当)は、列選択トランジスタ14を介してデータ線10(D)に伝達され、更に、同期信号Φ2が高レベルの期間中導通しているトランジスタ4を介して、差動センスアンプ8の+側入力端子(ノード12)に伝達され、キャパシタ6に蓄積される。
同期信号Φ1が高レベル期間中の第1ドレイン・ソース電流Ids1と、同期信号Φ2が高レベル期間中の第2ドレイン・ソース電流Ids2を比較すると、図4に示すように、記憶状態が論理0の場合は、Ids1<Ids2となるため、キャパシタ6,7の電圧V2,V1は、V2>V1となる。この結果、センスアンプ8が電圧V1,V2を比較して、出力Sが低レベルに確定し、一連の論理“0”読み出し動作が実行される。
尚、同期信号Φ1が高レベル時に、負荷回路31bが導通状態、負荷回路31aがオフ状態となるようにオンオフ制御し、同期信号Φ2が高レベル時に、負荷回路31aが導通状態、負荷回路31bがオフ状態となるようにオンオフ制御することで、第1ドレイン・ソース電流Ids1と第2ドレイン・ソース電流Ids2の電流差に基づく、ビット線8,9(Bj,Bj#)間の電圧差(V2−V1)をより大きく確保でき、不要な電流消費を抑制できる。
(5)論理“1”読み出し
図6及び図8を参照して、論理1を読み出す場合の動作について説明する。図8は、論理1の読み出し時における要部の電圧波形を示すタイミング図である。ここで、初期状態において、ビット線8,9(Bj,Bj#)の電圧は、負荷回路31a,31bを介して、電源線の電圧Vd(例えば、1.8V)に充電されている。
図6及び図8を参照して、論理1を読み出す場合の動作について説明する。図8は、論理1の読み出し時における要部の電圧波形を示すタイミング図である。ここで、初期状態において、ビット線8,9(Bj,Bj#)の電圧は、負荷回路31a,31bを介して、電源線の電圧Vd(例えば、1.8V)に充電されている。
選択されたワード線Wiにのみ読み出し電圧(例えば、2V)を印加し、その他の非選択ワード線は0Vに設定し、選択された列選択トランジスタ14,15が充分にオン状態になった後、同期信号Φ1が高レベルになり、トランジスタ2が導通することによりビット線8(Bj)が接地レベル近くまで下降する。これに伴い、電源線から負荷回路31bとメモリトランジスタ20を介してビット線8(Bj)へ第1ドレイン・ソース電流Ids1が流れ、ビット線9(Bj#)の電圧が充電レベルである電圧Vdから電圧V2’まで下降する。ビット線9(Bj#)の電圧V2’(第1読み出し電圧に相当)は、列選択トランジスタ15を介してデータ線11(D#)に伝達され、更に、同期信号Φ1が高レベルの期間中導通しているトランジスタ5を介して、差動センスアンプ8の−側入力端子(ノード13)に伝達され、キャパシタ7に蓄積される。
次に、同期信号Φ1が低レベルに戻り、ビット線8,9(Bj,Bj#)の各電圧が、負荷回路31a,31bを介して、電源線の電圧Vd(例えば、1.8V)まで充電される。その後、同期信号Φ2が高レベルになり、トランジスタ3が導通することによりビット線9(Bj#)が接地レベル近くまで下降する。これに伴い、電源線から負荷回路31aとメモリトランジスタ20を介してビット線9(Bj#)へ第2ドレイン・ソース電流Ids2が流れ、ビット線8(Bj)の電圧が充電レベルである電圧Vdから電圧V1’まで下降する。ビット線8(Bj)の電圧V1’(第2読み出し電圧に相当)は、列選択トランジスタ14を介してデータ線10(D)に伝達され、更に、同期信号Φ2が高レベルの期間中導通しているトランジスタ4を介して、差動センスアンプ8の+側入力端子(ノード12)に伝達され、キャパシタ6に蓄積される。
同期信号Φ1が高レベル期間中の第1ドレイン・ソース電流Ids1と、同期信号Φ2が高レベル期間中の第2ドレイン・ソース電流Ids2を比較すると、図4に示すように、記憶状態が論理1の場合は、Ids1>Ids2となるため、キャパシタ6,7の電圧V2’,V1’は、V1’>V2’となる。この結果、センスアンプ8が電圧V1’,V2’を比較して、出力Sが高レベルに確定し、一連の論理“1”読み出し動作が実行される。
尚、同期信号Φ1が高レベル時に、負荷回路31bが導通状態、負荷回路31aがオフ状態となるようにオンオフ制御し、同期信号Φ2が高レベル時に、負荷回路31aが導通状態、負荷回路31bがオフ状態となるようにオンオフ制御することで、第1ドレイン・ソース電流Ids1と第2ドレイン・ソース電流Ids2の電流差に基づく、ビット線8,9(Bj,Bj#)間の電圧差(V1’−V2’)をより大きく確保でき、不要な電流消費を抑制できる。
以上、詳細に説明したように、本発明装置によれば、論理0と論理1の何れの読み出しの場合であっても、選択した1つのメモリトランジスタから相補なる1対のデータの各読み出し電圧が、相補なる1対のビット線(Bj,Bj#)を介して得られ、それらが、差動センスアンプの差動入力対となる。読み出し対象の記憶データに対する参照データが自動的に記憶データと相補なデータとなり、これら相補なデータの読み出し電圧を差動センスアンプの差動入力対とすることで、読み出し対象の記憶データの読み出し電圧に対するリファレンスレベルを、別途リファレンス素子を設けて生成する必要も無く、また、当該リファレンスレベルの調整に時間を要することもない。
また、同じメモリトランジスタから、差動センスアンプの差動入力対となる電圧が夫々得られるため、メモリアレイ内でのメモリトランジスタ間のバラツキの影響を受けることがなく、更に、プロセスバラツキ等の統計的なバラツキ要因の影響が排除され、大きな読み出し動作余裕が得られる。
次に、本発明装置に特有の構成により、1つのメモリトランジスタに読み出し対象の記憶データとそれと相補なる参照データを対にして記憶し、これら相補なデータの読み出し電圧を差動センスアンプの差動入力対とすることによる効果につき、参照データを記憶するメモリ機能部に対する閾値電圧調整という観点から考察する。
近年の電子機器の小型化に伴って、半導体記憶装置の低電圧化、低消費電力化が求められている。電源電圧を低くすることは、低消費電力に繋がる一つの方法である。
図9は、1つのメモリ機能部に着目した書き込み状態と消去状態の閾値電圧のメモリアレイ全体での分布を示す図である。ここで、電源電圧を低くする場合に、閾値電圧もそれに伴って低く設定すると、ゲート電圧の昇圧の必要が少なくなることから、回路規模の観点からも、消費電力の観点からも、望ましいと考えられる。しかしながら、この場合書き込み状態と消去状態の両方の閾値電圧を下げることで、矢印210に示す動作余裕(ウインドウマージン)が、高電源電圧時の状態(矢印207)から小さくなってしまう。このとき、センスアンプの能力にもよるが、読み出し動作が遅くなり、場合によっては読み出し不能となる場合がある。
本発明装置によれば、電源電圧を低くした場合においても、1つのメモリトランジスタに存在する2つのメモリ機能部に相補な1対のデータを記憶することで、一方を読み出し対象の記憶データ、他方をその参照データとして読み出すことができるため、メモリアレイ全体での動作余裕が小さくなった場合においても、メモリトランジスタ単位で読み出し動作余裕を確保することができる。
図10に、メモリトランジスタ毎の個々のメモリ機能部の書き込み状態Akと消去状態#Ak(k=0〜p、p=n×m−1)の閾値電圧のバラツキを示す。ここで、1つのメモリトランジスタ内の2つのメモリ機能部間での各記憶状態での閾値電圧のバラツキは、メモリトランジスタ間での閾値電圧のバラツキに比べて小さいものと考えられる。1つのメモリトランジスタの一方のメモリ機能部の書き込み状態Akの閾値電圧が高め或いは低めに変動する場合は、他方のメモリ機能部の消去状態#Akの閾値電圧も同様に高め或いは低めに変動すると想定される。
ここで、例えば、k番目のメモリトランジスタの記憶データを読み出す場合、全てのメモリトランジスタに共通のリファレンスレベルを生成しようとすると、そのリファレンスレベルを生成するリファレンス素子の閾値電圧は、全てのメモリトランジスタの書き込み状態Akの閾値電圧の下限値と全てのメモリトランジスタの消去状態Akの閾値電圧の上限値との間(矢符300)の中間電圧VMに設定する必要がある。しかし、本発明装置においては、k番目のメモリトランジスタから一方のメモリ機能部から書き込み状態Akの記憶データを読み出す場合には、他方のメモリ機能部から消去状態#Akの参照データを読み出し、その読み出し電圧をリファレンスレベルとすればよいので、閾値電圧の差をVpまで大きく取ることができる。
リファレンス素子を別途有する従来のメモリ構成の場合は、リファレンスレベルVMを、書き込み状態Akの閾値電圧分布の下限値と消去状態Akの閾値電圧分布の上限値との中間電圧に設定する必要があるために、当該中間電圧VMを作り出すための調整回路、及び、リファレンス素子の閾値電圧が中間電圧VMになるようにするための調整時間、更には、そのリファレンス素子の閾値電圧が中間電圧VMになっているかどうか確認するための時間等が必要であったが、本発明装置では、1つのメモリトランジスタ内の一方のメモリ機能部を、他方のメモリ機能部に記憶されているデータを読み出す際のリファレンス素子として機能させることになるので、従来必要であった調整回路が不要となり、及調整に要する時間が大幅に短縮できる。また、上記に加えて、ウインドウマージンが大きくとれることで、読み出し動作の信頼性も向上し、車載用、医療用等の高信頼性デバイスへの応用が期待できる。
〈第2実施形態〉
以下、本発明装置の第2実施形態として、第1実施形態で説明した本発明装置に使用するサイドウォール型のメモリ素子であるメモリトランジスタの詳細につき説明する。一般的には、以下に説明するサイドウォール型のメモリ素子は、必ずしもゲート電極の両側に夫々メモリ機能部(メモリ機能体)を備える必要はないが、本発明装置では、その発明の趣旨から、2つのメモリ機能部を備える必要がある。尚、以下の説明において、本発明装置に使用するサイドウォール型のメモリ素子を、「サイドウォールメモリ素子」と称する。
以下、本発明装置の第2実施形態として、第1実施形態で説明した本発明装置に使用するサイドウォール型のメモリ素子であるメモリトランジスタの詳細につき説明する。一般的には、以下に説明するサイドウォール型のメモリ素子は、必ずしもゲート電極の両側に夫々メモリ機能部(メモリ機能体)を備える必要はないが、本発明装置では、その発明の趣旨から、2つのメモリ機能部を備える必要がある。尚、以下の説明において、本発明装置に使用するサイドウォール型のメモリ素子を、「サイドウォールメモリ素子」と称する。
本発明装置において、メモリ素子は、半導体層として半導体基板の上、好ましくは半導体基板内に形成された第1導電型のウェル領域の上に形成されることが好ましい。半導体基板としては、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体、シリコンゲルマニウム、GaAs、InGaAs、ZnSe、GaN等の化合物半導体によるバルク基板が挙げられる。また、表面に半導体層を有するものとして、SOI(Silicon on Insulator)基板、SOS基板または多層SOI基板等の種々の基板、ガラスやプラスチック基板上に半導体層を有するものを用いてもよい。なかでもシリコン基板または表面にシリコン層が形成されたSOI基板等が好ましい。半導体基板または半導体層は、内部に流れる電流量に多少の違いが生ずるが、単結晶(例えば、エピタキシャル成長による)、多結晶またはアモルファスの何れであってもよい。
この半導体層上には、素子分離領域が形成されていることが好ましく、更に、トランジスタ、キャパシタ、抵抗等の素子、これらによる回路、半導体装置や層間絶縁膜が組み合わせられて、シングルまたはマルチレイヤー構造で形成されていてもよい。尚、素子分離領域は、LOCOS膜、トレンチ酸化膜、STI膜等種々の素子分離膜により形成することができる。半導体層は、P型またはN型の導電型を有していてもよく、半導体層には、少なくとも1つの第1導電型(P型またはN型)のウェル領域が形成されていることが好ましい。半導体層及びウェル領域の不純物濃度は、当該分野で公知の範囲のものが使用できる。尚、半導体層としてSOI基板を用いる場合には、表面半導体層には、ウェル領域が形成されていてもよいが、チャネル領域下にボディ領域を有していてもよい。
ゲート絶縁膜は、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜;酸化アルミニウム膜、酸化チタニウム膜、酸化タンタル膜、酸化ハフニウム膜等の高誘電体膜の単層膜または積層膜を使用することができる。なかでも、シリコン酸化膜が好ましい。ゲート絶縁膜は、例えば、1〜20nm程度、好ましく1〜6nm程度の膜厚とすることが適当である。ゲート絶縁膜は、ゲート電極直下にのみ形成されていてもよいし、ゲート電極よりも大きく(幅広で)形成されていてもよい。
ゲート電極は、ゲート絶縁膜上に、通常半導体装置に使用されるような形状または下端部に凹部を有した形状で形成されている。尚、ゲート電極は、単層または多層の導電膜によって分離されることなく、一体形状として形成されていることが好ましいが、単層または多層の導電膜によって、分離した状態で配置していてもよい。また、ゲート電極は、側壁に側壁絶縁膜を有していてもよい。ゲート電極は、通常、半導体装置に使用されるものであれば特に限定されるものではなく、導電膜、例えば、ポリシリコン:銅、アルミニウム等の金属:タングステン、チタン、タンタル等の高融点金属:高融点金属とのシリサイド等の単層膜または積層膜等が挙げられる。ゲート電極の膜厚は、例えば50〜400nm程度の膜厚で形成することが適当である。尚、ゲート電極の下にはチャネル領域が形成されている。
尚、ゲート電極は、後述するメモリ機能体の側壁のみに形成されるか、或いは、メモリ機能体の上部を覆わないことが好ましい。このような配置により、コンタクトプラグをよりゲート電極と接近して配置することができるので、メモリ素子の微細化が容易となる。また、このような単純な配置を有するサイドウォールメモリ素子は製造が容易であり、歩留まりを向上することができる。
メモリ機能体は、少なくとも電荷を保持する機能(以下「電荷保持機能」と記す)を有する。言換えると、電荷を蓄え、保持するか、電荷をトラップするか、電荷分極状態を保持する機能を有する。この機能は、例えば、電荷保持機能を有する膜または領域をメモリ機能体が含むことにより発揮される。この機能を果たすものとしては、シリコン窒化物;シリコン;リン、ボロン等の不純物を含むシリケートガラス;シリコンカーバイド;アルミナ;ハフニウムオキサイド、ジルコニウムオキサイド、タンタルオキサイド等の高誘電体;酸化亜鉛;強誘電体;金属等が挙げられる。従って、メモリ機能体は、例えば、シリコン窒化膜を含む絶縁膜;導電膜もしくは半導体層を内部に含む絶縁膜;導電体もしくは半導体ドットを1つ以上含む絶縁膜;電界により内部電荷が分極し、その状態が保持される強誘電体膜を含む絶縁膜等の単層または積層構造によって形成することができる。なかでも、シリコン窒化膜は、電荷をトラップする準位が多数存在するため大きなヒステリシス特性を得ることができ、また、電荷保持時間が長く、リークパスの発生による電荷漏れの問題が生じないため保持特性が良好であり、更に、LSIプロセスではごく標準的に用いられる材料であるため、好ましい。
シリコン窒化膜等の電荷保持機能を有する膜を内部に含む絶縁膜をメモリ機能体として用いることにより、記憶保持に関する信頼性を高めることができる。シリコン窒化膜は絶縁体であるから、その一部に電荷のリークが生じた場合でも、直ちにシリコン窒化膜全体の電荷が失われることがないからである。また、複数のサイドウォールメモリ素子を配列する場合、サイドウォールメモリ素子間の距離が縮まって隣接するメモリ機能体が接触しても、メモリ機能体が導電体からなる場合のように夫々のメモリ機能体に記憶された情報が失われることがない。更に、コンタクトプラグをよりメモリ機能体と接近して配置することができ、場合によってはメモリ機能体と重なるように配置することができるので、メモリ素子の微細化が容易となる。
尚、記憶保持に関する信頼性を高めるためには、電荷保持機能を有する膜は、必ずしも膜状である必要はなく、電荷保持機能を有する膜が絶縁膜中に離散的に存在することが好ましい。具体的には、電荷を保持しにくい材料、例えば、シリコン酸化物中にドット状に電荷保持機能を有する膜が分散していることが好ましい。
電荷保持膜として導電膜または半導体層を用いる場合には、電荷保持膜が半導体層(半導体基板、ウェル領域、ボディ領域またはソース/ドレイン領域もしくは拡散領域)またはゲート電極と直接接触しないように、絶縁膜を介して配置させることが好ましい。例えば、導電膜と絶縁膜との積層構造、絶縁膜内に導電膜をドット状等に分散させた構造、ゲートの側壁に形成された側壁絶縁膜内の一部に配置した構造等が挙げられる。
導電膜または半導体層を内部に含む絶縁膜をメモリ機能体として用いることにより、導電体または半導体中への電荷の注入量を自由に制御でき、多値化しやすいため、好ましい。
更に、導電体または半導体ドットを1つ以上含む絶縁膜をメモリ機能体として用いることにより、電荷の直接トンネリングによる書き込み・消去が行ないやすくなり、低消費電力化することができ、好ましい。
また、メモリ機能体として、電界により分極方向が変化するPZT、PLZT等の強誘電体膜を用いてもよい。この場合、分極により強誘電体膜の表面に実質的に電荷が発生し、その状態で保持される。従って、メモリ機能を有する膜外から電荷を供給され、電荷をトラップする膜と同様なヒステリシス特性を得ることができ、且つ、強誘電体膜の電荷保持は、膜外からの電荷注入の必要がなく、膜内の電荷の分極のみによってヒステリシス特性を得ることができるため、高速に書き込み・消去ができ、好ましい。
尚、メモリ機能体を構成する絶縁膜としては、電荷を逃げにくくする領域または電荷を逃げにくくする機能を有する膜であることが適当であり、この電荷を逃げにくくする機能を果たすものとしては、シリコン酸化膜等が挙げられる。
メモリ機能体に含まれる電荷保持膜は、直接または絶縁膜を介してゲート電極の両側に配置しており、また、直接、ゲート絶縁膜を介して半導体層(半導体基板、ウェル領域、ボディ領域またはソース/ドレイン領域もしくは拡散領域)上に配置している。ゲート電極の両側の電荷保持膜は、直接または絶縁膜を介してゲート電極の側壁の全てまたは一部を覆うように形成されていることが好ましい。応用例としては、ゲート電極が下端部に凹部を有する場合には、直接または絶縁膜を介して凹部を完全にまたは凹部の一部を埋め込むように形成されていてもよい。
拡散領域は、ソース/ドレイン領域として機能させることができ、半導体層またはウェル領域と逆導電型を有する。拡散領域と半導体層またはウェル領域との接合は、不純物濃度が急峻であることが好ましい。ホットエレクトロンやホットホールが低電圧で効率良く発生し、より低電圧で高速な動作が可能となるからである。拡散領域の接合深さは、特に限定されるものではなく、得ようとする半導体記憶装置の性能等に応じて、適宜調整することができる。尚、半導体基板としてSOI基板を用いる場合には、拡散領域は、表面半導体層の膜厚よりも小さな接合深さを有していてもよいが、表面半導体層の膜厚とほぼ同程度の接合深さを有していることが好ましい。
拡散領域は、ゲート電極端とオーバーラップするように配置していてもよいし、ゲート電極端と一致するように配置してもよいし、ゲート電極端に対してオフセットされて配置されていてもよい。特に、オフセットされている場合には、ゲート電極に電圧を印加したとき、電荷保持膜下のオフセット領域の反転しやすさが、メモリ機能体に蓄積された電荷量によって大きく変化し、メモリ効果が増大するとともに、短チャネル効果の低減をもたらすため、好ましい。但し、あまりオフセットしすぎると、拡散領域(ソース/ドレイン)間の駆動電流が著しく小さくなるため、ゲート長方向に対して平行方向の電荷保持膜の厚さよりもオフセット量、つまり、ゲート長方向における一方のゲート電極端から近い方の拡散領域までの距離は短い方が好ましい。特に重要なことは、メモリ機能体中の電荷保持機能を有する膜または領域の少なくとも一部が、拡散領域の一部とオーバーラップしていることである。本発明の半導体記憶装置を構成するサイドウォールメモリ素子の本質は、メモリ機能体の側壁部にのみ存在するゲート電極と拡散領域間の電圧差により、メモリ機能体を横切る電界によって記憶を書き換えることであるためである。
拡散領域は、その一部が、チャネル領域表面、つまり、ゲート絶縁膜下面よりも高い位置に延設されていてもよい。この場合には、半導体基板内に形成された拡散領域上に、この拡散領域と一体化した導電膜が積層されて構成されていることが適当である。導電膜としては、例えば、ポリシリコン、アモルファスシリコン等の半導体、シリサイド、上述した金属、高融点金属等が挙げられる。なかでも、ポリシリコンが好ましい。ポリシリコンは、不純物拡散速度が半導体層に比べて非常に大きいために、半導体層内における拡散領域の接合深さを浅くするのが容易で、短チャネル効果の抑制がしやすいためである。尚、この場合には、この拡散領域の一部は、ゲート電極とともに、メモリ機能体の少なくとも一部を挟持するように配置することが好ましい。
サイドウォールメモリ素子は、通常の半導体プロセスによって、例えば、ゲート電極の側壁に単層または積層構造のサイドウォールスペーサを形成する方法と同様の方法によって形成することができる。具体的には、ゲート電極を形成した後、電荷保持機能を有する膜(以下「電荷保持膜」と記す)、電荷保持膜/絶縁膜、絶縁膜/電荷保持膜、絶縁膜/電荷保持膜/絶縁膜等の電荷保持膜を含む単層膜または積層膜を形成し、適当な条件下でエッチバックしてこれらの膜をサイドウォールスペーサ状に残す方法;絶縁膜または電荷保持膜を形成し、適当な条件下でエッチバックしてサイドウォールスペーサ状に残し、更に電荷保持膜または絶縁膜を形成し、同様にエッチバックしてサイドウォールスペーサ状に残す方法;粒子状の電荷保持材料を分散させた絶縁膜材料を、ゲート電極を含む半導体層上に塗布または堆積し、適当な条件下でエッチバックして、絶縁膜材料をサイドウォールスペーサ形状に残す方法;ゲート電極を形成した後、前記単層膜または積層膜を形成し、マスクを用いてパターニングする方法等が挙げられる。また、ゲート電極を形成する前に、電荷保持膜、電荷保持膜/絶縁膜、絶縁膜/電荷保持膜、絶縁膜/電荷保持膜/絶縁膜等を形成し、これらの膜のチャネル領域となる領域に開口を形成し、その上全面にゲート電極材料膜を形成し、このゲート電極材料膜を、開口を含み、開口よりも大きな形状でパターニングする方法等が挙げられる。
本発明によるサイドウォールメモリ素子の形成方法の一例を説明する。先ず、公知の手順で、半導体基板上にゲート絶縁膜及びゲート電極を形成する。続いて、半導体基板上全面に、膜厚0.8〜20nm、より好ましくは膜厚3〜10nmのシリコン酸化膜を熱酸化法により形成またはCVD(Chemical Vapor Deposition)法により堆積する。次に、上記シリコン酸化膜上全面に、膜厚2〜15nm、より好ましくは3〜10nmのシリコン窒化膜をCVD法により堆積する。更に、上記シリコン窒化膜上全面に、20〜70nmのシリコン酸化膜をCVD法により堆積する。
続いて、異方性エッチングによりシリコン酸化膜/シリコン窒化膜/シリコン酸化膜をエッチングバックすることにより、記憶に最適なメモリ機能体を、ゲート電極の側壁にサイドウォールスペーサ状に形成する。
その後、ゲート電極及びサイドウォールスペーサ状のメモリ機能体をマスクとしてイオン注入することにより、拡散層領域(ソース/ドレイン領域)を形成する。その後、公知の手順でシリサイド工程や上部配線工程を行なえばよい。
サイドウォールメモリ素子を配列してメモリアレイを構成した場合、サイドウォールメモリ素子の最良の形態は、例えば、(1)複数のサイドウォールメモリ素子のゲート電極が一体となってワード線の機能を有する、(2)上記ワード線の両側にはメモリ機能体が形成されている、(3)メモリ機能体内で電荷を保持するのは絶縁体、特にシリコン窒化膜である、(4)メモリ機能体はONO(Oxide Nitride Oxide)膜で構成されており、シリコン窒化膜はゲート絶縁膜の表面と略平行な表面を有している、(5)メモリ機能体中のシリコン窒化膜はワード線及びチャネル領域とシリコン酸化膜で隔てられている、(6)メモリ機能体内のシリコン窒化膜と拡散領域とがオーバーラップしている、(7)ゲート絶縁膜の表面と略平行な表面を有するシリコン窒化膜とチャネル領域または半導体層とを隔てる絶縁膜の厚さと、ゲート絶縁膜の厚さが異なる、(8)1個のサイドウォールメモリ素子の書き込み及び消去動作は単一のワード線により行なう、(9)メモリ機能体の上には書き込み及び消去動作を補助する機能を有する電極(ワード線)がない、(10)メモリ機能体の直下で拡散領域と接する部分に拡散領域の導電型と反対導電型の不純物濃度が濃い領域を有する、という要件の全てを満たすものである。但し、これらの要件の1つでも満たすものであればよい。
上述した要件の特に好ましい組み合わせは、例えば、(3)メモリ機能体内で電荷を保持するのが絶縁体、特にシリコン窒化膜であり、(6)メモリ機能体内の絶縁膜(シリコン窒化膜)と拡散領域とがオーバーラップしており、(9)メモリ機能体の上には書き込み及び消去動作を補助する機能を有する電極(ワード線)がない場合である。
要件(3)及び要件(9)を満たす場合には、以下のように、非常に有用である。先ず、ビット線コンタクトをワード線側壁のメモリ機能体と、より接近して配置することができ、またはサイドウォールメモリ素子間の距離が接近しても、複数のメモリ機能体が干渉せず、記憶情報を保持できる。従って、メモリ素子の微細化が容易となる。尚、メモリ機能体内の電荷保持領域が導電体の場合、容量カップリングによりサイドウォールメモリ素子間が近づくにつれて電荷保持領域間で干渉が起き、記憶情報を保持できなくなる。
また、メモリ機能体内の電荷保持領域が絶縁体(例えば、シリコン窒化膜)である場合、サイドウォールメモリ素子毎にメモリ機能体を独立させる必要がなくなる。例えば、複数のサイドウォールメモリ素子で共有される1本のワード線の両側に形成されたメモリ機能体は、サイドウォールメモリ素子毎に分離する必要が無く、1本のワード線の両側に形成されたメモリ機能体を、ワード線を共有する複数のサイドウォールメモリ素子で共有することが可能となる。そのため、メモリ機能体を分離するフォト、エッチング工程が不要となり、製造工程が簡略化される。更に、フォトリソグラフィ工程の位置合わせマージン
、エッチングの膜減りマージンが不要となるため、サイドウォールメモリ素子間のマージンを縮小できる。従って、メモリ機能体内の電荷保持領域が導電体(例えば、多結晶シリコン膜)である場合と比較して、同じ微細加工レベルで形成しても、サイドウォールメモリ素子占有面積を微細化することができる。尚、メモリ機能体内の電荷保持領域が導電体である場合、メモリ機能体をサイドウォールメモリ素子毎に分離するフォト、エッチング工程が必要となり、フォトの位置合わせマージン、エッチングの膜減りマージンが必要となる。
、エッチングの膜減りマージンが不要となるため、サイドウォールメモリ素子間のマージンを縮小できる。従って、メモリ機能体内の電荷保持領域が導電体(例えば、多結晶シリコン膜)である場合と比較して、同じ微細加工レベルで形成しても、サイドウォールメモリ素子占有面積を微細化することができる。尚、メモリ機能体内の電荷保持領域が導電体である場合、メモリ機能体をサイドウォールメモリ素子毎に分離するフォト、エッチング工程が必要となり、フォトの位置合わせマージン、エッチングの膜減りマージンが必要となる。
更に、メモリ機能体の上には書き込み及び消去動作を補助する機能を有する電極がなく素子構造が単純であるから工程数が減少し、歩留まりを向上させることができる。従って、論理回路やアナログ回路を構成するトランジスタとの混載を容易にすることができるとともに、安価な半導体記憶装置を得ることができる。
また、要件(3)及び(9)を満たす場合であって、更に要件(6)を満たす場合には、より有用である。つまり、メモリ機能体内の電荷保持領域と拡散領域とをオーバーラップさせることにより、非常に低電圧で書き込み、消去が可能となる。具体的には、5V以下という低電圧により、書き込み及び消去動作を行なうことができる。この作用は、回路設計上においても非常に大きな効果である。フラッシュメモリのような高電圧をチップ内で作る必要がなくなるため、莫大な占有面積が必要となるチャージポンピング回路を省略または規模を小さくすることが可能となる。特に、小規模容量のメモリを調整用としてロジックLSIに内蔵する場合、メモリ部の占有面積はサイドウォールメモリ素子よりも、サイドウォールメモリ素子を駆動する周辺回路の占有面積が支配的となるため、サイドウォールメモリ素子用電圧昇圧回路を省略または規模を小さくすることは、チップサイズを縮小させるためには最も効果的となる。
一方、要件(3)を満たさない場合、つまり、メモリ機能体内で電荷を保持するのが導電体である場合は、要件(6)を満たさない、つまり、メモリ機能体内の導電体と拡散領域がオーバーラップしていない場合でも、書き込み動作を行なうことができる。これは、メモリ機能体内の導電体がゲート電極との容量カップリングにより書き込み補助を行なうからである。
また、要件(9)を満たさない場合、つまり、メモリ機能体の上に書き込み及び消去動作を補助する機能を有する電極がある場合は、要件(6)を満たさない、つまり、メモリ機能体内の絶縁体と拡散領域とがオーバーラップしていない場合でも、書き込み動作を行なうことができる。
本発明装置においては、サイドウォールメモリ素子は、その一方または両方に、トランジスタが直列に接続していてもよいし、ロジックトランジスタと、同一のチップ上に混載されていてもよい。このような場合には、本発明装置、特にサイドウォールメモリ素子を、トランジスタ及びロジックトランジスタ等の通常の標準トランジスタの形成プロセスと非常に親和性が高い工程で形成することができるため、同時に形成することができる。従って、サイドウォールメモリ素子とトランジスタまたはロジックトランジスタとを混載するプロセスは非常に簡便なものとなり、安価な混載装置を得ることができる。
本発明装置は、サイドウォールメモリ素子が、1つのメモリ機能体に2値またはそれ以上の情報を記憶させることができ、これにより、4値またはそれ以上の情報を記憶するメモリ素子として機能させることができる。尚、サイドウォールメモリ素子は、2値の情報を記憶させるのみでもよい。また、サイドウォールメモリ素子を、メモリ機能体による可変抵抗効果により、選択トランジスタとメモリトランジスタとの機能を兼ね備えたメモリ素子としても機能させることができる。
本発明装置は、論理素子または論理回路等と組み合わせることにより、パーソナルコンピュータ、ノート、ラップトップ、パーソナル・アシスタント/発信機、ミニコンピュータ、ワークステーション、メインフレーム、マルチプロセッサー・コンピュータまたは他のすべての型のコンピュータシステム等のデータ処理システム;CPU、メモリ、データ記憶装置等のデータ処理システムを構成する電子部品;電話、PHS、モデム、ルータ等の通信機器;ディスプレイパネル、プロジェクタ等の画像表示機器;プリンタ、スキャナ、複写機等の事務機器;ビデオカメラ、デジタルカメラ等の撮像機器;ゲーム機、音楽プレーヤ等の娯楽機器;携帯情報端末、時計、電子辞書等の情報機器;カーナビゲーションシステム、カーオーディオ等の車載機器;動画、静止画、音楽等の情報を記録、再生するためのAV機器;洗濯機、電子レンジ、冷蔵庫、炊飯器、食器洗い機、掃除機、エアコン等の電化製品;マッサージ器、体重計、血圧計等の健康管理機器;ICカード、メモリカード等の携帯型記憶装置等の電子機器への幅広い応用が可能である。特に、携帯電話、携帯情報端末、ICカード、メモリカード、携帯型コンピュータ、携帯型ゲーム機、デジタルカメラ、ポータブル動画プレーヤ、ポータブル音楽プレーヤ、電子辞書、時計等の携帯電子機器への応用が有効である。尚、本発明の半導体記憶装置は、電子機器の制御回路またはデータ記憶回路の少なくとも一部として内蔵されるか、或いは必要に応じて着脱可能に組み込んでもよい。
以下に、本発明装置に使用するサイドウォール型のメモリ素子であるメモリトランジスタの具体例を、実施例1〜実施例9において説明する。
(実施例1)
実施例1では、本発明装置は、図11に示すような、サイドウォールメモリ素子1を備える。
実施例1では、本発明装置は、図11に示すような、サイドウォールメモリ素子1を備える。
サイドウォールメモリ素子1は、半導体基板上101表面に形成されたP型ウェル領域102上にゲート絶縁膜103を介してゲート電極104が形成されている。ゲート電極104の上面及び側面には、電荷を保持するトラップ準位を有し、電荷保持膜となるシリコン窒化膜109が配置しており、シリコン窒化膜109のなかでゲート電極104の両側壁部分が、夫々実際に電荷を保持するメモリ機能部105a、105bとなっている。ここで、メモリ機能部とは、メモリ機能体または電荷保持膜のうちで書換え動作により実際に電荷が蓄積される部分を指す。ゲート電極104の両側であってP型ウェル領域102内に、夫々ソース領域またはドレイン領域として機能するN型の拡散領域107a、107bが形成されている。拡散領域107a、107bは、オフセット構造を有している。即ち、拡散領域107a、107bはゲート電極下の領域121には達しておらず、電荷保持膜下のオフセット領域120がチャネル領域の一部を構成している。
尚、実質的に電荷を保持するメモリ機能部105a、105bは、ゲート電極104の両側壁部分である。従って、この部分に対応する領域にのみに、シリコン窒化膜109が形成されていればよい(図12(a)参照)。また、メモリ機能部105a、105bは、ナノメートルサイズの導電体または半導体からなる微粒子111が絶縁膜112中に散点状に分布する構造を有していてもよい(図12(b)参照)。このとき、微粒子111が1nm未満であると、量子効果が大きすぎるためにドットに電荷がトンネルするのが困難になり、10nmを超えると室温では顕著な量子効果が現れなくなる。従って、微粒子111の直径は1nm〜10nmの範囲にあることが好ましい。更に、電荷保持膜となるシリコン窒化膜109は、ゲート電極の側面においてサイドウォールスペーサ状に形成されていてもよい(図13参照)。
サイドウォールメモリ素子の書き込み動作原理を、図13及び図14を用いて説明する。尚、ここではメモリ機能体131a、131b全体が電荷を保持する機能を有する場合について説明する。また、書き込みとは、サイドウォールメモリ素子がNチャネル型である場合にはメモリ機能体131a、131bに電子を注入することを指す。以後、サイドウォールメモリ素子はNチャネル型であるとして説明する。
第2のメモリ機能体131bに電子を注入する(書き込む)ためには、図13に示すように、N型の第1の拡散領域107aをソース電極に、N型の第2の拡散領域107bをドレイン電極とする。例えば、第1の拡散領域107a及びP型ウェル領域102に0V、第2の拡散領域107bに+5V、ゲート電極104に+5Vを印加する。このような電圧条件によれば、反転層226が、第1の拡散領域107a(ソース電極)から伸びるが、第2の拡散領域107b(ドレイン電極)に達することなく、ピンチオフ点が発生する。電子は、ピンチオフ点から第2の拡散領域107b(ドレイン電極)まで高電界により加速され、いわゆるホットエレクトロン(高エネルギーの伝導電子)となる。このホットエレクトロンが第2のメモリ機能体131bに注入されることにより書き込みが行なわれる。尚、第1のメモリ機能体131a近傍では、ホットエレクトロンが発生しないため、書き込みは行なわれない。
一方、第1のメモリ機能体131aに電子を注入する(書き込む)ためには、図14に示すように、第2の拡散領域107bをソース電極に、第1の拡散領域107aをドレイン電極とする。例えば、第2の拡散領域107b及びP型ウェル領域102に0V、第1の拡散領域107aに+5V、ゲート電極104に+5Vを印加する。このように、第2のメモリ機能体131bに電子を注入する場合とは、ソース/ドレイン領域を入れ替えることにより、第1のメモリ機能体131aに電子を注入して、書き込みを行なうことができる。
次に、サイドウォールメモリ素子の消去動作原理を図15及び図16を用いて説明する。第1のメモリ機能体131aに記憶された情報を消去する第1の方法では、図15に示すように、第1の拡散領域107aに正電圧(例えば、+5V)、P型ウェル領域102に0Vを印加して、第1の拡散領域107aとP型ウェル領域102とのPN接合に逆方向バイアスをかけ、更にゲート電極104に負電圧(例えば、−5V)を印加する。このとき、PN接合のうちゲート電極104付近では、負電圧が印加されたゲート電極の影響により、特にポテンシャルの勾配が急になる。そのため、バンド間トンネルによりPN接合のP型ウェル領域102側にホットホール(高エネルギーの正孔)が発生する。このホットホールが負の電位をもつゲート電極104方向に引きこまれ、その結果、第1のメモリ機能体131aにホール注入が行なわれる。このようにして、第1のメモリ機能体131aの消去が行なわれる。このとき第2の拡散領域107bには0Vを印加すればよい。
第2のメモリ機能体131bに記憶された情報を消去する場合は、上記において第1の拡散領域と第2の拡散領域との電位を入れ替えればよい。
第2のメモリ機能体131bに記憶された情報を消去する場合は、上記において第1の拡散領域と第2の拡散領域との電位を入れ替えればよい。
第1のメモリ機能体131aに記憶された情報を消去する第2の方法では、図16に示すように、第1の拡散領域107aに正電圧(例えば、+4V)、第2の拡散領域107bに0V、ゲート電極104に負電圧(例えば、−4V)、P型ウェル領域102に正電圧(例えば、+0.8V)を印加する。この際、P型ウェル領域102と第2の拡散領域107bとの間に順方向電圧が印加され、P型ウェル領域102に電子が注入される。注入された電子は、P型ウェル領域102と第1の拡散領域107aとのPN接合まで拡散し、そこで強い電界により加速されてホットエレクトロンとなる。このホットエレクトロンは、PN接合において、電子−ホール対を発生させる。即ち、P型ウェル領域102と第2の拡散領域107bとの間に順方向電圧を印加することにより、P型ウェル領域102に注入された電子がトリガーとなって、反対側に位置するPN接合でホットホールが発生する。PN接合で発生したホットホールは負の電位をもつゲート電極104方向に引きこまれ、その結果、第1のメモリ機能体131aに正孔注入が行なわれる。
この方法によれば、P型ウェル領域と第1の拡散領域107aとのPN接合において、バンド間トンネルによりホットホールが発生するに足りない電圧しか印加されない場合においても、第2の拡散領域107bから注入された電子は、PN接合で電子−正孔対が発生するトリガーとなり、ホットホールを発生させることができる。従って、消去動作時の電圧を低下させることができる。特に、オフセット領域120(図11参照)が存在する場合は、負の電位が印加されたゲート電極によりPN接合が急峻となる効果が少ない。そのため、バンド間トンネルによるホットホールの発生が難しいが、第2の方法はその欠点を補い、低電圧で消去動作を実現することができる。
尚、第1のメモリ機能体131aに記憶された情報を消去する場合、第1の消去方法では、第1の拡散領域107aに+5Vを印加しなければならなかったが、第2の消去方法では、+4Vで足りた。このように、第2の方法によれば、消去時の電圧を低減することができるので、消費電力が低減され、ホットキャリアによるサイドウォールメモリ素子の劣化を抑制することができる。
また、何れの消去方法によっても、サイドウォールメモリ素子は過消去が起きにくい。ここで過消去とは、メモリ機能体に蓄積された正孔の量が増大するにつれ、飽和することなく閾値が低下していく現象である。フラッシュメモリを代表とするEEPROMでは大きな問題となっており、特に閾値が負になった場合にサイドウォールメモリ素子の選択が不可能になるという致命的な動作不良を生じる。一方、この発明の半導体記憶装置におけるサイドウォールメモリ素子では、メモリ機能体に大量の正孔が蓄積された場合においても、メモリ機能体下に電子が誘起されるのみで、ゲート絶縁膜下のチャネル領域のポテンシャルにはほとんど影響を与えない。消去時の閾値はゲート絶縁膜下のポテンシャルにより決まるので、過消去が起きにくくなる。
更に、サイドウォールメモリ素子の読み出し動作原理を、図17を用いて説明する。第1のメモリ機能体131aに記憶された情報を読み出す場合、第1の拡散領域107aをソース電極に、第2の拡散領域107bをドレイン電極とし、トランジスタを飽和領域動作させる。例えば、第1の拡散領域107a及びP型ウェル領域102に0V、第2の拡散領域107bに+1.8V、ゲート電極104に+2Vを印加する。この際、第1のメモリ機能体131aに電子が蓄積していない場合には、ドレイン電流が流れやすい。一方、第1のメモリ機能体131aに電子が蓄積している場合は、第1のメモリ機能体131a近傍で反転層が形成されにくいので、ドレイン電流は流れにくい。従って、ドレイン電流を検出することにより、第1のメモリ機能体131aの記憶情報を読み出すことができる。このとき、第2のメモリ機能体131bにおける電荷蓄積の有無は、ドレイン近傍がピンチオフしているため、ドレイン電流に影響を与えない。
第2のメモリ機能体131bに記憶された情報を読み出す場合、第2の拡散領域107bをソース電極に、第1の拡散領域107aをドレイン電極とし、トランジスタを飽和領域動作させる。例えば、第2の拡散領域107b及びP型ウェル領域102に0V、第1の拡散領域107aに+1.8V、ゲート電極104に+2Vを印加すればよい。このように、第1のメモリ機能体131aに記憶された情報を読み出す場合とは、ソース/ドレイン領域を入れ替えることにより、第2のメモリ機能体131bに記憶された情報の読み出しを行なうことができる。
尚、ゲート電極104で覆われないチャネル領域(オフセット領域120)が残されている場合、ゲート電極104で覆われないチャネル領域においては、メモリ機能体131
a、131bの余剰電荷の有無によって反転層が消失または形成され、その結果、大きなヒステリシス(閾値の変化)が得られる。但し、オフセット領域120の幅があまり大きいと、ドレイン電流が大きく減少し、読み出し速度が大幅に遅くなる。従って、十分なヒステリシスと読み出し速度が得られるように、オフセット領域120の幅を決定することが好ましい。
a、131bの余剰電荷の有無によって反転層が消失または形成され、その結果、大きなヒステリシス(閾値の変化)が得られる。但し、オフセット領域120の幅があまり大きいと、ドレイン電流が大きく減少し、読み出し速度が大幅に遅くなる。従って、十分なヒステリシスと読み出し速度が得られるように、オフセット領域120の幅を決定することが好ましい。
拡散領域107a、107bがゲート電極104端に達している場合、つまり、拡散領域107a、107bとゲート電極104とがオーバーラップしている場合であっても、書き込み動作によりトランジスタの閾値はほとんど変わらなかったが、ソース/ドレイン端での寄生抵抗が大きく変わり、ドレイン電流は大きく減少(1桁以上)する。従って、ドレイン電流の検出により読み出しが可能であり、メモリとしての機能を得ることができる。但し、より大きなメモリヒステリシス効果を必要とする場合、拡散領域107a、107bとゲート電極104とがオーバーラップしていない(オフセット領域120が存在する)ほうが好ましい。
以上の動作方法により、1トランジスタ当り選択的に2ビットの書き込み及び消去が可能となる。また、サイドウォールメモリ素子のゲート電極104にワード線WLを、第1の拡散領域107aに第1のビット線BL1を、第2の拡散領域107bに第2のビット線BL2を夫々接続し、サイドウォールメモリ素子を配列することにより、サイドウォールメモリアレイを構成することができる。
また、上述した動作方法では、ソース電極とドレイン電極を入れ替えることによって1トランジスタ当り2ビットの書き込み及び消去をさせているが、ソース電極とドレイン電極とを固定して1ビットメモリとして動作させてもよい。この場合ソース/ドレイン領域の一方を共通固定電圧とすることが可能となり、ソース/ドレイン領域に接続されるビット線の本数を半減することができる。
以上の説明から明らかなように、本発明装置におけるサイドウォールメモリ素子では、メモリ機能体がゲート絶縁膜と独立して形成され、ゲート電極の両側に形成されているため、2ビット動作が可能である。また、各メモリ機能体はゲート電極により分離されているので、書換え時の干渉が効果的に抑制される。更に、ゲート絶縁膜は、メモリ機能体とは分離されているので、薄膜化して短チャネル効果を抑制することができる。従って、メモリ素子、ひいては半導体記憶装置の微細化が容易となる。
(実施例2)
実施例2の本発明装置におけるサイドウォールメモリ素子は、図18に示すように、メモリ機能体261、262が電荷を保持する領域(電荷を蓄える領域であって、電荷を保持する機能を有する膜であってもよい)と、電荷を逃げにくくする領域(電荷を逃げにくくする機能を有する膜であってもよい)とから構成される以外は、図11のサイドウォールメモリ素子1と実質的に同様の構成である。
実施例2の本発明装置におけるサイドウォールメモリ素子は、図18に示すように、メモリ機能体261、262が電荷を保持する領域(電荷を蓄える領域であって、電荷を保持する機能を有する膜であってもよい)と、電荷を逃げにくくする領域(電荷を逃げにくくする機能を有する膜であってもよい)とから構成される以外は、図11のサイドウォールメモリ素子1と実質的に同様の構成である。
メモリ機能体は、メモリの保持特性を向上させる観点から、電荷を保持する機能を有する電荷保持膜と絶縁膜とを含んでいるのが好ましい。この実施例では、電荷保持膜として電荷をトラップする準位を有するシリコン窒化膜242、絶縁膜として電荷保持膜に蓄積された電荷の散逸を防ぐ働きのあるシリコン酸化膜241、243を用いている。メモリ機能体が電荷保持膜と絶縁膜とを含むことにより電荷の散逸を防いで保持特性を向上させることができる。また、メモリ機能体が電荷保持膜のみで構成される場合に比べて電荷保持膜の体積を適度に小さくすることができ、電荷保持膜内での電荷の移動を制限して、記憶保持中に電荷移動による特性変化が起こるのを抑制することができる。更に、シリコン窒化膜242がシリコン酸化膜241、243で挟まれた構造とすることにより、書
換え動作時の電荷注入効率が高くなり、より高速な動作が可能となる。尚、このサイドウォールメモリ素子においては、シリコン窒化膜242を強誘電体で置き換えてもよい。
また、メモリ機能体261、262における電荷を保持する領域(シリコン窒化膜242)は、拡散領域212、213と夫々オーバーラップしている。ここで、オーバーラップするとは、拡散領域212、213の少なくとも一部の領域上に、電荷を保持する領域(シリコン窒化膜242)の少なくとも一部が存在することを意味する。尚、211は半導体基板、214はゲート絶縁膜、217はゲート電極、271はゲート電極217と拡散領域212、213とのオフセット領域である。図示しないが、ゲート絶縁膜214下であって半導体基板211の最表面はチャネル領域となる。
換え動作時の電荷注入効率が高くなり、より高速な動作が可能となる。尚、このサイドウォールメモリ素子においては、シリコン窒化膜242を強誘電体で置き換えてもよい。
また、メモリ機能体261、262における電荷を保持する領域(シリコン窒化膜242)は、拡散領域212、213と夫々オーバーラップしている。ここで、オーバーラップするとは、拡散領域212、213の少なくとも一部の領域上に、電荷を保持する領域(シリコン窒化膜242)の少なくとも一部が存在することを意味する。尚、211は半導体基板、214はゲート絶縁膜、217はゲート電極、271はゲート電極217と拡散領域212、213とのオフセット領域である。図示しないが、ゲート絶縁膜214下であって半導体基板211の最表面はチャネル領域となる。
メモリ機能体261、262における電荷を保持する領域であるシリコン窒化膜242と拡散領域212、213とがオーバーラップすることによる効果を説明する。
図19に示したように、メモリ機能体262周辺部において、ゲート電極217と拡散領域213とのオフセット量をW1とし、ゲート電極のチャネル長方向の切断面におけるメモリ機能体262の幅をW2とすると、メモリ機能体262と拡散領域213とのオーバーラップ量は、W2−W1で表される。ここで重要なことは、メモリ機能体262のうちシリコン窒化膜242で構成されたメモリ機能体262が、拡散領域213とオーバーラップする、つまり、W2>W1なる関係を満たすことである。
図19では、メモリ機能体262のうち、シリコン窒化膜242のゲート電極217と離れた側の端が、ゲート電極217から離れた側のメモリ機能体262の端と一致しているため、メモリ機能体262の幅をW2として定義した。
尚、図20に示すように、メモリ機能体262aのうちシリコン窒化膜242aのゲート電極と離れた側の端が、ゲート電極から離れた側のメモリ機能体262aの端と一致していない場合は、W2をゲート電極端からシリコン窒化膜142aのゲート電極と遠い側の端までと定義すればよい。
図21は、図19のサイドウォールメモリ素子の構造において、メモリ機能体262の幅W2を100nmに固定し、オフセット量W1を変化させたときのドレイン電流Idを示している。ここで、ドレイン電流は、メモリ機能体262を消去状態(ホールが蓄積されている)とし、拡散領域212、213を夫々ソース電極、ドレイン電極として、素子シミュレーションにより求めた。
図21から明らかなように、W1が100nm以上(即ち、シリコン窒化膜242と拡散領域213とがオーバーラップしない)では、ドレイン電流が急速に減少している。ドレイン電流値は、読み出し動作速度にほぼ比例するので、W1が100nm以上ではメモリの性能は急速に劣化する。一方、シリコン窒化膜242と拡散領域213とがオーバーラップする範囲においては、ドレイン電流の減少は緩やかである。従って、量産製造においてバラツキも考慮した場合、電荷を保持する機能を有する膜であるシリコン窒化膜242の少なくとも一部とソース/ドレイン領域とがオーバーラップしなければ、事実上メモリ機能を得ることが困難である。
上述した素子シミュレーションの結果を踏まえて、W2を100nm固定とし、W1を設計値として60nm及び100nmとして、サイドウォールメモリアレイを作製した。W1が60nmの場合、シリコン窒化膜142と拡散領域212、213とは設計値として40nmオーバーラップし、W1が100nmの場合、設計値としてオーバーラップしない。これらのサイドウォールメモリアレイの読み出し時間を測定した結果、バラツキを考慮したワーストケースで比較して、W1を設計値として60nmとした場合の方が、読み出しアクセス時間で100倍高速であった。実用上、読み出しアクセス時間は1ビットあたり100ナノ秒以下であることが好ましいが、W1=W2では、この条件を到底達成できない。また、製造バラツキまで考慮した場合、(W2−W1)>10nmであることがより好ましい。
メモリ機能体261(領域281)に記憶された情報の読み出しは、実施例1と同様に、拡散領域212をソース電極とし、拡散領域213をドレイン領域としてチャネル領域中のドレイン領域に近い側にピンチオフ点を形成するのが好ましい。即ち、2つのメモリ機能体のうち一方に記憶された情報を読み出す時に、ピンチオフ点をチャネル領域内であって、他方のメモリ機能体に近い領域に形成させるのが好ましい。これにより、メモリ機能体262の記憶状況の如何にかかわらず、メモリ機能体261の記憶情報を感度よく検出することができ、2ビット動作を可能にする大きな要因となる。
一方、2つのメモリ機能体の片側のみに情報を記憶させる場合または2つのメモリ機能体を同じ記憶状態にして使用する場合には、読み出し時に必ずしもピンチオフ点を形成しなくてもよい。
尚、図18には図示していないが、半導体基板211の表面にウェル領域(Nチャネル素子の場合はP型ウェル)を形成することが好ましい。ウェル領域を形成することにより、チャネル領域の不純物濃度をメモリ動作(書換え動作及び読み出し動作)に最適にしつつ、その他の電気特性(耐圧、接合容量、短チャネル効果)を制御するのが容易になる。
また、メモリ機能体は、ゲート絶縁膜表面と略平行に配置される電荷保持膜を含むことが好ましい。いいかえると、メモリ機能体における電荷保持膜の上面が、ゲート絶縁膜上面から等しい距離に位置するように配置されることが好ましい。具体的には、図22に示したように、メモリ機能体262の電荷保持膜であるシリコン窒化膜242aが、ゲート絶縁膜214表面と略平行な面を有している。言い換えると、シリコン窒化膜242aは、ゲート絶縁膜214表面に対応する高さから、均一な高さに形成されることが好ましい。
メモリ機能体262中に、ゲート絶縁膜214表面と略平行なシリコン窒化膜242aがあることにより、シリコン窒化膜242aに蓄積された電荷の多寡によりオフセット領域271での反転層の形成されやすさを効果的に制御することができ、ひいてはメモリ効果を大きくすることができる。また、シリコン窒化膜242aをゲート絶縁膜214の表面と略平行とすることにより、オフセット量(W1)がばらついた場合でもメモリ効果の変化を比較的小さく保つことができ、メモリ効果のバラツキを抑制することができる。しかも、シリコン窒化膜242a上部方向への電荷の移動が抑制され、記憶保持中に電荷移動による特性変化が起こるのを抑制することができる。
更に、メモリ機能体262は、ゲート絶縁膜214の表面と略平行なシリコン窒化膜242aとチャネル領域(またはウェル領域)とを隔てる絶縁膜(例えば、シリコン酸化膜244のうちオフセット領域271上の部分)を含むことが好ましい。この絶縁膜により、電荷保持膜に蓄積された電荷の散逸が抑制され、更に保持特性の良いサイドウォールメモリ素子を得ることができる。
尚、シリコン窒化膜242aの膜厚を制御すると共に、シリコン窒化膜242a下の絶縁膜(シリコン酸化膜244のうちオフセット領域271上の部分)の膜厚を一定に制御することにより、半導体基板表面から電荷保持膜中に蓄えられる電荷までの距離を概ね一定に保つことが可能となる。つまり、半導体基板表面から電荷保持膜中に蓄えられる電荷までの距離を、シリコン窒化膜242a下の絶縁膜の最小膜厚値から、シリコン窒化膜242a下の絶縁膜の最大膜厚値とシリコン窒化膜242aの最大膜厚値との和までの間に制御することができる。これにより、シリコン窒化膜242aに蓄えられた電荷により発生する電気力線の密度を概ね制御することが可能となり、サイドウォールメモリ素子のメモリ効果の大きさバラツキを非常に小さくすることが可能となる。
(実施例3)
実施例3では、メモリ機能体262は、電荷保持膜であるシリコン窒化膜242が、図23に示すように、略均一な膜厚で、ゲート絶縁膜214の表面と略平行に配置され(領域281)、更に、ゲート電極217側面と略平行に配置された(領域282)形状を有している。
実施例3では、メモリ機能体262は、電荷保持膜であるシリコン窒化膜242が、図23に示すように、略均一な膜厚で、ゲート絶縁膜214の表面と略平行に配置され(領域281)、更に、ゲート電極217側面と略平行に配置された(領域282)形状を有している。
ゲート電極217に正電圧が印加された場合には、メモリ機能体262中での電気力線283は矢印で示すように、シリコン窒化膜242を2回(領域282及び領域281部分)通過する。尚、ゲート電極217に負電圧が印加された時は電気力線の向きは反対側となる。ここで、シリコン窒化膜242の比誘電率は約6であり、シリコン酸化膜241、243の比誘電率は約4である。従って、電荷保持膜の領域281のみが存在する場合よりも、電気力線283方向におけるメモリ機能体262の実効的な比誘電率が大きくなり、電気力線の両端での電位差をより小さくすることができる。即ち、ゲート電極217に印加された電圧の多くの部分が、オフセット領域271における電界を強くするために使われることになる。
書換え動作時に電荷がシリコン窒化膜242に注入されるのは、発生した電荷がオフセット領域271における電界により引き込まれるためである。従って、矢印282で示される電荷保持膜を含むことにより、書換え動作時にメモリ機能体262に注入される電荷が増加し、書換え速度が増大する。
尚、シリコン酸化膜243の部分もシリコン窒化膜であった場合、つまり、電荷保持膜がゲート絶縁膜214の表面に対応する高さに対して均一でない場合、シリコン窒化膜の上方向への電荷の移動が顕著になって、保持特性が悪化する。
電荷保持膜は、シリコン窒化膜に代えて、比誘電率が非常大きい酸化ハフニウム等の高誘電体により形成されることがより好ましい。
更に、メモリ機能体は、ゲート絶縁膜表面と略平行な電荷保持膜とチャネル領域(またはウェル領域)とを隔てる絶縁膜(シリコン酸化膜241のうちオフセット領域271上の部分)を更に含むことが好ましい。この絶縁膜により、電荷保持膜に蓄積された電荷の散逸が抑制され、更に保持特性を向上させることができる。
また、メモリ機能体は、ゲート電極と、ゲート電極側面と略平行な向きに延びた電荷保持膜とを隔てる絶縁膜(シリコン酸化膜241のうちゲート電極217に接した部分)を更に含むことが好ましい。この絶縁膜により、ゲート電極から電荷保持膜へ電荷が注入されて電気的特性が変化することを防止し、サイドウォールメモリ素子の信頼性を向上させることができる。
更に、実施例2と同様に、シリコン窒化膜242下の絶縁膜(シリコン酸化膜241のうちオフセット領域271上の部分)の膜厚を一定に制御すること、更にゲート電極側面上に配置する絶縁膜(シリコン酸化膜241のうちゲート電極217に接した部分)の膜厚を一定に制御することが好ましい。これにより、シリコン窒化膜242に蓄えられた電荷により発生する電気力線の密度を概ね制御することができるとともに、電荷リークを防止することができる。
(実施例4)
実施例4では、本発明装置におけるサイドウォールメモリ素子のゲート電極、メモリ機能体及びソース/ドレイン領域間距離の最適化について説明する。
実施例4では、本発明装置におけるサイドウォールメモリ素子のゲート電極、メモリ機能体及びソース/ドレイン領域間距離の最適化について説明する。
図24に示したように、Aはチャネル長方向の切断面におけるゲート電極長、Bはソース/ドレイン領域間の距離(チャネル長)、Cは一方のメモリ機能体の端から他方のメモリ機能体の端までの距離、つまり、チャネル長方向の切断面における一方のメモリ機能体内の電荷を保持する機能を有する膜の端(ゲート電極と離れている側)から他方のメモリ機能体内の電荷を保持する機能を有する膜の端(ゲート電極と離れている側)までの距離を示す。
このようなサイドウォールメモリ素子では、B<Cであることが好ましい。このような関係を満たすことにより、チャネル領域のうちゲート電極217下の部分と拡散領域212、213との間にはオフセット領域271が存在することとなる。これにより、メモリ機能体261、262(シリコン窒化膜242)に蓄積された電荷により、オフセット領域271の全領域において、反転の容易性が効果的に変動する。従って、メモリ効果が増大し、特に読み出し動作の高速化が実現する。
また、ゲート電極217と拡散領域212、213がオフセットしている場合、つまり、A<Bが成立する場合には、ゲート電極に電圧を印加したときのオフセット領域の反転のしやすさがメモリ機能体に蓄積された電荷量によって大きく変化し、メモリ効果が増大するとともに、短チャネル効果を低減することができる。
但し、メモリ効果が発現する限りにおいては、必ずしもオフセット領域271が存在しなくてもよい。オフセット領域271が存在しない場合においても、拡散領域212、213の不純物濃度が十分に薄ければ、メモリ機能体261、262(シリコン窒化膜242)においてメモリ効果が発現し得る。このようなことから、A<B<Cであるのが最も好ましい。
(実施例5)
実施例5における本発明装置のサイドウォールメモリ素子は、図25に示すように、実施例2における半導体基板をSOI基板とする以外は、実質的に同様の構成を有する。
実施例5における本発明装置のサイドウォールメモリ素子は、図25に示すように、実施例2における半導体基板をSOI基板とする以外は、実質的に同様の構成を有する。
このサイドウォールメモリ素子は、半導体基板286上に埋め込み酸化膜288が形成され、更にその上にSOI層が形成されている。SOI層内には拡散領域212、213が形成され、それ以外の領域はボディ領域287となっている。
このサイドウォールメモリ素子によっても、実施例2のサイドウォールメモリ素子と同様の作用効果を奏する。更に、拡散領域212、213とボディ領域287との接合容量を著しく小さくすることができるので、素子の高速化や低消費電力化が可能となる。
(実施例6)
この実施例6の本発明装置におけるサイドウォールメモリ素子は、図26に示すように、N型の拡散領域212、213のチャネル側に隣接して、P型高濃度領域291を追加した以外は、実施例2のサイドウォールメモリ素子と実質的に同様の構成を有する。
この実施例6の本発明装置におけるサイドウォールメモリ素子は、図26に示すように、N型の拡散領域212、213のチャネル側に隣接して、P型高濃度領域291を追加した以外は、実施例2のサイドウォールメモリ素子と実質的に同様の構成を有する。
即ち、P型高濃度領域291におけるP型を与える不純物(例えばボロン)濃度が、領域292におけるP型を与える不純物濃度より高い。P型高濃度領域291におけるP型の不純物濃度は、例えば、5×1017〜1×1019cm−3程度が適当である。また、領域292のP型の不純物濃度は、例えば、5×1016〜1×1018cm−3とすることができる。
このように、P型高濃度領域291を設けることにより、拡散領域212、213と半導体基板211との接合が、メモリ機能体261、262の直下で急峻となる。そのため、書き込み及び消去動作時にホットキャリアが発生し易くなり、書き込み動作及び消去動作の電圧を低下させ、或いは書き込み動作及び消去動作を高速にすることが可能となる。更に、領域292の不純物濃度は比較的薄いので、メモリが消去状態にあるときの閾値が低く、ドレイン電流は大きくなる。そのため、読み出し速度が向上する。従って、書換え電圧が低くまたは書換え速度が高速で、且つ、読み出し速度が高速なサイドウォールメモリ素子を得ることができる。
また、図26において、ソース/ドレイン領域近傍であってメモリ機能体の下(即ち、ゲート電極の直下ではない)において、P型高濃度領域291を設けることにより、トランジスタ全体としての閾値は著しく上昇する。この上昇の程度は、P型高濃度領域291がゲート電極の直下にある場合に比べて著しく大きい。メモリ機能体に書き込み電荷(トランジスタがNチャネル型の場合は電子)が蓄積した場合は、この差がいっそう大きくなる。一方、メモリ機能体に十分な消去電荷(トランジスタがNチャネル型の場合は正孔)が蓄積された場合は、トランジスタ全体としての閾値は、ゲート電極下のチャネル領域(領域292)の不純物濃度で決まる閾値まで低下する。即ち、消去時の閾値は、P型高濃度領域291の不純物濃度には依存せず、一方で、書き込み時の閾値は非常に大きな影響を受ける。よって、P型高濃度領域291をメモリ機能体の下であってソース/ドレイン領域近傍に配置することにより、書き込み時の閾値のみが非常に大きく変動し、メモリ効果(書き込み時と消去時での閾値の差)を著しく増大させることができる。
(実施例7)
この実施例7の本発明装置におけるサイドウォールメモリ素子は、図27に示すように、電荷保持膜(シリコン窒化膜242)とチャネル領域またはウェル領域とを隔てる絶縁膜の厚さ(T1)が、ゲート絶縁膜の厚さ(T2)よりも薄いこと以外は、実施例2と実質的に同様の構成を有する。
この実施例7の本発明装置におけるサイドウォールメモリ素子は、図27に示すように、電荷保持膜(シリコン窒化膜242)とチャネル領域またはウェル領域とを隔てる絶縁膜の厚さ(T1)が、ゲート絶縁膜の厚さ(T2)よりも薄いこと以外は、実施例2と実質的に同様の構成を有する。
ゲート絶縁膜214は、メモリの書換え動作時における耐圧の要請から、その厚さT2には下限値が存在する。しかし、絶縁膜の厚さT1は、耐圧の要請にかかわらず、T2よりも薄くすることが可能である。
このサイドウォールメモリ素子において、上述のようにT1に対する設計の自由度が高いのは以下の理由による。つまり、このサイドウォールメモリ素子においては、電荷保持膜とチャネル領域またはウェル領域とを隔てる絶縁膜は、ゲート電極とチャネル領域またはウェル領域とに挟まれていない。そのため、電荷保持膜とチャネル領域またはウェル領域とを隔てる絶縁膜には、ゲート電極とチャネル領域またはウェル領域間に働く高電界が直接作用せず、ゲート電極から横方向に広がる比較的弱い電界が作用する。そのため、ゲート絶縁膜に対する耐圧の要請にかかわらず、T1をT2より薄くすることが可能になる。
T1を薄くすることにより、メモリ機能体への電荷の注入が容易になり、書き込み動作及び消去動作の電圧を低下させ、または書き込み動作及び消去動作を高速にすることが可能となり、また、シリコン窒化膜242に電荷が蓄積された時にチャネル領域またはウェル領域に誘起される電荷量が増えるため、メモリ効果を増大させることができる。
ところで、メモリ機能体中での電気力線は、図23の矢印284で示すように、シリコン窒化膜242を通過しない短いものもある。このような短い電気力線上では比較的電界強度が大きいので、この電気力線に沿った電界は書換え動作時においては大きな役割を果たしている。T1を薄くすることによりシリコン窒化膜242が図の下側に移動し、矢印283で示す電気力線がシリコン窒化膜を通過するようになる。それゆえ、電気力線284に沿ったメモリ機能体中の実効的な比誘電率が大きくなり、電気力線の両端での電位差をより小さくすることができる。従って、ゲート電極217に印加された電圧の多くの部分が、オフセット領域における電界を強くするために使われ、書き込み動作及び消去動作が高速になる。
これに対して、例えば、フラッシュメモリに代表されるEEPROMにおいては、フローティングゲートとチャネル領域またはウェル領域とを隔てる絶縁膜は、ゲート電極(コントロールゲート)とチャネル領域またはウェル領域に挟まれているので、ゲート電極からの高電界が直接作用する。それゆえ、EEPROMにおいては、フローティングゲートとチャネル領域またはウェル領域とを隔てる絶縁膜の厚さが制限され、サイドウォールメモリ素子の機能の最適化が阻害される。
以上より明らかなように、T1<T2とすることにより、メモリの耐圧性能を低下させることなく、書き込み動作及び消去動作の電圧を低下させ、または書き込み動作及び消去動作を高速にし、更にメモリ効果を増大することが可能となる。
尚、絶縁膜の厚さT1は、製造プロセスによる均一性や膜質が一定の水準を維持することが可能であり、且つ保持特性が極端に劣化しない限界となる0.8nm以上であることがより好ましい。
具体的には、デザインルールの大きな高耐圧が必要とされる液晶ドライバLSIのような場合、液晶パネルTFTを駆動するために、最大15〜18Vの電圧が必要となる。このため、通常、ゲート酸化膜を薄膜化することができない。液晶ドライバLSIに画像調整用としてこの発明の不揮発性メモリを混載する場合、サイドウォールメモリ素子ではゲート絶縁膜厚とは独立して電荷保持膜(シリコン窒化膜242)とチャネル領域またはウェル領域とを隔てる絶縁膜の厚さを最適に設計できる。例えば、ゲート電極長(ワード線幅)250nmのサイドウォールメモリ素子に対して、T1=20nm、T2=10nmで個別に設定でき、書き込み効率の良いサイドウォールメモリ素子を実現できる。(T1が通常のロジックトランジスタよりも厚くても短チャネル効果が発生しない理由はゲート電極に対して、ソース・ドレイン領域がオフセットしているためである)。
(実施例8)
この実施例8の本発明装置におけるサイドウォールメモリ素子は、図28に示すように、電荷保持膜(シリコン窒化膜242)とチャネル領域またはウェル領域とを隔てる絶縁膜の厚さ(T1)が、ゲート絶縁膜の厚さ(T2)よりも厚いこと以外は、実施例2と実質的に同様の構成を有する。
この実施例8の本発明装置におけるサイドウォールメモリ素子は、図28に示すように、電荷保持膜(シリコン窒化膜242)とチャネル領域またはウェル領域とを隔てる絶縁膜の厚さ(T1)が、ゲート絶縁膜の厚さ(T2)よりも厚いこと以外は、実施例2と実質的に同様の構成を有する。
ゲート絶縁膜214は、素子の短チャネル効果防止の要請から、その厚さT2には上限値が存在する。しかし、絶縁膜の厚さT1は、短チャネル効果防止の要請にかかわらず、T2よりも厚くすることが可能である。即ち、微細化スケーリングが進んだとき(ゲート絶縁膜の薄膜化が進行したとき)にゲート絶縁膜厚とは独立して電荷保持膜(シリコン窒化膜242)とチャネル領域またはウェル領域とを隔てる絶縁膜の厚さを最適に設計できるため、メモリ機能体がスケーリングの障害にならないという効果を奏する。
このサイドウォールメモリ素子において、上述のようにT1に対する設計の自由度が高い理由は、既に述べた通り、電荷保持膜とチャネル領域またはウェル領域とを隔てる絶縁膜が、ゲート電極とチャネル領域またはウェル領域とに挟まれていないことによる。そのため、ゲート絶縁膜に対する短チャネル効果防止の要請にかかわらず、T1をT2より厚くすることが可能になる。
T1を厚くすることにより、メモリ機能体に蓄積された電荷が散逸するのを防ぎ、メモリの保持特性を改善することが可能となる。従って、T1>T2とすることにより、メモリの短チャネル効果を悪化させることなく保持特性を改善することが可能となる。尚、絶縁膜の厚さT1は、書換え速度の低下を考慮して、20nm以下であることが好ましい。
具体的には、フラッシュメモリに代表される従来の不揮発性メモリは、選択ゲート電極が書き込み消去ゲート電極を構成し、上記書き込み消去ゲート電極に対応するゲート絶縁膜(フローティングゲートを内包する)が電荷蓄積膜を兼用している。このため、微細化(短チャネル効果抑制のため薄膜化が必須)の要求と、信頼性確保(保持電荷のリーク抑制のため、フローティングゲートとチャネル領域またはウェル領域とを隔てる絶縁膜の厚さは7nm程度以下には薄膜化できない)の要求が相反するため、微細化が困難となる。
実際、ITRS(International Technology Roadmap for Semiconductors)によれば、物理ゲート長の微細化は0.2ミクロン程度以下に対して目処が立っていない。このサイドウォールメモリ素子では、上述したようにT1とT2を個別に設計できることにより、微細化が可能となる。例えば、ゲート電極長(ワード線幅)45nmのサイドウォールメモリ素子に対して、T2=4nm、T1=7nmで個別に設定し、短チャネル効果の発生しないサイドウォールメモリ素子を実現することができる。T2を通常のロジックトランジスタよりも厚く設定しても短チャネル効果が発生しない理由は、ゲート電極に対して、ソース/ドレイン領域がオフセットしているためである。
また、このサイドウォールメモリ素子は、ゲート電極に対して、ソース/ドレイン領域がオフセットしているため、通常のロジックトランジスタと比較しても更に微細化を容易にする。つまり、メモリ機能体の上部に書き込み、消去を補助する電極が存在しないため、電荷保持膜とチャネル領域またはウェル領域とを隔てる絶縁膜には、書き込み、消去を補助する電極とチャネル領域またはウェル領域間に働く高電界が直接作用せず、ゲート電極から横方向に広がる比較的弱い電界が作用するのみである。そのため、同じ加工世代に対してロジックトランジスタのゲート長と同程度以上に微細化されたゲート長を保有するサイドウォールメモリ素子を実現することができる。
(実施例9)
この実施例9は、本発明装置のサイドウォールメモリ素子の書換えを行ったときの電気特性の変化について説明する。
この実施例9は、本発明装置のサイドウォールメモリ素子の書換えを行ったときの電気特性の変化について説明する。
Nチャネル型サイドウォールメモリ素子において、メモリ機能体中の電荷量が変化したとき、図29に示すような、ドレイン電流(Id)対ゲート電圧(Vg)特性(実測値)を示す。
図29から明らかなように、消去状態(実線)から書き込み動作を行った場合、単純に閾値が上昇するのみならず、特にサブスレッショルド領域においてグラフの傾きが顕著に減少している。そのため、ゲート電圧(Vg)が比較的高い領域においても、消去状態と書き込み状態でのドレイン電流比が大きくなる。例えば、Vg=2.5Vにおいても、電流比は2桁以上を保っている。この特性は、フラッシュメモリの場合(図30)と大きく異なる。
このような特性の出現は、ゲート電極と拡散領域とがオフセットし、ゲート電界がオフセット領域に及びにくいために起こる特有な現象である。サイドウォールメモリ素子が書き込み状態にあるときには、ゲート電極に正電圧を加えてもメモリ機能体下のオフセット領域には反転層が極めてできにくい状態になっている。これが、書き込み状態においてサブスレッショルド領域でのId−Vg曲線の傾きが小さくなる原因となっている。
一方、サイドウォールメモリ素子が消去状態にあるときには、オフセット領域には高密度の電子が誘起されている。更に、ゲート電極に0Vが印加されているとき(即ちオフ状態にあるとき)は、ゲート電極下のチャネルには電子が誘起されない(そのためオフ電流が小さい)。これが、消去状態においてサブスレッショルド領域でのId−Vg曲線の傾きが大きく、且つ閾値以上の領域でも電流の増加率(コンダクタンス)が大きい原因となっている。
以上のことから明らかなように、本発明装置を構成するサイドウォールメモリ素子は、書き込み時と消去時のドレイン電流比を特に大きくすることができる。
以上、実施例1〜9で述べたように、サイドウォールメモリ素子は、ゲート絶縁膜の表面と略平行な表面を有して電荷を保持する機能を有する膜とチャネル領域または半導体層とを隔てる絶縁膜を有しており、絶縁膜の膜厚はゲート絶縁膜の膜厚より薄く、且つ0.8nm以上であることによってメモリ機能体への電荷の注入が容易になる。このことから書き込み動作を高速化することができ、基準素子の書き込み時間を短縮できる。
また、前記サイドウォールメモリ素子の有するメモリ機能体は、ゲート絶縁膜の表面と略並行な表面を有して電荷を保持する機能を有する膜を含むことによって、メモリ効果のバラツキを抑制することができる。更にこのようなサイドウォールメモリ素子を使った本実施例によれば、バラツキに対する設計マージンを大きく設定でき、設計が容易になる。
また、前記サイドウォールメモリ素子は、メモリ機能体内の電荷保持膜が絶縁膜であって、電荷リークに強く、保持特性が良好である。このように電荷保持特性が優れているサイドウォールメモリ素子を使用し、更に同じサイドウォールメモリ素子を使った基準素子の電流が正確に設定されているので、より長期にわたって読み出しを行うことが可能となるのである。
また、前記サイドウォールメモリ素子は、ゲート絶縁膜の表面と略並行な表面を有して電荷を保持する機能を有する膜とチャネル領域または半導体層とを隔てる絶縁膜を有し、絶縁膜膜厚が、ゲート絶縁膜の膜厚より厚く、且つ20nm以下であることによって、保持特性が良好である。このように電荷保持特性が優れているサイドウォールメモリ素子を使用し、更に同じサイドウォールメモリ素子を使った基準素子の電流が正確に設定されているので、より長期にわたって読み出しを行うことが可能となるのである。
また、前記サイドウォールメモリ素子の有するメモリ機能体は、ゲート絶縁膜の表面と略並行な表面を有して電荷を保持する機能を有する膜を含むことによって、保持中の特性変化が抑制されている。このように電荷保持特性が優れているサイドウォールメモリ素子を使用し、更に同じサイドウォールメモリ素子を使った基準素子の電流が正確に設定されているので、より長期にわたって読み出しを行うことが可能となるのである。
次に、本発明装置の別実施形態について説明する。
〈1〉上記第1実施形態において、本発明装置のメモリトランジスタに記憶データ(論理0または論理1)を設定する手順として、左右両方のメモリ機能部を消去した後、記憶データの論理値(0または1)に応じて、左右何れか一方のメモリ機能部の書き込みを行う場合を説明したが、記憶データ(論理0または論理1)の設定手順としては、これに限定されるものではない。
例えば、メモリトランジスタの各メモリ機能部は個別に消去可能なため、左右両方のメモリ機能部を消去せずに、記憶データの論理値(0または1)に応じて、左右何れか一方のメモリ機能部の消去を行い、他方のメモリ機能部の書き込みを行うようにしても構わない。また、この場合の消去動作と書き込み動作の順番は前後入れ替えても構わない。
〈2〉上記第1実施形態において、図3に、本発明装置の列I/O回路54a,54b及びセンスアンプ回路55の具体的な回路構成を例示したが、各回路の構成は、図3に例示する構成に限定されるものではない。
また、図3の回路例では、ビット線はメモリトランジスタの各列に1対ずつ設けたが、行方向に隣接するメモリトランジスタ間で、ビット線を共有する仮想接地線方式のアレイ構成であっても構わない。
更に、各ビット線を階層化して、複数列のビット線対を纏めて主ビット線対に接続し、主ビット線対をデータ線対に接続する構成としても構わない。
〈3〉上記実施形態において、メモリトランジスタとして、図2(a)及び第2実施形態に示した構造のサイドウォール型のメモリ素子を利用する場合を想定したが、メモリトランジスタとしては、単体のメモリトランジスタ内に2つのメモリ機能部(第1メモリ機能部と第2メモリ機能部)を有し、主として前記第1メモリ機能部の電荷蓄積量により、ドレインとソース間を一方側から他方側に流れる第1ドレイン・ソース電流に対する第1閾値電圧が変化し、主として前記第2メモリ機能部の電荷蓄積量により、ドレインとソース間を他方側から一方側に前記第1ドレイン・ソース電流とは逆方向に流れる第2ドレイン・ソース電流に対する第2閾値電圧が変化し、前記第1メモリ機能部と前記第2メモリ機能部に対して各別にデータを電気的に書き込み可能な不揮発性のメモリトランジスタであれば、サイドウォール型のメモリ素子に限定されるものではない。また、メモリトランジスタの第1メモリ機能部と第2メモリ機能部は、相互に電気的に絶縁分離されて形成されていなくても、電荷を保持する領域が、単体の電荷保持可能な担体内で空間的に分離されている形態であっても構わない。
〈4〉上記実施形態において、本発明装置は、図1において、外部からのアドレス信号によって所定のメモリ領域を指定して、指定されたメモリ領域のデータを外部に読み出す一般的な半導体記憶装置を例示したが、本発明装置は、必ずしも一般的な半導体記憶装置に限定されるものではない。例えば、マイクロコンピュータ等のロジックデバイスに組み込まれた半導体記憶装置であっても構わない。
本発明に係る半導体記憶装置は、広範な動作余裕を必要とする高信頼性の半導体記憶装置に利用可能であり、特に、車載用途、医療用途、産業ロボット用途等の半導体記憶装置に利用可能である。
1、20: メモリ素子
2,3,4,5: NMOSトランジスタ
6,7 :キャパシタ
8: 差動センスアンプ
31a,31b: 負荷回路
50: メモリアレイ
51: アドレス入力バッファ
52: 行デコーダ
53: 列デコーダ
54,54a,54b: 列I/O回路
55: センスアンプ回路
56: 出力バッファ
57: システム全体を制御する制御回路
8,9: 相補なるビット線
10,11: 相補なるデータ線
12,13: 相補なるセンスアンプ入力
14,15: 列選択トランジスタ
200,201: 閾値電圧バラツキ
202,203,204: 動作余裕(ウインドウ)
101、211、286、711: 半導体基板
102: P型ウェル領域
103、214、712: ゲート絶縁膜
104、217、713: ゲート電極
105a、105b: メモリ機能部
107a、107b、212、213: 拡散領域
109、142、142a、242、242a: シリコン窒化膜
120、271: オフセット領域
121: ゲート電極下の領域
111: 微粒子
112: 絶縁膜
131a、131b、261、262、262a: メモリ機能体(メモリ機能部)
205、206: 閾値電圧バラツキ
207、300: 動作余裕(ウインドウマージン)
208、209: 動作電圧を低くしたときの閾値電圧バラツキ
210: 動作電圧を低くしたときの動作余裕(ウインドウマージン)
226: 反転層
241、243、244: シリコン酸化膜
281、282、292、421: 領域
283、284: 電気力線
287: ボディ領域
288: 埋め込み酸化膜
291: 高濃度領域
A: 外部アドレス信号
AR: 行アドレス信号
AC: 列アドレス信号
Bj、Bj#: 相補なるビット線
Cj: 列選択信号
D,D#: 相補なるデータ線
Ids1: 第1ドレイン・ソース電流
Ids2: 第2ドレイン・ソース電流
L: 第1メモリ機能部
R: 第2メモリ機能部
S: センスアンプ出力
Vd: 電源線の電圧
VM: 中間電圧(リファレンスレベル)
Wi: ワード線
WLi: ワード線信号
Φ1,Φ2: 同期信号
2,3,4,5: NMOSトランジスタ
6,7 :キャパシタ
8: 差動センスアンプ
31a,31b: 負荷回路
50: メモリアレイ
51: アドレス入力バッファ
52: 行デコーダ
53: 列デコーダ
54,54a,54b: 列I/O回路
55: センスアンプ回路
56: 出力バッファ
57: システム全体を制御する制御回路
8,9: 相補なるビット線
10,11: 相補なるデータ線
12,13: 相補なるセンスアンプ入力
14,15: 列選択トランジスタ
200,201: 閾値電圧バラツキ
202,203,204: 動作余裕(ウインドウ)
101、211、286、711: 半導体基板
102: P型ウェル領域
103、214、712: ゲート絶縁膜
104、217、713: ゲート電極
105a、105b: メモリ機能部
107a、107b、212、213: 拡散領域
109、142、142a、242、242a: シリコン窒化膜
120、271: オフセット領域
121: ゲート電極下の領域
111: 微粒子
112: 絶縁膜
131a、131b、261、262、262a: メモリ機能体(メモリ機能部)
205、206: 閾値電圧バラツキ
207、300: 動作余裕(ウインドウマージン)
208、209: 動作電圧を低くしたときの閾値電圧バラツキ
210: 動作電圧を低くしたときの動作余裕(ウインドウマージン)
226: 反転層
241、243、244: シリコン酸化膜
281、282、292、421: 領域
283、284: 電気力線
287: ボディ領域
288: 埋め込み酸化膜
291: 高濃度領域
A: 外部アドレス信号
AR: 行アドレス信号
AC: 列アドレス信号
Bj、Bj#: 相補なるビット線
Cj: 列選択信号
D,D#: 相補なるデータ線
Ids1: 第1ドレイン・ソース電流
Ids2: 第2ドレイン・ソース電流
L: 第1メモリ機能部
R: 第2メモリ機能部
S: センスアンプ出力
Vd: 電源線の電圧
VM: 中間電圧(リファレンスレベル)
Wi: ワード線
WLi: ワード線信号
Φ1,Φ2: 同期信号
Claims (6)
- FET構造を有するとともに、電荷を保持可能な第1メモリ機能部と第2メモリ機能部を有し、主として前記第1メモリ機能部の電荷蓄積量により、ドレインとソース間を一方側から他方側に流れる第1ドレイン・ソース電流に対する第1閾値電圧が変化し、主として前記第2メモリ機能部の電荷蓄積量により、ドレインとソース間を他方側から一方側に前記第1ドレイン・ソース電流とは逆方向に流れる第2ドレイン・ソース電流に対する第2閾値電圧が変化し、前記第1メモリ機能部と前記第2メモリ機能部に対して各別にデータを電気的に書き込み可能な不揮発性のメモリトランジスタと、
前記メモリトランジスタに前記第1メモリ機能部の電荷蓄積量に応じた前記第1ドレイン・ソース電流を流して得られる第1読み出し電圧と、前記メモリトランジスタに前記第2メモリ機能部の電荷蓄積量に応じた前記第2ドレイン・ソース電流を流して得られる第2読み出し電圧とを比較して、前記メモリトランジスタの前記第1メモリ機能部と前記第2メモリ機能部の何れか一方に記憶されているデータを読み出す比較回路と、を備えてなり、
前記メモリトランジスタの前記第1メモリ機能部と前記第2メモリ機能部の各電荷蓄積量が、前記第1メモリ機能部に書き込まれるデータと前記第2メモリ機能部に書き込まれるデータが相補な関係になるように調整されていることを特徴とする半導体記憶装置。 - 前記比較回路は、第1の読み出し期間に前記第1読み出し電圧を保持する第1電圧保持回路と、第2の読み出し期間に前記第2読み出し電圧を保持する第2電圧保持回路と、前記第1電圧保持回路で保持された電圧と前記第2電圧保持回路で保持された電圧を差動増幅する差動増幅器を備えることを特徴とする請求項1に記載の半導体記憶装置。
- 前記メモリトランジスタを行方向及び列方向に夫々複数配列し、同一列の前記メモリトランジスタのドレインとソースを夫々共通の第1ビット線と第2ビット線に各別に接続し、同一行の前記メモリトランジスタのゲートを共通のワード線に接続してなるメモリアレイと、
アドレス信号に応じて前記第1ビット線、前記第2ビット線、及び、前記ワード線に各別に所定の電圧を印加することにより、前記メモリアレイの中から、1または複数の前記メモリトランジスタを選択する選択回路と、を備え、
前記選択回路で選択された前記メモリトランジスタに接続する前記第1ビット線と前記第2ビット線に各別に印加される電圧の電圧差の極性を、2つの異なる読み出し期間において正負反転させることにより、前記第1ドレイン・ソース電流と前記第2ドレイン・ソース電流を時分割に流して、前記第1読み出し電圧と前記第2読み出し電圧を各別に生成することを特徴とする請求項1または2に記載の半導体記憶装置。 - 前記メモリトランジスタが、半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極下に配置されたチャネル領域と、前記チャネル領域の両側に配置され前記チャネル領域と逆導電型を有するドレイン電極とソース電極となる拡散領域を備え、前記ゲート電極の両側に前記第1メモリ機能部と前記第2メモリ機能部を備えてなることを特徴とする請求項1〜3の何れか1項に記載の半導体記憶装置。
- 前記メモリトランジスタの前記第1メモリ機能部と前記第2メモリ機能部の各電荷蓄積量が、前記第1メモリ機能部に書き込まれるデータと前記第2メモリ機能部に書き込まれるデータに応じて、各別に調整されることを特徴とする請求項1〜4の何れか1項に記載の半導体記憶装置。
- 前記メモリトランジスタの前記第1メモリ機能部と前記第2メモリ機能部の各電荷蓄積量が、前記第1メモリ機能部と前記第2メモリ機能部の各記憶データが前記相補な関係の2つのデータの一方側となるように同時に調整された後、前記第1メモリ機能部と前記第2メモリ機能部の内、書き込まれるデータが前記相補な関係の2つのデータの前記一方側でない方の電荷蓄積量だけが、記憶データが前記相補な関係の2つのデータの他方側となるように調整されることを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005184638A JP2007004911A (ja) | 2005-06-24 | 2005-06-24 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005184638A JP2007004911A (ja) | 2005-06-24 | 2005-06-24 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007004911A true JP2007004911A (ja) | 2007-01-11 |
Family
ID=37690364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005184638A Pending JP2007004911A (ja) | 2005-06-24 | 2005-06-24 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007004911A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009129487A (ja) * | 2007-11-21 | 2009-06-11 | Genusion:Kk | 不揮発性半導体記憶素子および不揮発性半導体記憶装置 |
WO2011148898A1 (ja) * | 2010-05-24 | 2011-12-01 | 国立大学法人東京大学 | 半導体記憶素子の電圧特性調整方法、半導体記憶装置の電圧特性調整方法およびチャージポンプ並びにチャージポンプの電圧調整方法 |
US8492826B2 (en) | 2007-10-09 | 2013-07-23 | Genusion, Inc. | Non-volatile semiconductor memory device and manufacturing method thereof |
-
2005
- 2005-06-24 JP JP2005184638A patent/JP2007004911A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8492826B2 (en) | 2007-10-09 | 2013-07-23 | Genusion, Inc. | Non-volatile semiconductor memory device and manufacturing method thereof |
JP2009129487A (ja) * | 2007-11-21 | 2009-06-11 | Genusion:Kk | 不揮発性半導体記憶素子および不揮発性半導体記憶装置 |
WO2011148898A1 (ja) * | 2010-05-24 | 2011-12-01 | 国立大学法人東京大学 | 半導体記憶素子の電圧特性調整方法、半導体記憶装置の電圧特性調整方法およびチャージポンプ並びにチャージポンプの電圧調整方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100599231B1 (ko) | 반도체 메모리장치, 디스플레이장치, 및 휴대전자기기 | |
JP4657681B2 (ja) | 半導体記憶装置およびその製造方法並びに携帯電子機器 | |
JP2004348789A (ja) | 半導体記憶装置及び携帯電子機器 | |
JP2004348809A (ja) | 半導体記憶装置及び携帯電子機器 | |
JP2004221546A (ja) | 半導体記憶装置及び携帯電子機器 | |
JP2004348808A (ja) | 半導体記憶装置、携帯電子機器、イレース動作を制御する方法及びプログラム動作を制御する方法 | |
JP2004348792A (ja) | 半導体記憶装置、表示装置及び携帯電子機器 | |
US7110297B2 (en) | Semiconductor storage device and mobile electronic apparatus | |
JP2004342274A (ja) | 半導体記憶装置およびそれを備えた携帯電子機器 | |
JP2004335056A (ja) | 複数のメモリセルを有する半導体記憶装置をプログラムする方法および消去する方法 | |
JP2004342927A (ja) | 半導体記憶装置及び携帯電子機器 | |
US7170791B2 (en) | Programming verification method of nonvolatile memory cell, semiconductor memory device, and portable electronic apparatus having the semiconductor memory device | |
WO2004029985A1 (ja) | 半導体記憶装置および携帯電子機器 | |
US6992926B2 (en) | Driver circuit for semiconductor storage device and portable electronic apparatus | |
JP2004348805A (ja) | 半導体記憶装置 | |
JP2007004911A (ja) | 半導体記憶装置 | |
JP2004348802A (ja) | 不揮発性メモリ素子のプログラム検証方法および半導体記憶装置とそれを備えた携帯電子機器 | |
JP2004297028A (ja) | 半導体記憶装置 | |
JP2004335797A (ja) | 半導体記憶装置とその駆動方法、および携帯電子機器 | |
US7139202B2 (en) | Semiconductor storage device, mobile electronic apparatus, and method for controlling the semiconductor storage device | |
JP2004342276A (ja) | 半導体記憶装置およびそのプログラム方法 | |
US6982906B2 (en) | Electrically programmable and electrically erasable semiconductor memory device | |
JP2004349355A (ja) | 半導体記憶装置、その冗長回路及び携帯電子機器 | |
JP2004349334A (ja) | 半導体記憶装置のデータ保持力向上方法と半導体記憶装置 | |
JP2004335057A (ja) | 誤作動防止装置付き半導体記憶装置とそれを用いた携帯電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |