JP2010243294A - 磁気センサおよび磁気検出方法 - Google Patents

Abstract

【課題】複数の検出信号を用いて磁気検出を行う場合であってもギャップによる検出精度のバラツキを抑制できる磁気センサおよび磁気検出方法を実現する。
【解決手段】磁気検出部１０は、磁気抵抗素子ＭＲ１と抵抗素子Ｒ１とからなる第１直列回路１０１と、磁気抵抗素子ＭＲ２と抵抗素子Ｒ２とからなる第２直列回路１０２とを備える。第１直列回路１０１は、磁気抵抗素子ＭＲ１による通過磁束密度の変化に応じた第１磁気検出信号Ｖｏｕｔ１を出力し、第２直列回路１０２は、磁気抵抗素子ＭＲ２による通過磁束密度の変化に応じた第２磁気検出信号Ｖｏｕｔ２を出力する。Ａ／Ｄコンバータ２０は、第１、第２磁気検出信号Ｖｏｕｔ１，Ｖｏｕｔ２をＡ／Ｄ変換して、演算部３０へ出力する。演算部３０は、第１磁気検出信号Ｖｏｕｔ１を第２磁気検出信号Ｖｏｕｔ２で除算することで、センサ検出信号ＶｏｕｔＳを出力する。
【選択図】 図１

Description

この発明は、樹脂ケースの天面に配置された磁気抵抗素子により天面上を通過する被検出体の磁気パターンや磁気情報を検出する磁気センサおよび磁気の検出方法に関するものである。

現在、被検出体の磁気パターンや磁気情報を検出する磁気センサが、用途に応じて各種利用されている。このような磁気センサは、被検出体が通過することによる磁束密度の変化に応じて抵抗値が変化する磁気抵抗素子を用い、例えば特許文献１に示すように、一対の磁気抵抗素子を電気回路的に印加電圧電位とグランド電位との間に直列接続した構造を備える。そして、磁気センサは、被検出体の動きに応じて変化する磁束密度の変化による抵抗値変化を電圧信号で検出している。この際、特許文献１でも示されているように、磁気抵抗素子の抵抗値は、磁気抵抗素子に印加される磁束密度により変化するので、被検出体と磁気抵抗素子との間隔（ＧＡＰ）に応じて検出される電圧信号のレベルが変化してしまう。この課題を解決するために、特許文献１では、磁界感度が高く飽和磁界が大きい磁気抵抗曲線が得られるパターンで磁気抵抗素子を形成している。

特開２０００−１６２２９７号公報

ところで、上述の特許文献１に示すような２素子１出力の磁気センサに対して、被検出体の磁気パターンや磁気情報の検出精度を向上させる等の目的のため、複数出力、例えば４素子２出力の磁気センサも多数考案されている。

図６は、４素子２出力の磁気センサの磁気検出部の構成を示す回路図である。図６に示すように、４素子２出力の磁気検出部は、磁気抵抗素子ＭＲ１，ＭＲ３の直列回路と、磁気抵抗素子ＭＲ２，ＭＲ４の直列回路と、が印加電位（Ｖｉｎ）とグランド電位（ＧＮＤ）との間に並列接続された構造からなる。そして、これら磁気抵抗素子ＭＲ１〜ＭＲ４の組み合わせおよび形成パターンにより、ピークレベルの異なる２つの検出信号ＶｏｕｔＡ，ＶｏｕｔＢを出力する。この際、図７に示すように、信号処理方法の違いにより、検出信号ＶｏｕｔＡ，ＶｏｕｔＢは、正電位のみで検出電圧が現れるＤＣ出力と、正電位、負電位の双方で検出電圧が現れるＡＣ出力とが存在する。

図７（Ａ）はＤＣ出力からなる検出信号ＶｏｕｔＡ，ＶｏｕｔＢの波形図をギャップＧＡＰの相違する二つの場合について示し、図７（Ｂ）はＡＣ出力からなる検出信号ＶｏｕｔＡ，ＶｏｕｔＢの波形をギャップＧＡＰの相違する二つの場合について示す。なお、図７では、ＶｏｕｔＡすなわち磁気抵抗素子ＭＲ１，ＭＲ３側が高感度に設定され、ＶｏｕｔＢすなわち磁気抵抗素子ＭＲ２，ＭＲ４側が低感度に設定された場合を示す。

図７に示すように、４素子２出力の磁気センサでは、検出信号ＶｏｕｔＡ，ＶｏｕｔＢのそれぞれがＧＡＰによってピークレベルが異なる。例えば、検出信号ＶｏｕｔＡであっても、ＧＡＰが狭い場合にはピークレベルがＶｐｐＡ１になるのに対して、ＧＡＰが広い場合にはピークレベルがＶｐｐＡ２（＜ＶｐｐＡ１）となる。また、検出信号ＶｏｕｔＡよりもレベルの低い検出信号ＶｏｕｔＢであっても、ＧＡＰが狭い場合にはピークレベルがＶｐｐＢ１になるのに対して、ＧＡＰが広い場合にはピークレベルがＶｐｐＢ２（＜ＶｐｐＢ１）となる。さらには、検出信号ＶｏｕｔＡと検出信号ＶｏｕｔＢとの差分値とも、ＧＡＰによって異なってしまう。例えば、ピークレベルで見れば、ＧＡＰが狭い場合（ＶｐｐＡ１−ＶｐｐＢ１）の方が、ＧＡＰが広い場合（ＶｐｐＡ２−ＶｐｐＢ２）よりも、ピークレベルの差が大きくなる。

このように、それぞれの検出信号ＶｏｕｔＡ，ＶｏｕｔＢにおいて、ＧＡＰによるバラツキが発生するとともに、検出信号ＶｏｕｔＡ，ＶｏｕｔＢ間のレベル差においてもＧＡＰのバラツキが存在するので、単にこれら二つの検出信号ＶｏｕｔＡ，ＶｏｕｔＢを用いても、検出精度に影響を及ぼしてしまう。

したがって、本発明の目的は、複数の検出信号を用いて磁気検出を行う場合であってもギャップによる検出精度のバラツキを抑制できる磁気センサおよび磁気検出方法を実現することにある。

この発明は、被検出体の磁気パターンを検出する磁気センサであって、磁気検出部と除算部とを備える。磁気検出部は、第１直列回路と第２直列回路とを備える。第１直列回路は、電圧入力端子とグランド端子との間に磁気感度特性の異なる磁気抵抗素子または磁気抵抗素子と抵抗素子とを直列接続し、該磁気感度特性の異なる磁気抵抗素子同士の接続位置の電圧レベルを第１磁気検出信号として出力する。第２直列回路は、電圧入力端子とグランド端子との間に、第１直列回路と並列になるように設けられ、磁気感度特性の異なる磁気抵抗素子または磁気抵抗素子と抵抗素子とを直列接続し、該磁気感度特性の異なる磁気抵抗素子同士の接続位置の電圧レベルを第２磁気検出信号として出力する。除算部は、第１磁気検出信号と第２磁気検出信号とを除算処理する。

すなわち、この発明の磁気検出方法では、被検出体の磁気パターンに応じて変化する第１の磁気抵抗素子の抵抗値変化を、当該第１の磁気抵抗素子を含む特性の異なる磁気抵抗素子の組または第１の磁気抵抗素子と抵抗素子との組を用いて、電圧レベルからなる第１磁気検出信号として取得する。また、被検出体の磁気パターンに応じて変化する、第２の磁気抵抗素子の抵抗値変化を、当該第２の磁気抵抗素子を含む特性の異なる磁気抵抗素子の組または第２の磁気抵抗素子と抵抗素子との組を用いて、電圧レベルからなる第２磁気検出信号として取得する。そして、第１磁気検出信号と第２磁気検出信号とを除算処理する。

このような構成および検出方法では、被検出体と磁気抵抗素子との間のギャップの変動による第１磁気検出信号および第２磁気検出信号の電圧レベルの変動が同じ傾向を有することを利用している。これを利用し、本発明では第１磁気検出信号と第２磁気検出信号とを除算処理することで、前記ギャップの変動による第１磁気検出信号および第２磁気検出信号と電圧レベルのバラツキが抑制される。これにより、磁気センサとしての検出信号はギャップの変動による影響を大幅に受け難くなる。

また、この発明の磁気センサは、第１直列回路と第２直列回路とで異なる感度に設定されている。

この構成では、第１直列回路と第２直列回路とを異なる感度で設定することにより、高感度で得られる結果を低感度で得られる結果で除算するように設定すれば、除算処理で得られる出力値を、より大きくすることができる。

また、この発明の磁気センサの除算部は、第１磁気検出信号および第２磁気検出信号を所定サンプリングタイミング毎にならぶレベルデータに変換するＡ／Ｄコンバータと、第１磁気検出信号のレベルデータと第２磁気検出信号のレベルデータとを除算処理するデジタル演算部と、を備える。

また、この発明の磁気センサの除算部は、第１磁気検出信号および第２磁気検出信号をアナログ信号のまま入力し除算処理するアナログＩＣからなる。

これらは、除算部の具体的な構成を示すものであり、上述のようにデジタル回路およびアナログ回路のいずれであっても、容易な回路構成で除算部を形成することができ、簡素化且つ小型の磁気センサを構成することができる。

また、この発明の磁気センサの磁気検出部は、第１磁気検出信号および第２磁気検出信号のオフセット成分を除去するオフセット除去部を備える。

この構成では、除算処理が行われる前に第１磁気検出信号および第２磁気検出信号のオフセット除去が行われるので、オフセット成分による除算結果への影響が無くなり、よりギャップによるバラツキを抑制することができる。

また、この発明の磁気センサの磁気検出部は、第１直列回路および第２直列回路を構成する各磁気抵抗素子が複数の感磁部がミアンダ状に形成され、各感磁部の長手方向が前記被検出体の搬送方向に沿い、且つ各磁気抵抗素子が被検出体の搬送方向に対して直交する方向に配列されている。

この構成では、各磁気抵抗素子が時間的に同時で且つ空間的にも略同じ位置で被検出体の磁気パターンの影響を受けて抵抗値が変化するので、第１磁気検出信号および第２磁気検出信号で絶対磁気量を検出することができる。これにより、第１磁気検出信号および第２磁気検出信号のギャップによる減衰比が一致し、さらに高精度にギャップによるバラツキを抑制することができる。

この発明によれば、４素子２出力の磁気センサに対して、磁気抵抗素子から被検出体の磁気パターンまでのギャップが変化しても、このギャップ変化による影響を抑制し、高精度な磁気パターンの検出を行うことができる。

第１の実施形態の磁気センサの回路構成を示す図、および、磁気センサの磁気検出部１０の構成を示す側面図およびギャップの概念を示す図である。 第１の実施形態の磁気検出部１０の形成パターンを示す図である。 磁気パターンに磁気強度が一定な場合のギャップの変動による第１磁気検出信号Ｖｏｕｔ１と第２磁気検出信号Ｖｏｕｔ２のレベル遷移を示す図、および、除算後のセンサ検出信号ＶｏｕｔＳのギャップ特性を示す図である。 アナログＩＣを用いた磁気センサ１’の回路構成を示す図である。 第２の実施形態の磁気センサ１”の回路構成を示す図である。 ４素子２出力の磁気センサの磁気検出部の構成を示す回路図である。 ＤＣ出力からなる検出信号ＶｏｕｔＡ，ＶｏｕｔＢの波形図をギャップＧＡＰの相違する二つの場合について示す図、および、ＡＣ出力からなる検出信号ＶｏｕｔＡ，ＶｏｕｔＢの波形をギャップＧＡＰの相違する二つの場合について示す図である。

本発明の第１の実施形態に係る磁気センサおよび磁気検出方法について、図を参照して説明する。
図１（Ａ）は本実施形態の磁気センサ１の回路構成を示す図であり、図１（Ｂ）は、磁気センサ１の磁気検出部１０の構成を示す側面図およびギャップの概念を示す図である。
磁気センサ１は、磁気検出部１０、Ａ／Ｄコンバータ２０、および演算部３０を備える。

磁気検出部１０は、抵抗素子Ｒ１および高感度な磁気抵抗素子ＭＲ１が直列接続された第１直列回路１０１と、抵抗素子Ｒ２および高感度な磁気抵抗素子ＭＲ２が直列接続された第２直列回路１０２とを備える。この際、磁気抵抗素子ＭＲ１と磁気抵抗素子ＭＲ２とは、磁界に対する感度が異なるように設定されている。例えば、磁気抵抗素子ＭＲ１の方が磁気抵抗素子ＭＲ２よりもさらに高感度に設定されている。

これら第１直列回路１０１、第２直列回路１０２は、印加電圧Ｖｉｎの入力端子とグランドＧＮＤとの間に並列接続されている。この際、第１直列回路１０１では磁気抵抗素子ＭＲ１がグランド側に接続され、第２直列回路１０２では磁気抵抗素子ＭＲ２が印加電圧Ｖｉｎの入力端子側に接続されている。第１直列回路１０１の抵抗素子Ｒ１と磁気抵抗素子ＭＲ１との接続点は、第１磁気検出信号Ｖｏｕｔ１の出力端であり、第２直列回路１０２の磁気抵抗素子ＭＲ２と抵抗素子Ｒ２との接続点は、第２磁気検出信号Ｖｏｕｔ２の出力端である。

このような回路構成の磁気センサ１の磁気検出部１０は、構造的には、図１（Ｂ）に示すような構造からなる。磁気センサ１の磁気検出部１０は、絶縁性材料で長尺形からなる略直方体の筐体１１を有する。筐体１１は、図１（Ｂ）に示す側面視の状態で略矩形状であり、その内部に長尺方向に沿って長い磁石１２を備える。筐体１１の天面には、上述の磁気抵抗素子ＭＲ１，ＭＲ２、抵抗素子Ｒ１，Ｒ２が配置されており、この天面上に、磁気パターン９０１が設けられた被検出体９００が搬送される。この際、被検出体９００は、筐体１１の長尺方向に直交する方向（図１（Ｂ））の横方向に沿って搬送される。

また、筐体１１には、天面側に配置された磁気抵抗素子ＭＲ１，ＭＲ２、抵抗素子Ｒ１，Ｒ２をグランドに接続したり、印加電圧Ｖｉｎを印加したり、第１磁気検出信号Ｖｏｕｔ１、第２磁気検出信号Ｖｏｕｔ２を出力するためのピン端子１３が設置されており、これらピン端子１３は、フレーム端子１４により磁気抵抗素子ＭＲ１，ＭＲ２、抵抗素子Ｒ１，Ｒ２に接続している。

ここで、磁気抵抗素子ＭＲ１，ＭＲ２、抵抗素子Ｒ１，Ｒ２は、図２に示すようなパターンで形成される。図２は磁気検出部１０の形成パターンを示す図である。
図２に示すように、磁気検出部１０は、Ｓｉ基板１１上に、磁気抵抗素子ＭＲ１，ＭＲ２および抵抗素子Ｒ１，Ｒ２を構成する半導体膜（感磁部）や電極が形成される。基板１１における磁気検出部１０の形成領域の被検出体搬送方向に沿った一方端には、グランド接続するためのグランド接続用電極１９２１，１９２２と、第２磁気検出信号Ｖｏｕｔ２の出力端子である電圧出力用電極１９３２が形成されている。他方端には、第１磁気検出信号Ｖｏｕｔ１を出力する電圧出力用電極１９３１と、印加電圧Ｖｉｎを与える電圧入力用電極１９１１，１９１２が形成されている。これら電圧入力用電極１９１１，１９１２、グランド接続用電極１９２１，１９２２、および電圧出力用電極１９３１，１９３２は導電性材料からなる。

基板１１における被検出体搬送方向の一方端と他方端との間の領域には、磁気抵抗素子ＭＲ１を構成する感磁部１２１１，１２２１，１２３１および接続ライン電極１４１１，１４２１，１４３１，１４４１と、抵抗素子Ｒ１を構成する感磁部１３１１，１３２１および接続ライン電極１５１１，１５２１，１４４１と、磁気抵抗素子ＭＲ２を構成する感磁部１３１２，１３２２，１３３２および接続ライン電極１５１２，１５２２，１５３２，１５４２と、抵抗素子Ｒ２を構成する感磁部１２１２，１２２２および接続ライン電極１４１２，１４２２，１５４２とが形成されている。磁気抵抗素子ＭＲ１を構成する感磁部１２１１，１２２１，１２３１および磁気抵抗素子ＭＲ２を構成する感磁部１３１２，１３２２，１３３２には短絡電極が形成される。この際、磁気抵抗素子ＭＲ１を構成する感磁部１２１１，１２２１，１２３１の方が、磁気抵抗素子ＭＲ２を構成する感磁部１３１２，１３２２，１３３２よりも、形成される短絡電極数が多い。一方、抵抗素子Ｒ１，Ｒ２を構成する他の感磁部には短絡電極が形成されていない。

なお、本発明の「磁気感度特性が異なる磁気抵抗素子」とは、「０」個の場合も含み、上述の短絡電極の形成数を異ならせることにより実現できるものであり、この形成数を変化させることで、磁気感度特性の差が調整される。

磁気抵抗素子ＭＲ１を構成する感磁部１２１１，１２２１，１２３１は、接続ライン電極１４１１，１４２１，１４３１，１４４１により、直列接続されている。そして、これら感磁部および接続ライン電極からなる直列接続部により、磁気抵抗素子ＭＲ１は、グランド接続用電極１９２１と電圧出力用電極１９３１の間に接続される構造となる。

抵抗素子Ｒ１を構成する感磁部１３１１，１３２１は接続ライン電極１５１１，１５２１，１４４１により直列接続されている。そして、これら感磁部および接続ライン電極からなる直列接続部により、抵抗素子Ｒ１は、電圧入力用電極１９１１と電圧出力用電極１９３１との間に接続される構造となる。

磁気抵抗素子ＭＲ２を構成する感磁部１３１２，１３２２，１３３２は、接続ライン電極１５１２，１５２２，１５３２，１５４２により直列接続されている。そして、これら感磁部および接続ライン電極からなる直列接続部により、磁気抵抗素子ＭＲ２は、電圧入力用電極１９１２と電圧出力用電極１９３２との間に接続される構造となる。

抵抗素子Ｒ２を構成する感磁部１２１２，１２２２は、接続ライン電極１４１２，１４２２，１５４２により直列接続されている。そして、これら感磁部および接続ライン電極からなる直列接続部により、抵抗素子Ｒ２は、グランド接続用電極１９２２と電圧出力用電極１９３２との間に接続される構造となる。

このように、磁気抵抗素子ＭＲ１，ＭＲ２と抵抗素子Ｒ１，Ｒ２とは、所謂ミアンダ形状で形成され、且つ、磁気抵抗素子ＭＲ１，ＭＲ２を構成する全ての感磁部と抵抗素子Ｒ１，Ｒ２を構成する全ての感磁部とは、長尺方向が被検出体搬送方向に沿った状態で、且つ搬送方向に直交する方向に沿って順に配置された構成が好ましい。この際、磁気抵抗素子ＭＲ１，ＭＲ２と抵抗素子Ｒ１，Ｒ２とは、それぞれを構成する感磁部が、搬送方向に直交する方向に沿って入り組んだパターンとなるように形成されている。

なお、本発明は、感度が異なる磁気抵抗素子ＭＲ１，ＭＲ２を用いたが、磁気抵抗素子ＭＲ１，ＭＲ２の感度を一定にし、抵抗素子Ｒ１，Ｒ２の抵抗値を異ならせることで、磁気検出信号Ｖｏｕｔ１，Ｖｏｕｔ２の出力を変えてもよい。また、抵抗素子Ｒ１，Ｒ２の代わりに、磁気抵抗素子ＭＲ１，ＭＲ２とは異なる感度を有する磁気抵抗素子ＭＲ３，ＭＲ４（ＭＲ３＝ＭＲ４）を用いてもよい。また、本実施形態では、大きな出力比率を得るため、磁気検出信号Ｖｏｕｔ１，Ｖｏｕｔ２の出力の大きさを変えているが、必ずしも変える必要はなく、Ｖｏｕｔ１＝Ｖｏｕｔ２のように磁気検出信号Ｖｏｕｔ１，Ｖｏｕｔ２が出力されるように設定してもよい。

このような構成の磁気検出部１０から出力されたアナログ信号の第１磁気検出信号Ｖｏｕｔ１および第２磁気検出信号Ｖｏｕｔ２は、Ａ／Ｄコンバータ２０へ入力される。

Ａ／Ｄコンバータ２０は、アナログ信号の第１磁気検出信号Ｖｏｕｔ１および第２磁気検出信号Ｖｏｕｔ２を、所定サンプリングタイミング毎のレベルデータにデジタル変換して、演算部３０へ出力する。この際、Ａ／Ｄコンバータ２０は、第２磁気検出信号Ｖｏｕｔ２を反転処理した後にＡ／Ｄ変換する。なお、この反転処理は、磁気検出部１０の第２直列回路１０２の磁気抵抗素子ＭＲ２と抵抗素子Ｒ２との並びが逆であれば不要である。

演算部３０は、例えば、予め除算処理がプログラムされたマイコン等からなり、レベルデータ化された第１磁気検出信号Ｖｏｕｔ１および第２磁気検出信号Ｖｏｕｔ２を、演算用サンプリングタイミング毎に除算処理しする。すなわち、演算部３０は、レベルデータを用いて（Ｖｏｕｔ１／Ｖｏｕｔ２）の演算処理を行う。そして、演算部３０は演算結果からなるデータ列を、センサ検出信号ＶｏｕｔＳとして出力する。

このような構成および処理を行うと、磁気パターン９０１に対して天面上の同位置に配置された磁気抵抗素子ＭＲ１，ＭＲ２は、磁気パターン９０１とのギャップが略同じとなる。このため、被検出体９００が搬送の際に上下しても、磁気パターン９０１と磁気抵抗素子ＭＲ１とのギャップと、磁気パターン９０１と磁気抵抗素子ＭＲ２とのギャップは同じ傾向で変動する。すなわち、被検出体９００が磁気センサ１の天面から離れれば、磁気パターン９０１と磁気抵抗素子ＭＲ１とのギャップと、磁気パターン９０１と磁気抵抗素子ＭＲ２とのギャップは、同じ量で大きくなる。一方で、被検出体９００が磁気センサ１の天面へ近づけば、磁気パターン９０１と磁気抵抗素子ＭＲ１とのギャップと、磁気パターン９０１と磁気抵抗素子ＭＲ２とのギャップは、同じ量で小さくなる。

このため、磁気抵抗素子ＭＲ１，ＭＲ２との感度の差による信号レベルの差はあるものの、図３（Ａ）に示すように、ギャップの変動によって第１磁気検出信号Ｖｏｕｔ１と第２磁気検出信号Ｖｏｕｔ２とは同じ比率でレベル遷移を生じる。図３（Ａ）は、磁気パターンによる磁気強度が一定な場合のギャップの変動によって生じる第１磁気検出信号Ｖｏｕｔ１と第２磁気検出信号Ｖｏｕｔ２のレベル遷移を示す図であり、図３（Ｂ）は除算後のセンサ検出信号ＶｏｕｔＳのギャップ特性を示す図である。

この図３（Ａ）にも示されるように、第１磁気検出信号Ｖｏｕｔ１と第２磁気検出信号Ｖｏｕｔ２のレベル遷移の変動比が略同じであるので、第１磁気検出信号Ｖｏｕｔ１から第２磁気検出信号Ｖｏｕｔ２を除算すると、除算後の結果となるセンサ検出信号ＶｏｕｔＳは、図３（Ｂ）に示すように、ギャップの変動によることなく略一定となる。

したがって、本実施形態のように複数の磁気検出信号を出力する構成の磁気センサであっても、これら磁気検出信号を除算処理することで、ギャップの影響を大幅に抑制したセンサ磁気検出信号を出力することができる。これにより、磁気パターンの磁気強度に応じた高精度な磁気検出が可能になり、高信頼性で高精度な磁気センサおよび磁気検出方法を実現することができる。

さらに、上述のように、各磁気抵抗素子と抵抗素子とをミアンダ状に形成し、被検出体（磁気パターン）の搬送方向に直交する方向に沿ってそれぞれが入り組んだ形状で形成することで、各磁気抵抗素子及び抵抗素子が時間的に同時で且つ空間的にも略同じ位置で被検出体の磁気パターンの影響を受ける。これにより、第１磁気検出信号および第２磁気検出信号で絶対磁気量を検出することができ、第１磁気検出信号および第２磁気検出信号のギャップによるレベル遷移の比がより高精度に一致し、さらに高精度にギャップによるバラツキを抑制することができる。

なお、上述の説明では、デジタルＩＣを用いた構成を説明したが、アナログＩＣを用いてもよい。図４はアナログＩＣを用いた磁気センサ１’の回路構成を示す図である。

図４に示す磁気センサ１’は、磁気検出部１０と乗除算用アナログＩＣ４０とを備える。磁気検出部１０の構成は、図１に示した磁気センサ１と同じであるので、説明は省略する。磁気検出部１０から出力された第１磁気検出信号Ｖｏｕｔ１および第２磁気検出信号Ｖｏｕｔ２は、アナログＩＣ４０に入力される。

アナログＩＣ４０は、例えばアナログ・デバイセズ社のＡＤ５３４等を用いる。以下では、当該ＡＤ５３４からなるアナログＩＣを利用した場合について説明する。磁気検出信号Ｖｏｕｔ１は、アナログＩＣ４０のＺ１端子に入力され、磁気検出信号Ｖｏｕｔ２は、アナログＩＣ４０のＸ１端子に入力される。アナログＩＣ４０のＳＦ端子には、例えば１０Ｖの駆動電圧Ｖｄが供給される。アナログＩＣ４０の出力端子Ｖｏｕｔは、センサ検出信号ＶｏｕｔＳ’の出力端子であるとともに、Ｙ２端子にフィードバック接続されている。アナログＩＣ４０のＸ２端子、Ｙ１端子、Ｚ２端子はグランドに接続されている。

このような配線パターンを用いることで、センサ検出信号ＶｏｕｔＳ’は、ＶｏｕｔＳ’＝（−Ｖｏｕｔ１／Ｖｏｕｔ２）＊Ｖｄとなる。この式から分かるように、センサ検出信号ＶｏｕｔＳ’は、第１磁気検出信号Ｖｏｕｔ１を第２検出信号Ｖｏｕｔ２で除算した信号となる。ここで、式中には、「−」記号が存在するが、図４に示す磁気検出部１０の構成上、第１磁気検出信号Ｖｏｕｔ１と第２磁気検出信号Ｖｏｕｔ２とは特性が反転する関係にあるので、結果的に除算値はギャップに影響を受けない正値となる。

このように、アナログＩＣを用いても、上述のようなギャップに影響されることなく、磁気検出を行うことができる。そして、このような構成とすることで、磁気センサ全体として構成要素をより少なくし、簡素で且つ小型の構造にすることができる。

次に、第２の実施形態に係る磁気センサについて図を参照して説明する。
図５は、本実施形態の磁気センサ１”の回路構成を示す図である。本実施形態の磁気センサ１”は、磁気検出部１０’の構成が第１の実施形態の図１に示した磁気センサ１に対して異なるのみであるので、当該磁気検出部１０’の構成のみを具体的に説明する。

磁気検出部１０’は、差動式磁気検出部１１１Ａ，１１１Ｂ、前段差動増幅部１１２Ａ，１１２Ｂ、積分部１１３Ａ，１１３Ｂ、差動増幅部１１４Ａ，１１４Ｂを備える。なお、この前段差動増幅部１１２Ａ、積分部１１３Ａ、差動増幅部１１４Ａからなる回路および、前段差動増幅部１１２Ｂ、積分部１１３Ｂ、差動増幅部１１４Ｂからなる回路が、本発明の「オフセット除去部」に相当する。

差動式磁気検出部１１１Ａは、抵抗素子Ｒ１および高感度な磁気抵抗素子ＭＲ１が直列接続された第１直列回路１０１と、二つの抵抗素子Ｒ３が直列接続された定電圧回路１０３とを備える。第１直列回路１０１は、第１磁気検出信号Ｖｏｕｔ１を出力し、定電圧回路１０３は、定電圧信号ＶｏｕｔＲを出力する。この際、抵抗素子Ｒ３の分圧比と、磁気パターンの磁界を受けない状態での磁気抵抗素子ＭＲ１と抵抗素子Ｒ１との分圧比とが、略同じになるように設定されている。これにより、第１磁気検出信号Ｖｏｕｔ１の一定電圧成分（オフセット成分）と定電圧信号ＶｏｕｔＲのレベルが略同じになる。

前段差動増幅部１１２Ａは、オペアンプＯＰｆ１、抵抗素子Ｒｆａ１，Ｒｆｂ１，Ｒｆｃ１，Ｒｆｄ１を備えた差動増幅回路である。前段差動増幅部１１２Ａの非反転入力端子には第１磁気検出信号Ｖｏｕｔ１が入力され、反転入力端子には定電圧信号ＶｏｕｔＲが入力される。前段差動増幅部１１２Ａは、第１磁気検出信号Ｖｏｕｔ１と定電圧信号ＶｏｕｔＲとを差動増幅して、前段増幅信号Ｖｏｕｔψ１を出力する。このような処理を行うことで、前段増幅信号Ｖｏｕｔψ１は、第１磁気検出信号Ｖｏｕｔ１のオフセット成分を抑圧して増幅した信号となる。

積分部１１３Ａは、抵抗素子Ｒｃｒ１とコンデンサＣｃｒ１とによる積分回路であり、前段増幅信号Ｖｏｕｔψ１から積分信号ＶｏｕｔＩ１を出力する。ここで、前段増幅信号Ｖｏｕｔψ１は、磁気パターンの通過による磁気抵抗素子ＭＲ１の通過磁束変化に基づく、極短い時間の変動成分を有するものであるので、積分回路の時定数を大きくする等の設定を適宜行うことで、積分信号ＶｏｕｔＩ１は、前段増幅信号Ｖｏｕｔψ１のオフセット成分に略一致する信号となる。

差動増幅部１１４Ａは、オペアンプＯＰ１、抵抗素子Ｒａ１，Ｒｂ１，Ｒｃ１，Ｒｄ１を備えた差動増幅回路である。差動増幅部１１４Ａの非反転入力端子には前段増幅信号Ｖｏｕｔψ１が入力され、反転入力端子には積分信号ＶｏｕｔＩ１が入力される。差動増幅部１１４Ａは、前段増幅信号Ｖｏｕｔψ１と積分信号ＶｏｕｔＩ１とを差動増幅して、補正第１磁気検出信号Ｖｏｕｔ１０を出力する。このような処理を行うことで、補正第１磁気検出信号Ｖｏｕｔ１０は、第１磁気検出信号Ｖｏｕｔ１のオフセット成分をさらに抑圧した上で、より高いレベルへ増幅した信号となる。

差動式磁気検出部１１１Ｂは、二つの抵抗素子Ｒ３が直列接続された定電圧回路１０３と、高感度な磁気抵抗素子ＭＲ２および抵抗素子Ｒ２が直列接続された第２直列回路１０２と、を備える。定電圧回路１０３は定電圧信号ＶｏｕｔＲを出力し、第２直列回路１０２は第２磁気検出信号Ｖｏｕｔ２を出力する。この際、抵抗素子Ｒ３の分圧比と、磁気パターンの磁界を受けない状態での磁気抵抗素子ＭＲ２と抵抗素子Ｒ２との分圧比とが、略同じになるように設定されている。これにより、第２磁気検出信号Ｖｏｕｔ２の一定電圧成分（オフセット成分）と定電圧信号ＶｏｕｔＲのレベルが略同じになる。

前段差動増幅部１１２Ｂは、オペアンプＯＰｆ２、抵抗素子Ｒｆａ２，Ｒｆｂ２，Ｒｆｃ２，Ｒｆｄ２を備えた差動増幅回路である。前段差動増幅部１１２Ｂの非反転入力端子には定電圧信号ＶｏｕｔＲが入力され、反転入力端子には第２磁気検出信号Ｖｏｕｔ２が入力される。前段差動増幅部１１２Ｂは、定電圧信号ＶｏｕｔＲと第２磁気検出信号Ｖｏｕｔ２とを差動増幅して、前段増幅信号Ｖｏｕｔψ２を出力する。このような処理を行うことで、前段増幅信号Ｖｏｕｔψ２は、第２磁気検出信号Ｖｏｕｔ２をオフセットレベルで反転してオフセット成分を抑圧して増幅した信号となる。

積分部１１３Ｂは、抵抗素子Ｒｃｒ２とコンデンサＣｃｒ２とによる積分回路であり、前段増幅信号Ｖｏｕｔψ２から積分信号ＶｏｕｔＩ２を出力する。ここで、前段増幅信号Ｖｏｕｔψ２は、磁気パターンの通過による磁気抵抗素子ＭＲ２の通過磁束変化に基づく、極短い時間の変動成分を有するものであるので、積分回路の時定数を大きくする等の設定を適宜行うことで、積分信号ＶｏｕｔＩ２は、前段増幅信号Ｖｏｕｔψ２のオフセット成分に略一致する信号となる。

差動増幅部１１４Ｂは、オペアンプＯＰ２、抵抗素子Ｒａ２，Ｒｂ２，Ｒｃ２，Ｒｄ２を備えた差動増幅回路である。差動増幅部１１４Ｂの非反転入力端子には前段増幅信号Ｖｏｕｔψ２が入力され、反転入力端子には積分信号ＶｏｕｔＩ２が入力される。差動増幅部１１４Ｂは、前段増幅信号Ｖｏｕｔψ２と積分信号ＶｏｕｔＩ２とを差動増幅して、補正第２磁気検出信号Ｖｏｕｔ２０を出力する。このような処理を行うことで、補正第２磁気検出信号Ｖｏｕｔ２０は、反転した第２磁気検出信号Ｖｏｕｔ２のオフセット成分をさらに抑圧した上で、より高いレベルへ増幅した信号となる。

Ａ／Ｄコンバータ２０は、このようなオフセット成分が抑圧されレベルが向上した補正第１磁気検出信号Ｖｏｕｔ１０および補正第２磁気検出信号Ｖｏｕｔ２０をＡ／Ｄ変換して、演算部３０へ出力する。演算部３０は、デジタル変換された第１磁気検出信号Ｖｏｕｔ１０を補正第２磁気検出信号Ｖｏｕｔ２０で除算することで、センサ検出信号ＶｏｕｔＳ”を出力する。

このような構成を用いることで、それぞれの磁気検出信号のオフセット成分が大幅に抑圧された状態で除算処理が行われるので、オフセット成分による除算処理への影響を大幅に抑圧することができる。これにより、よりギャップに影響されることのない磁気検出が可能になる。

なお、上述の各説明ではＤＣ出力の場合を例に説明したが、上述のＡＣ出力の場合についても、本発明の除算処理を用い、同様の効果を得ることができる。

また、上述の説明では、第１直列回路および第２直列回路として、磁気感度特性の異なる磁気抵抗素子を２つ直列にした例を示したが、磁気抵抗素子と抵抗素子（固定抵抗）とを直列接続した構成を用いてもよい。なお、抵抗素子としては、ＡＣ出力の場合には、金属、半導体、絶縁体等をパターン形成してもよい。

１，１’，１”−磁気センサ、１０、１０’−磁気検出部、１１−筐体、１２−磁石、１３−ピン端子、１４−リード端子、２０−Ａ／Ｄコンバータ、３０−演算部、４０−アナログＩＣ、１１１Ａ，１１１Ｂ−差動式磁気検出部、１１２Ａ，１１２Ｂ−前段差動増幅部、１１３Ａ，１１３Ｂ−積分部、１１４Ａ，１１４Ｂ−差動増幅部

Claims (7)

1. 被検出体の磁気パターンを検出する磁気センサであって、
   電圧入力端子とグランド端子との間に磁気感度特性の異なる磁気抵抗素子または磁気抵抗素子と抵抗素子を直列接続し、接続された素子同士の接続位置の電圧レベルを第１磁気検出信号として出力する第１直列回路と、前記電圧入力端子と前記グランド端子との間に、前記第１直列回路と並列接続されており、磁気感度特性の異なる磁気抵抗素子または磁気抵抗素子と抵抗素子を直列接続し、接続された素子同士の接続位置の電圧レベルを第２磁気検出信号として出力する第２直列回路と、を備えた磁気検出部と、
   前記第１磁気検出信号と前記第２磁気検出信号とを除算処理する除算部と、を備えた磁気センサ。
2. 前記第１直列回路と前記第２直列回路とは異なる感度に設定されている、請求項１に記載の磁気センサ。
3. 前記除算部は、
   前記第１磁気検出信号および前記第２磁気検出信号を所定サンプリングタイミング毎ならぶレベルデータに変換するＡ／Ｄコンバータと、
   前記第１磁気検出信号のレベルデータと前記第２磁気検出信号のレベルデータとを除算処理するデジタル演算部と、を備える、請求項１または請求項２に記載の磁気センサ。
4. 前記除算部は、
   前記第１磁気検出信号および前記第２磁気検出信号をアナログ信号のまま入力し除算処理するアナログＩＣからなる、請求項１または請求項２に記載の磁気センサ。
5. 前記磁気検出部は、前記第１磁気検出信号および前記第２磁気検出信号のオフセット成分を除去するオフセット除去部を備える、請求項１〜請求項４のいずれかに記載の磁気センサ。
6. 前記磁気検出部は、
   前記第１直列回路および前記第２直列回路を構成する各磁気抵抗素子は、複数の感磁部がミアンダ状に形成され、各感磁部の長手方向が前記被検出体の搬送方向に沿い、且つ各磁気抵抗素子は前記被検出体の搬送方向に対して直交する方向に配列されている、請求項１〜請求項５のいずれかに記載の磁気センサ。
7. 被検出体の磁気パターンに応じて変化する第１の磁気抵抗素子の抵抗値変化を、当該第１の磁気抵抗素子を含む特性の異なる磁気抵抗素子の組または前記第１の磁気抵抗素子と抵抗素子との組を用いて、電圧レベルからなる第１磁気検出信号として取得し、
   前記被検出体の磁気パターンに応じて変化する第２の磁気抵抗素子の抵抗値変化を、当該第２の磁気抵抗素子を含む特性の異なる磁気抵抗素子の組または前記第２の磁気抵抗素子と抵抗素子との組を用いて、電圧レベルからなる第２磁気検出信号として取得し、
   前記第１磁気検出信号と前記第２磁気検出信号とを除算処理する、磁気検出方法。

Images