JP2010238839A - 横型絶縁ゲートバイポーラトランジスタおよびその製造方法 - Google Patents
横型絶縁ゲートバイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2010238839A JP2010238839A JP2009083966A JP2009083966A JP2010238839A JP 2010238839 A JP2010238839 A JP 2010238839A JP 2009083966 A JP2009083966 A JP 2009083966A JP 2009083966 A JP2009083966 A JP 2009083966A JP 2010238839 A JP2010238839 A JP 2010238839A
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel
- emitter
- gate electrode
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 コレクタに最近接するゲート電極14を断続的に加工する事で、それに伴い形成されるベース領域(チャネル領域)を断続的に変化させ、素子のラッチアップ耐性を決める最近接チャネル領域付近でのラッチアップの発生を抑える。また、加工した最近接ゲート電極の凹部、エミッタ領域内に第二導電型ベース引き出し領域を形成する事で、その部位が正孔引き抜き作用を示し、更なるラッチアップ耐性の向上が期待できる。
【選択図】 図5
Description
2. p形ベース領域、
3. n形エミッタ領域、
4. p形コンタクト領域、
5. LOCOS酸化膜、
6. n形バッファ領域、
7. p形コレクタ領域、
8. ゲート酸化膜、
9. ゲート電極、
10. エミッタ電極、
11. コレクタ電極、
12. オン状態での電子の流れ、
13. オン状態での正孔の流れ、
14. 加工したゲート電極、
15. ゲート電極非加工部、凹部におけるベース領域の拡散長(チャネル長)、
16. ゲート電極凸部におけるベース領域拡散長(チャネル長)。
17. ゲート電極凸部の加工長、
18. ゲート電極凹部の加工長、
19. ゲート電極の加工間隔。
Claims (17)
- 第1導電型の半導体領域の表面層に互いに分離されて選択的に形成された第1導電型と反対の導電型である第2導電型のベース領域および前記第2導電型のコレクタ領域と、前記ベース領域の表面層に形成された前記第1導電型のエミッタ領域と、前記ベース領域上に形成された前記第2導電型のベース引き出し領域とが形成された半導体基板と、
ゲート酸化膜を介して前記ベース領域に対向するように配置されたゲート電極と、
前記ベース引き出し領域および前記エミッタ領域と接触するように配置されたエミッタ電極と、
前記コレクタ領域と接触するように配置されたコレクタ電極と
を備え、
前記エミッタ領域は、前記ベース領域のうち前記ゲート酸化膜を介して前記ゲート電極と対向する部分と前記ゲート酸化膜との界面に発生するチャネルの長さが互いに異なる複数のチャネル領域を含んで成る領域と隣接する第1のエミッタ部分領域と、前記チャネルの長さが全領域に亘ってほぼ等しいチャネル領域と隣接する第2のエミッタ部分領域とを有し、
前記第1のエミッタ部分領域は前記第2のエミッタ部分領域よりも前記コレクタ領域に近く配置される
ことを特徴とする横型絶縁ゲートバイポーラトランジスタ。 - 請求項1において、
前記第1のエミッタ部分領域に隣接するチャネル領域は、互いに異なるチャネル長を有する複数のチャネル領域が所定の間隔で交互に配置されて成る
ことを特徴とする横型絶縁ゲートバイポーラトランジスタ。 - 請求項2において、
前記ベース領域および前記エミッタ領域が前記コレクタ領域1つに対して複数形成されて成る
ことを特徴とする横型絶縁ゲートバイポーラトランジスタ。 - 請求項2において、
前記所定の間隔は0umより大きく5um以下である間隔である
ことを特徴とする横型絶縁ゲートバイポーラトランジスタ。 - 請求項2において、
前記互いに異なるチャネル長は第1のチャネル長および前記第1のチャネル長より短い第2のチャネル長の2通りのチャネル長から成り、
前記複数のチャネル領域は、前記第1のチャネル長が前記第2のチャネル長の2倍より長く、かつ、凹部と凸部とが交互に現れる矩形状の端部を有するゲート電極によって形成される
ことを特徴とする横型絶縁ゲートバイポーラトランジスタ。 - 請求項5において、
前記ベース引き出し領域は、前記ゲート電極の前記凹部の一部に接するように配置され、
前記エミッタ領域は、前記ゲート電極の前記凸部の一部に接するように配置される
ことを特徴とする横型絶縁ゲートバイポーラトランジスタ。 - 請求項2において、
前記互いに異なるチャネル長は所定の上限値と所定の下限値との間で連続的に増減を繰り返して変化する長さであり、
前記複数のチャネル領域は、前記所定の下限値の2倍以下の繰返し間隔で前記チャネル長の最短部と最長部とが交互に現れる三角形状の端部を有するゲート電極によって形成される
ことを特徴とする横型絶縁ゲートバイポーラトランジスタ。 - 請求項7において、
前記ベース引き出し領域は、前記ゲート電極の前記チャネル長の前記最短部の一部に接するように配置され、
前記エミッタ領域は、前記ゲート電極の前記チャネル長の前記最長部の一部に接するように配置される
ことを特徴とする横型絶縁ゲートバイポーラトランジスタ。 - 第1導電型の半導体領域の表面層に互いに分離されて選択的に形成された第1導電型と反対の導電型である第2導電型のベース領域および前記第2導電型のコレクタ領域と、前記ベース領域の表面層に形成された前記第1導電型のエミッタ領域と、前記ベース領域上に形成された前記第2導電型のベース引き出し領域とが形成された半導体基板を備えた横型絶縁ゲートバイポーラトランジスタの製造方法であって、
前記第1導電型の半導体領域の表面層に所定の繰返し形状の端部を有するゲート電極を形成する工程と、
前記ベース領域、および前記ベース領域のうちゲート酸化膜を介して前記ゲート電極と対向する部分から成るチャネル領域となる前記第2導電型のイオン注入領域を前記ゲート電極に対して自己整合で形成する工程と、
熱処理による熱拡散を利用して、前記ベース領域および前記チャネル領域を形成する工程と
を有することを特徴とする横型絶縁ゲートバイポーラトランジスタの製造方法。 - 請求項9において、
前記ベース引き出し領域および前記エミッタ領域と接触するように配置してエミッタ電極を形成する工程と、
前記コレクタ領域と接触するように配置してコレクタ電極を形成する工程と
を更に有し、
前記エミッタ領域は、前記ベース領域のうち前記ゲート酸化膜を介して前記ゲート電極と対向する部分と前記ゲート酸化膜との界面に発生するチャネルの長さが互いに異なる複数のチャネル領域を含んで成る領域と隣接する第1のエミッタ部分領域と、前記チャネルの長さが全領域に亘ってほぼ等しいチャネル領域と隣接する第2のエミッタ部分領域とを有し、
前記第1のエミッタ部分領域は前記第2のエミッタ部分領域よりも前記コレクタ領域に近く配置される
ことを特徴とする横型絶縁ゲートバイポーラトランジスタの製造方法。 - 請求項10において、
前記第1のエミッタ部分領域に隣接するチャネル領域は、互いに異なるチャネル長を有する複数のチャネル領域が所定の間隔で交互に配置されて成る
ことを特徴とする横型絶縁ゲートバイポーラトランジスタの製造方法。 - 請求項11において、
前記ベース領域および前記エミッタ領域が前記コレクタ領域1つに対して複数形成されて成る
ことを特徴とする横型絶縁ゲートバイポーラトランジスタの製造方法。 - 請求項11において、
前記所定の間隔は0umより大きく5um以下である間隔である
ことを特徴とする横型絶縁ゲートバイポーラトランジスタの製造方法。 - 請求項11において、
前記互いに異なるチャネル長は第1のチャネル長および前記第1のチャネル長より短い第2のチャネル長の2通りのチャネル長から成り、
前記複数のチャネル領域は、前記第1のチャネル長が前記第2のチャネル長の2倍より長く、かつ、凹部と凸部とが交互に現れる矩形状の端部を有するゲート電極によって形成される
ことを特徴とする横型絶縁ゲートバイポーラトランジスタの製造方法。 - 請求項14において、
前記ベース引き出し領域は、前記ゲート電極の前記凹部の一部に接するように配置され、
前記エミッタ領域は、前記ゲート電極の前記凸部の一部に接するように配置される
ことを特徴とする横型絶縁ゲートバイポーラトランジスタの製造方法。 - 請求項11において、
前記互いに異なるチャネル長は所定の上限値と所定の下限値との間で連続的に増減を繰り返して変化する長さであり、
前記複数のチャネル領域は、前記所定の下限値の2倍以下の繰返し間隔で前記チャネル長の最短部と最長部とが交互に現れる三角形状の端部を有するゲート電極によって形成される
ことを特徴とする横型絶縁ゲートバイポーラトランジスタの製造方法。 - 請求項16において、
前記ベース引き出し領域は、前記ゲート電極の前記チャネル長の前記最短部の一部に接するように配置され、
前記エミッタ領域は、前記ゲート電極の前記チャネル長の前記最長部の一部に接するように配置される
ことを特徴とする横型絶縁ゲートバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009083966A JP5292157B2 (ja) | 2009-03-31 | 2009-03-31 | 横型絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009083966A JP5292157B2 (ja) | 2009-03-31 | 2009-03-31 | 横型絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010238839A true JP2010238839A (ja) | 2010-10-21 |
JP5292157B2 JP5292157B2 (ja) | 2013-09-18 |
Family
ID=43092924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009083966A Expired - Fee Related JP5292157B2 (ja) | 2009-03-31 | 2009-03-31 | 横型絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5292157B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013121548A1 (ja) * | 2012-02-16 | 2013-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2015053367A (ja) * | 2013-09-06 | 2015-03-19 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10229194A (ja) * | 1996-12-13 | 1998-08-25 | Toshiba Corp | 横型絶縁ゲートバイポーラトランジスタ |
JP2005019505A (ja) * | 2003-06-24 | 2005-01-20 | Fuji Electric Device Technology Co Ltd | 横型絶縁ゲートバイポーラトランジスタ |
JP2007258283A (ja) * | 2006-03-21 | 2007-10-04 | Toyota Motor Corp | 絶縁ゲート型半導体装置 |
-
2009
- 2009-03-31 JP JP2009083966A patent/JP5292157B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10229194A (ja) * | 1996-12-13 | 1998-08-25 | Toshiba Corp | 横型絶縁ゲートバイポーラトランジスタ |
JP2005019505A (ja) * | 2003-06-24 | 2005-01-20 | Fuji Electric Device Technology Co Ltd | 横型絶縁ゲートバイポーラトランジスタ |
JP2007258283A (ja) * | 2006-03-21 | 2007-10-04 | Toyota Motor Corp | 絶縁ゲート型半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013121548A1 (ja) * | 2012-02-16 | 2013-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JPWO2013121548A1 (ja) * | 2012-02-16 | 2015-05-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9153673B2 (en) | 2012-02-16 | 2015-10-06 | Renesas Electronics Corporation | Semiconductor device |
JP2015053367A (ja) * | 2013-09-06 | 2015-03-19 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5292157B2 (ja) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10418441B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP5383009B2 (ja) | 半導体装置の設計方法 | |
JP5191132B2 (ja) | 半導体装置 | |
JP2023160970A (ja) | 半導体装置 | |
JP5865618B2 (ja) | 半導体装置 | |
JP5480084B2 (ja) | 半導体装置 | |
US9082648B2 (en) | Vertical insulated-gate turn-off device having a planar gate | |
JP6139312B2 (ja) | 半導体装置 | |
JP2013026534A (ja) | 半導体装置 | |
JP2006245477A (ja) | 半導体装置 | |
US20150187877A1 (en) | Power semiconductor device | |
US8067797B2 (en) | Variable threshold trench IGBT with offset emitter contacts | |
US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
KR101422953B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
JP2014112625A (ja) | 電力半導体素子およびその製造方法 | |
JP4415767B2 (ja) | 絶縁ゲート型半導体素子、及びその製造方法 | |
JP5292157B2 (ja) | 横型絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
JP2014154739A (ja) | 半導体装置 | |
WO2022252654A1 (zh) | 逆导型横向绝缘栅双极型晶体管 | |
JP7414047B2 (ja) | 半導体装置 | |
US20150187922A1 (en) | Power semiconductor device | |
KR20190124894A (ko) | 반도체 소자 및 그 제조 방법 | |
US7741655B2 (en) | Semiconductor device | |
JP2005150348A (ja) | 半導体装置 | |
US10224404B2 (en) | Insulated gate turn-off device with hole injector for faster turn off |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
LAPS | Cancellation because of no payment of annual fees |