JP2010210608A - 組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム - Google Patents

組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム Download PDF

Info

Publication number
JP2010210608A
JP2010210608A JP2009205565A JP2009205565A JP2010210608A JP 2010210608 A JP2010210608 A JP 2010210608A JP 2009205565 A JP2009205565 A JP 2009205565A JP 2009205565 A JP2009205565 A JP 2009205565A JP 2010210608 A JP2010210608 A JP 2010210608A
Authority
JP
Japan
Prior art keywords
input
switching
ports
output
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009205565A
Other languages
English (en)
Other versions
JP4970510B2 (ja
Inventor
Choon Leong Lou
チョーンレオン ロウ
Hsiao Hui Hsieh
シャオホイ シェー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Star Technologies Inc
Original Assignee
Star Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Star Technologies Inc filed Critical Star Technologies Inc
Publication of JP2010210608A publication Critical patent/JP2010210608A/ja
Application granted granted Critical
Publication of JP4970510B2 publication Critical patent/JP4970510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002Switching arrangements with several input- or output terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 組合せ型スイッチングマトリクスの構築方法において、使用者の作業効率を高めるとともに、試験コストを削減する。
【解決手段】 第1と第2のスイッチングモジュールを選択し、第1と第2のスイッチングモジュールの出力ポートおよび入力ポートを設定し、少なくとも第1の出力ポートうちの一つと第2の入力ポートのうちの一つとを接続することで、組合せ型スイッチングマトリクスを形成し、出力ポートと入力ポートとの接続関係に基づいて接続マッピングテーブルを作成し、チャネル切換えインターフェイスを表示する。チャネル切換えインターフェイスは、複数の入力端子と、出力端子と、仮想スイッチとを備え、入力端子および出力端子の間の経路のオン・オフ状態を表す組合せ型スイッチングマトリクスを表示する。
【選択図】 図1

Description

本発明は、組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システムに関し、特に複数のスイッチングモジュールを整合させた組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システムに関する。
一般的に、ウェハ上の集積回路素子にはまずその電気的特性の試験を行って、集積回路素子の製品規格に対する合否を判定する必要がある。電気的規格に合格した集積回路素子は選び出されて後続の封止工程を行う一方で、電気的規格に合格しなかった集積回路素子は、余分な封止コストの増加をなくすために破棄される。封止が完成した集積回路素子には再度電気的特性の試験を行い、基準に合わない素子を篩い分けて、最終的な歩留まりを高める必要がある。
各形式の測定ユニットを備えた電子機器は、ウェハ上の素子および回路の機能を測定および分析するために広く使用されている。所望の試験が行えるようにするために、測定ユニットから引き出されている複数本の試験リード線は測定ユニットと被検査素子またはウェハ上の素子および回路の選択点とを接続している。集積回路素子の電気的特性を試験する場合、慣例によれば、カスタマイズされた、または汎用型のマトリクス装置(またはマルチプレクサ)で試験機器と複数(または一つ)の被検査素子との間の接続の切替えを容易にしている。マトリクス装置は、使用者のコマンドに基づいて入力ポートから出力ポートまでの任意の組合せで接続するように構成されている。
ウェハ段階において、被検査素子の電気的特性の試験について言えば、一つ以上の試験機器(測定したい電気的特性による)をマトリクス装置の入力ポートに接続して、プローブカードをマトリクス装置の出力ポートに接続し、そして被検査素子をさらにプローブカードに接続する。マトリクス装置の入力ポートおよび出力ポートはリレースイッチ(relay switch)に接続されて、当該マトリクス装置またはマルチプレクサの接続経路を構成しており、そしてマトリクス装置の入力ポートと出力ポートとの間の電気的な接続はリレースイッチによりオン・オフされる。上記した技術は封止段階での被検査素子の試験、またはプリント回路上のソケットを用いて試験機器の回路に直接(またはマトリクス装置またはマルチプレクサを介して)接続して試験するものにも応用できる。特許文献1から5などの文献には、集積回路素子の試験にマトリクス装置を応用する技術が開示されている。
米国特許第6,069,484号明細書 米国特許第5,124,638号明細書 米国特許第5,559,482号明細書 米国特許第6,791,344号明細書 米国特許第6,100,815号明細書
従来のように、複数のスイッチングモジュールを並列または直列に接続するならば、使用者はこれらスイッチングモジュールの入力ポートおよび出力ポートの複雑な接続関係を覚えていなければ、前記入力ポートと前記出力ポートとの間の電気的な接続チャネルを正確に切換えることができず、この方法では使用者の作業における負担が大幅に増大してしまう。
本発明は、使用者の作業効率を高めるとともに、試験コストの削減に寄与する、複数のスイッチングモジュールを整合した組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システムを開示する。
本発明の組合せ型スイッチングマトリクスの構築方法における一実施例では、まず、複数の第1の入力ポートと、複数の第1の出力ポートと、前記第1の入力ポートと前記第1の出力ポートとの電気的接続をオンまたはオフするように構成されている複数の第1のスイッチと、を備えた第1のスイッチングモジュール;および、複数の第2の入力ポートと、複数の第2の出力ポートと、前記第2の入力ポートと前記第2の出力ポートの電気的接続をオンまたはオフするように構成されている複数の第2のスイッチと、を備えた第2のスイッチングモジュール、この二つのスイッチングモジュールを設定する。次に、少なくとも前記第1の出力ポートうちの一つと前記第2の入力ポートのうちの一つとを接続して、複数の入力端子と、複数の出力端子と、前記入力端子および前記出力端子の接続状態を表す複数の仮想スイッチとを備えた組合せ型スイッチングマトリクスを形成する。続いて、前記第1の出力ポートと前記第2の入力ポートとの接続関係を考慮して、前記仮想スイッチと前記第1のスイッチおよび前記第2のスイッチとの対応関係を含む接続マッピングテーブルを作成する。その後、前記入力端子、前記出力端子および前記仮想スイッチのオン・オフ状態を表すチャネル切換えインターフェイスを表示する。この構造では、さらに拡張させて、第3のスイッチングモジュール、第4のスイッチングモジュールまたは更に多くのスイッチングモジュールを使用してもよい。
本発明の半導体装置の試験システムにおける一実施例では、組合せ型スイッチングマトリクスと、プロセッサと、前記組合せ型スイッチングマトリクスと前記プロセッサとを接続するコントローラとを備えている。前記組合せ型スイッチングマトリクスは、第1のスイッチングモジュールと第2のスイッチングモジュールとを備えており、前記第1のスイッチングモジュールは複数の第1の入力ポートと、複数の第1の出力ポートと、複数の第1のスイッチとを備えており、前記第2のスイッチングモジュールは複数の第2の入力ポートと、複数の第2の出力ポートと、複数の第2のスイッチとを備えている。前記第1のスイッチは前記第1の入力ポートと前記第1の出力ポートとの電気的接続をオンまたはオフするように構成されており、前記第2のスイッチは前記第2の入力ポートと前記第2の出力ポートとの電気的接続をオンまたはオフするように構成されている。少なくとも前記第1の出力ポートのうちの一つは前記第2の入力ポートのうちの一つに接続される。前記プロセッサは前記使用者による入力に基づいて変更コマンドを生成するように構成されており、前記コントローラは前記変更コマンドに基づいて、前記第1のスイッチおよび前記第2のスイッチの接続状態を制御するように構成されている。
本発明では、簡単なスイッチングモジュールを使用することで、高度で複雑、かつカスタマイズされたスイッチングマトリクス(またはマルチプレクサ)を構成することができ、標準的なスイッチングモジュールを使用し構成し得るので、特定の試験需要を満たすことができる。また、入力ポートおよび出力ポートの数が少ない簡易型のマトリクスは、本発明により後々拡張しアップグレードすることができるものであり、被検査素子および回路の試験に応じて、入力ポートおよび出力ポートを増加することも可能である。
本発明の一実施例における半導体装置の試験システムの機能ブロック図 図1におけるスイッチングモジュールの一実施例を示す図 本発明の一実施例における組合せ型スイッチングマトリクスの構築フローチャート 本発明の一実施例における組合せ型スイッチングマトリクスの構築方法を示す図 本発明の一実施例における組合せ型スイッチングマトリクスの構築方法を示す図 本発明の一実施例における組合せ型スイッチングマトリクスの構築方法を示す図 本発明の一実施例における組合せ型スイッチングマトリクスの構築方法を示す図 本発明の一実施例における組合せ型スイッチングマトリクスの構築方法を示す図 本発明の他の実施例における組合せ型スイッチングマトリクスの構築フローチャート 本発明の他の実施例における組合せ型スイッチングマトリクスの構築フローチャート
上記では本発明の技術的特徴および長所をかなり広範囲に概略的に説明しているが、下記の本発明の詳細な説明により良く理解されうるものである。本発明の特許請求の標的を構成するその他技術的特徴および長所は下記に説明する。本発明が属する技術分野における当業者であれば、下記に開示する技術的思想および特定の実施例を用いて、容易に改変、またはその他構成または手順を設計して、本発明と同一目的を達成することができることを理解するはずである。本発明が属する技術分野における当業者であれば、これら等価の構造は別紙の特許請求の範囲で限定する本発明の技術的思想および範囲を逸脱しないことも理解するはずである。
図1には本発明の一実施例における試験システム10の機能ブロック図を示す。前記試験システム10は複数の測定ユニット12と、組合せ型スイッチングマトリクス30と、プローブカード14と、被検査素子(例えば集積回路素子)16と、コントローラ18と、操作システム20とを備えている。前記測定ユニット12は、被検査素子を駆動するための、例えば電流源、電圧源またはディジタル信号源といった電源供給手段と、前記被検査素子16の電気的特性を測定するための、電流計、電圧計、オシロスコープまたはデジタイザなどの検出機器(図示しない)とを備えている。ウェハ段階の電気的特性の試験では、前記プローブカード14は、前記被検査素子16の接触パッドに接触するための複数本のプローブを備えている。前記組合せ型スイッチングマトリクス30は、同一または異なるスイッチングモジュールとすることができる互いに接続されている複数のスイッチングモジュール40を備えている。前記操作システム20は、モニタ22と、入力装置24と、記憶手段26と、前記記憶手段26、前記入力装置24、前記モニタ22および前記コントローラ18の動作を制御するよう構成されているプロセッサ28とを備えている。
図2には図1におけるスイッチングモジュール40の一実施例を示す。前記スイッチングモジュール40はM個の行端子と、N個の列端子とを備えており、MおよびNは1より大きい整数である。前記行端子1からMまでは対応する行配線42に接続されており、前記列端子1からNまでは対応する列配線44に接続されている。行配線42と列配線44との間に接続されている二つの接続点はマトリクス方式で配列されているスイッチ46(SWi,j)を備えており、この下付文字の前部分は各行配線42の位置に対応していることを表し、後部分は各列配線44の位置に対応していることを表している。スイッチSW1,1がオフのときには行端子1と列端子1とが電気的に接続されている状態を表し、スイッチSW1,1がオンのときは行端子1と列端子1とは電気的に接続されていない状態を表す。前記スイッチ46(SWi,j)はリレースイッチ(relay)により実現することができ、そして前記コントローラ18は前記プロセッサ28の変更コマンドに基づいて構築され、前記スイッチ46のオン・オフ状態を制御して、前記測定ユニット12と前記被検査素子16との電気的な接続経路を切換えるようになっている。
前記試験システム10において、試験信号は前記測定ユニット12の一つから生成され、さらに前記組合せ型スイッチングマトリクス30のスイッチングモジュール40、前記プローブカード14を介して前記被検査素子16に送信される。また一方では、前記被検査素子16の電気信号は前記プローブカード14を介して、さらに前記組合せ型スイッチングマトリクス30のスイッチングモジュール40を介して前記測定ユニット12のセンサに送信される。また、前記スイッチングモジュール40の行端子および列端子は双方向の信号伝送機能を備えている。前記行端子はデータを受信するための前記スイッチングモジュール40の入力ポートとすることができ、このとき前記列端子は前記スイッチングモジュール40の出力ポートとされる。前記行端子もまたデータを送信するための前記スイッチングモジュール40の出力ポートとすることができ、このとき前記列端子は前記スイッチングモジュール40の入力ポートとされる。
前記被検査素子16のピン数変化に対応すべき解決方法としては、使用者が直接、各種の被検査素子16に対して、対応する行/列端子を有するスイッチングマトリクスを実際に製作するものがあるが、この方法ではスイッチングマトリクスの間に整合させるインターフェイスが設計されていないため、組み合わせることはできない。また別の解決方法として、複数のスイッチングモジュールを並列または直列に接続することで、対応する行/列端子を有する組合せ型スイッチングマトリクス30を製作することもある。しかしながら、この方法では構築も維持も難しい。なぜならば、複数のスイッチングモジュール40を並列または直列に接続するならば、使用者はこれらスイッチングモジュール40の入力ポートおよび出力ポートの複雑な接続関係を覚えていなければ、前記入力ポートと前記出力ポートとの間の電気的な接続チャネルを正確に切換えることができず、この方法では使用者の作業における負担が明らかに大幅に増大してしまうからである。使用者にとっての作業効率を高めて、試験にかかるコスト削減に寄与するために、本発明では、既存のスイッチングモジュールを使用し、使用者はこれらスイッチングモジュール40の入力ポートと出力ポートの複雑な接続関係を覚える必要のない組合せ型スイッチングマトリクス30の構築方法を提供している。
図3には本発明の一実施例における組合せ型スイッチングマトリクス30の構築フローチャートが示されており、主に下記のようなステップが含まれる。第1のスイッチングモジュールおよび第2のスイッチングモジュールを選択する(ステップS10)、前記第1のスイッチングモジュールおよび前記第2のスイッチングモジュールの入力ポートおよび出力ポートを設定する(ステップS210)、少なくとも前記第1の出力ポートのうちの一つおよび前記第2の入力ポートのうちの一つを接続して、前記組合せ型スイッチングマトリクスを形成する(ステップS320)、前記第1のスイッチングモジュールの出力ポートと前記第2のスイッチングモジュールの入力ポートとの接続関係を考慮して、接続マッピングテーブルを作成する(ステップS40)、前記入力端子、前記出力端子および前記仮想スイッチのオン・オフ状態を表すチャネル切換えインターフェイスを表示する(ステップS50)。以下にて、前記組合せ型スイッチングマトリクス30の構築方法の仔細を説明する。
図4ないし図8には本発明の一実施例における組合せ型スイッチングマトリクス30の構築方法を例示している。図3のステップS10および図4を参照する。まず前記モニタ22には、使用者がその中の第1のスイッチングモジュール40Aおよび第2のスイッチングモジュール40Bを選択できるようにデータベース50が表示される。前記スイッチングモジュールのリストを有するデータベース50は、例えば図4に示すように、スイッチングモジュール40A〜40Xまでのモデル番号、列端子および行端子の数といった複数のスイッチングモジュール40A〜40Xのデータを格納するための前記記憶手段26により実現される。前記第1のスイッチングモジュール40Aは複数の第1の接続ポート(三個の行端子と三個の列端子)と、複数の第1のスイッチ(Ai,j)とを備えており、前記第2のスイッチングモジュール40Bは複数の第2の接続ポート(二個の行端子と四個の列端子)と、複数の第2のスイッチ(Bi,j)とを備えている。
図5を参照する。使用者は前記入力装置24(例えばマウス、キーボードまたはタッチペン)により前記第1のスイッチングモジュール40Aの一部第1の接続ポート(例えば三個の列端子)を第1の出力ポートAO1〜AO3に設定し、その他の第1の接続ポート(つまり三個の行端子)を第1の入力ポートAI1〜AI3に設定するとともに、前記第2のスイッチングモジュール40Bの一部第2の接続ポート(例えば二個の行端子)を第2の入力ポートBI1〜BI2に設定し、その他の第2の接続ポート(つまり四個の列端子)を第2の出力ポートBO1〜BO4に設定する。上述したように、前記スイッチングモジュール40Aおよび40Bの行端子および列端子は双方向の信号伝送機能を備えているので、使用者は需要に応じて前記第1のスイッチングモジュール40Aの三つの列端子を入力ポートに、二個の行端子を出力ポートに選択的に設定できる。前記第2のスイッチングモジュール40Bもまた同様である。
図3のステップS30および図6を参照する。使用者は前記入力装置24により、前記第1の出力ポートAO1〜AO3のうちの一つ(二列目の端子AO2)と前記第2の入力ポートBI1〜BI2のうちの一つ(一行目の端子BI1)とを接続して、前記組合せ型スイッチングマトリクス30を形成する。前記組合せ型スイッチングマトリクス30は複数の入力端子I1〜I3(つまり第1のスイッチングモジュール40Aの三個の行端子AI1〜AI3)と、複数の出力端子O1〜O4(つまり第2のスイッチングモジュール40Bの四個の列端子BO1〜BO4)とを備えている。つまり、前記第1のスイッチングモジュール40Aと前記第2のスイッチングモジュール40Bとを組み合わせることで、3×4の仮想スイッチングモジュール(つまり組合せ型スイッチングマトリクス30)が形成されるので、新たな3×4のスイッチングモジュールを実際に別途製作する必要はなくなる。
本発明の一実施例において、前記第1の出力ポートAO2(二列目の端子)と前記第2の入力ポートBI1(一行目の端子)とを接続し、前記入力装置24によりまず前記第1の出力ポートAO2を第1の接続点として選択して、さらに前記第2の入力ポートBI1を第2の接続点として選択するとともに、前記第1の接続点と第2の接続点とを接続して接続関係を確立することができる。本発明の他の実施例において、前記第1の出力ポートAO2(二列目の端子)と前記第2の入力ポートBI1(一行目の端子)とを接続し、前記入力装置24によりまず前記第1の出力ポートAO2を第1の接続点として選択するとともに配線を形成し、前記第1の接続点を開始点として、さらに前記配線を前記第2の入力ポートBI1にまで引き延ばして接続関係を確立することができる。
図3のステップS40および図7を参照する。前記第1のスイッチングモジュール40Aの出力ポートAO2と前記第2のスイッチングモジュール40Bの入力ポートBI1との接続関係を考慮して、前記プロセッサ28が接続マッピングテーブル52を作成する。前記組合せ型スイッチングマトリクス30は、前記入力端子I1〜I3および前記出力端子O1〜O4のチャネルのオン・オフ状態を表す複数の仮想スイッチ(Si,j)を備えている。前記接続マッピングテーブル52は前記仮想スイッチ(Si,j)と前記第1のスイッチ(Ai,j)および前記第2のスイッチ(Bi,j)との対応関係を表している。本発明の一実施例において、前記記憶手段26も前記接続マッピングテーブル52を格納するように構成されている。
例示するならば、前記組合せ型スイッチングマトリクス30の入力ポートI1と出力ポートO1との間に信号チャネルを確立したいのであれば、前記仮想スイッチS1,1はオフにしなければならず、そして前記第1のスイッチングモジュール40Aの出力ポートAO2と前記第2のスイッチングモジュール40Bの入力ポートBI1との接続関係に基づいて、前記仮想スイッチSW1,1のオフは前記第1のスイッチ(A1,3)および前記第2のスイッチ(B1,1)が同時にオフ状態とならなければならないことを表す。つまり前記仮想スイッチ(S1,1)と前記第1のスイッチ(A1,3)と前記第2のスイッチ(B1,1)の論理的な接続関係は論理ANDとなる。同様に、その他の仮想スイッチ(Si,j)と第1のスイッチ(Ai,j)と第2のスイッチ(Bi,j)の論理的な接続関係もまた確立されて前記接続マッピングテーブル52を形成することができる。
図3のステップS50および図8を参照する。前記モニタ22には、前記入力端子I1〜I3と、前記出力端子O1〜O4と、前記仮想スイッチ(Si,j)のオン・オフ状態を表す複数のアイコンを含むチャネル切換えインターフェイス60が表示されている。例えば、前記仮想スイッチ(Si,j)がオフ状態であることを表す第1のアイコン(第1の色または第1の図形)を使用するとともに、前記仮想スイッチ(Si,j)がオン状態であることを表す第2のアイコン(第2の色または第2の図形)を使用している。本発明の一実施例において、前記仮想スイッチ(S1,3)がオフ状態であることを表す、塗りつぶした円のアイコンを使用するとともに、前記仮想スイッチ(例えば、S1,1)がオン状態であることを表す白抜きの円のアイコンを使用している。
上記ステップによれば、操作システム20は前記組合せ型スイッチングマトリクス30を構築する仮想ステップを実行すると見なすことができる。もし仮想の結果が、前記被検査素子16を試験する需要(入力端子数および出力端子数)に符合するのであれば、使用者は前記第1のスイッチングモジュール40Aおよび第2のスイッチングモジュール40Bの実物を使用して、図6に示す接続方式に基づき前記第1の出力ポートAO2と前記第2の入力ポートBI1とを実際に電気的に接続することで、前記組合せ型スイッチングマトリクス30の実物を形成することができる。その後、前記組合せ型スイッチングマトリクス30の出力端子O1〜O4を前記プローブカード14に電気的に接続するとともに、前記入力端子I1〜I2を前記測定ユニット12に接続することで、前記組合せ型スイッチングマトリクス30を使用して前記測定ユニット12と前記被検査素子16との間の電気的な接続経路を迅速に切換えることができる。また、使用者は前記入力装置24により組合せ型スイッチングマトリクス30の仮想スイッチ(Si,j)のオン・オフ状態を変更することができる。
本発明の一実施例において、前記入力装置24はタッチペンであり、前記チャネル切換えインターフェイス60を表示する前記モニタ22はタッチスクリーン型のモニタである。使用者はタッチペン24で前記タッチスクリーン型のモニタ22に表示されているチャネル切換えインターフェイス60の仮想スイッチ(S1,3)に直接触れることができる。前記プロセッサ28は前記接続マッピングテーブル52に基づいて、前記仮想スイッチ(S1,3)に対応する第1のスイッチ(A1,3)および前記第2のスイッチ(B1,3)のオン・オフ状態を変更するように、変更コマンドを前記コントローラ18に送信するとともに、前記モニタ22は前記チャネル切換えインターフェイス60の仮想スイッチ(S1,3)の表示状態を対応させて変更する(塗りつぶした円から白抜きの円に変更する)。
前記操作システム20および前記チャネル切換えインターフェイス60により、使用者は前記組合せ型スイッチングマトリクス30における仮想スイッチ(Si,j)と前記第1のスイッチングモジュール40Aの第1のスイッチ(Ai,j)および前記第2のスイッチングモジュール40Bの第2のスイッチ(Bi,j)との複雑な対応関係に配慮することなく、前記測定ユニット12と前記被検査素子16との電気的な接続経路を容易にしかも正確に切換えることができる。よって本発明は、使用者が前記組合せ型スイッチングマトリクス30(複数のスイッチングモジュールを並列または直列に接続した)を使用する作業上の負担を大幅に軽減することができるのは明らかである。
図9および図10には本発明の他の実施例における組合せ型スイッチングマトリクス70の構築フローチャートが示されている。まず第1のスイッチングモジュール40A、第2のスイッチングモジュール40B、第3のスイッチングモジュール40Cおよび第4のスイッチングモジュール40Dを選択し、さらに各スイッチングモジュールの入力ポート(AI1〜AI3、BI1〜BI2、CI1〜CI2、DI1〜DI2)および出力ポート(AO1〜AO3、BO1〜BO4、CO1〜CO5、DO1〜DO6)を設定する。その後、前記第1のスイッチングモジュール40Aの出力ポートAO2を前記第2のスイッチングモジュール40Bの入力ポートBI1に接続し、前記第1のスイッチングモジュール40Aの出力ポートAO3を前記第3のスイッチングモジュール40Cの入力ポートCI1に接続し、前記第1のスイッチングモジュール40Aの出力ポートAO3を前記第4のスイッチングモジュール40Dの入力ポートDI1に接続することで、前記組合せ型スイッチングマトリクス70を形成する。次に前記第1のスイッチングモジュール40Aの出力ポートAO2およびAO3と、前記第2のスイッチングモジュール40Bの入力ポートBI1との接続関係、前記第3のスイッチングモジュール40Cの入力ポートCI1との接続関係、前記第4のスイッチングモジュール40Dの入力ポートDI1との接続関係に基づいて、接続マッピングテーブル(図示しない)を作成し、さらに、図10に示すように、前記組合せ型スイッチングマトリクス70の入力端子I1〜I3、出力端子O1〜O15および前記仮想スイッチ(Si,j)のオン・オフ状態を表すチャネル切換えインターフェイス72を表示する。
本発明の技術内容および技術的特徴は上記のように開示したが、本発明が属する技術分野における当業者であれば、添付する特許請求の範囲で限定する本発明の技術的思想および範囲を逸脱することなく、本発明の教示および開示に様々な置換および付加を行うことは可能であることは理解するはずである。例えば、上記に開示した数多くの手順は、異なる方法で実施するか、またはその他手順に置き換えるか、または上記二種類の方式の組合せを採用することは可能である。
またこれ以外にも、本願の権利範囲は上記にて開示した特定の実施例の手順、機器、製造、物質の成分、装置、方法またはステップに限定されるものではない。本発明が属する技術分野の当業者であれば、本発明が教示および開示する製造工程、機器、製造、物質の成分、装置、方法またはステップに基づいて、現在または未来の開発者のいずれを問わず、本願の実施例に開示するものと実質的に同じ方式で実質的に同じ効果を実行して、実質的に同じ結果に到達できるうえ本発明に使用できることが理解できるはずである。したがって、別紙の特許請求の範囲は、この種の手順、機器、製造、物質の成分、装置、方法またはステップに用いるものを包括するのに用いることもできる。
10 試験システム
12 測定ユニット
14 プローブカード
16 被検査素子
18 コントローラ
20 操作システム
22 モニタ
24 入力装置
26 記憶手段
28 プロセッサ
30 組合せ型スイッチングマトリクス
40,40A,40B,40C,40D,40X スイッチングモジュール
40X スイッチングモジュール
42 行配線
44 列配線
46 スイッチ
50 データベース
52 接続マッピングテーブル
60,72 チャネル切換えインターフェイス
70 組合せ型スイッチングマトリクス
S10,S20,S30,S40,S50 ステップ

Claims (24)

  1. 組合せ型スイッチングマトリクスの構築方法であって、
    まず、複数の第1の入力ポートと、複数の第1の出力ポートと、前記第1の入力ポートと前記第1の出力ポートとの電気的接続をオンまたはオフするように構成されている複数の第1のスイッチと、を備えた第1のスイッチングモジュール、および、複数の第2の入力ポートと、複数の第2の出力ポートと、前記第2の入力ポートと前記第2の出力ポートの電気的接続をオンまたはオフするように構成されている複数の第2のスイッチと、を備えた第2のスイッチングモジュール、この二つのスイッチングモジュールを設定するステップと、
    少なくとも前記第1の出力ポートうちの一つと前記第2の入力ポートのうちの一つとを接続して、複数の入力端子と、複数の出力端子と、前記入力端子および前記出力端子の接続状態を表す複数の仮想スイッチとを備えた組合せ型スイッチングマトリクスを形成するステップと、
    前記第1の出力ポートと前記第2の入力ポートとの接続関係を考慮して、前記仮想スイッチと前記第1のスイッチおよび前記第2のスイッチとの対応関係が記載されている接続マッピングテーブルを作成するステップと、
    前記入力端子、前記出力端子および前記仮想スイッチを含むチャネル切換えインターフェイスを表示するステップと、
    を含むことを特徴とする組合せ型スイッチングマトリクスの構築方法。
  2. 第1のスイッチングモジュールおよび第2のスイッチングモジュールを設定するステップが、
    複数の接続ポートを備えた前記第1のスイッチングモジュール、および複数の接続ポートを備えた前記第2のスイッチングモジュールを選択することと、
    前記第1のスイッチングモジュールの一部接続ポートを前記第1の入力ポートに、その他接続ポートを前記第1の出力ポートに割り当てることと、
    前記第2のスイッチングモジュールの一部接続ポートを前記第2の入力ポートに、その他接続ポートを前記第2の出力ポートに割り当てることと、
    を含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
  3. 前記第1のスイッチングモジュールおよび前記第2のスイッチングモジュールを選択できるように、前記第1のスイッチングモジュールおよび前記第2のスイッチングモジュールのデータが記載されているデータベースをモニタに表示すること、をさらに含むことを特徴とする請求項2に記載の組合せ型スイッチングマトリクスの構築方法。
  4. 少なくとも前記第1の出力ポートうちの一つと前記第2の入力ポートのうちの一つとを接続するステップに、マウス、キーボードまたはタッチパネルを使用することを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
  5. 少なくとも前記第1の出力ポートうちの一つと前記第2の入力ポートのうちの一つとを接続するステップが、
    前記第1の出力ポートのうちの一つを第1の接続点として選択することと、
    前記第2の入力ポートのうちの一つを第2の接続点として選択することと、
    前記第1の接続点と前記第2の接続点とを接続することと、
    を含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
  6. 少なくとも前記第1の出力ポートうちの一つと前記第2の入力ポートのうちの一つとを接続するステップが、
    前記第1の出力ポートのうちの一つを第1の接続点として選択することと、
    前記第1の接続点を開始点とする配線を形成することと、
    前記配線を前記第2の入力ポートのうちの一つにまで引き延ばして接続関係を確立することと、
    を含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
  7. 前記第1の出力ポートと前記第2の入力ポートとの接続関係に基づいて接続マッピングテーブルを作成するステップが、AND論理を用いて前記第1のスイッチと前記第2のスイッチとを関連づけることを含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
  8. 前記仮想スイッチがオフ状態であることを表す第1のアイコンを使用するとともに、前記仮想スイッチがオン状態であることを表す第2のアイコンを使用することを含む前記チャネル切換えインターフェイスを表示することを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
  9. 前記第1のアイコンが第1の色であり、前記第2のアイコンが第2の色であることを特徴とする請求項8に記載の組合せ型スイッチングマトリクスの構築方法。
  10. 前記第1のアイコンが第1の形状であり、前記第2のアイコンが第2の形状であることを特徴とする請求項8に記載の組合せ型スイッチングマトリクスの構築方法。
  11. 使用者による入力に基づいて、前記仮想スイッチのオン・オフ状態を変更するステップをさらに含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
  12. 前記仮想スイッチのオン・オフ状態を変更することが、前記接続マッピングテーブルに基づいて、前記仮想スイッチに対応する第1のスイッチおよび前記第2のスイッチのオン・オフ状態を変更することを含むことを特徴とする請求項11に記載の組合せ型スイッチングマトリクスの構築方法。
  13. 前記仮想スイッチのオン・オフ状態を変更することが、前記仮想スイッチを表す異なるアイコンを使用することを含むことを特徴とする請求項11に記載の組合せ型スイッチングマトリクスの構築方法。
  14. 前記チャネル切換えインターフェイスが、アレイ方式で配列されているアイコンで前記仮想スイッチを表しているものであることを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
  15. 前記出力端子をプローブカードに電気的に接続することと、
    前記入力端子を測定ユニットに電気的に接続することと、をさらに含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
  16. 半導体装置の試験システムであって、
    第1のスイッチングモジュールと、第2のスイッチングモジュールとを備えた組合せ型スイッチングマトリクスであり、前記第1のスイッチングモジュールは複数の第1の入力ポートと、複数の第1の出力ポートと、複数の第1のスイッチとを備えており、前記第2のスイッチングモジュールは複数の第2の入力ポートと、複数の第2の出力ポートと、複数の第2のスイッチとを備えており、前記第1のスイッチは前記第1の入力ポートと前記第1の出力ポートとの電気的接続をオンまたはオフするように構成されており、前記第2のスイッチは前記第2の入力ポートと前記第2の出力ポートとの電気的接続をオンまたはオフするように構成されており、少なくとも前記第1の出力ポートのうちの一つは前記第2の入力ポートのうちの一つに接続される、組合せ型スイッチングマトリクスと、
    使用者による入力に基づいて変更コマンドを生成するように構成されているプロセッサと、
    前記変更コマンドに基づいて、前記第1のスイッチおよび前記第2のスイッチのオン・オフ状態を制御するように構成されているコントローラと、
    を備えたことを特徴とする半導体装置の試験システム。
  17. 前記組合せ型スイッチングマトリクスが、
    前記第1の入力ポートに対応する複数の入力端子と、
    前記第2の出力ポートに対応する複数の出力端子と、
    前記入力端子および前記出力端子のオン・オフ状態に対応する複数の仮想スイッチと、を備えたことを特徴とする請求項16に記載の半導体装置の試験システム。
  18. 前記入力端子、前記出力端子および前記仮想スイッチを表す複数のアイコンを含むチャネル切換えインターフェイスを表示するように構成されているモニタをさらに備えたことを特徴とする請求項17に記載の半導体装置の試験システム。
  19. 前記チャネル切換えインターフェイスが、前記仮想スイッチを表すアイコンをアレイ方式で表示するものであることを特徴とする請求項18に記載の半導体装置の試験システム。
  20. 前記出力端子に電気的に接続されるプローブカードと、
    前記入力端子に電気的に接続される測定ユニットと、
    をさらに備えたことを特徴とする請求項17に記載の半導体装置の試験システム。
  21. 前記プローブカードに電気的に接続される被検査素子をさらに備えたことを特徴とする請求項20に記載の半導体装置の試験システム。
  22. 前記使用者による入力を受け付けるように構成されている入力装置と、
    前記仮想スイッチと第1のスイッチおよび前記第2のスイッチとの対応関係を含む接続マッピングテーブルを格納するように構成されている記憶手段と、
    をさらに備えたことを特徴とする請求項16に記載の半導体装置の試験システム。
  23. 前記入力装置がマウス、キーボードまたはタッチペンであることを特徴とする請求項22に記載の半導体装置の試験システム。
  24. 前記記憶手段が前記第1のスイッチングモジュールおよび前記第2のスイッチングモジュールのデータを格納することを特徴とする請求項22に記載の半導体装置の試験システム。
JP2009205565A 2009-03-11 2009-09-07 組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム Active JP4970510B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098107829 2009-03-11
TW098107829A TWI372874B (en) 2009-03-11 2009-03-11 Method for configuring a combinational switching matrix and testing system for semiconductor devices using the same

Publications (2)

Publication Number Publication Date
JP2010210608A true JP2010210608A (ja) 2010-09-24
JP4970510B2 JP4970510B2 (ja) 2012-07-11

Family

ID=42730173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009205565A Active JP4970510B2 (ja) 2009-03-11 2009-09-07 組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム

Country Status (3)

Country Link
US (1) US8310264B2 (ja)
JP (1) JP4970510B2 (ja)
TW (1) TWI372874B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013079934A (ja) * 2011-10-03 2013-05-02 Star Technologies Inc スイッチングマトリクスおよびその半導体素子の特性試験システム
CN114994402A (zh) * 2021-09-02 2022-09-02 北京荣耀终端有限公司 一种终端模组功耗测试设备、方法及系统

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723933B (zh) * 2011-03-30 2014-08-20 上海军远通信设备有限公司 交流组合开关
JP5841458B2 (ja) * 2012-03-01 2016-01-13 株式会社アドバンテスト 試験装置および試験モジュール
TW201412027A (zh) * 2012-09-14 2014-03-16 Chicony Electronics Co Ltd 矩陣測試方法、系統及電壓時脈控制方法
US10935594B1 (en) * 2014-11-10 2021-03-02 Priority Labs, Inc. Curve trace analysis testing apparatus controller
CN106354045B (zh) * 2016-11-15 2018-09-25 中国电子科技集团公司第四十一研究所 微波机电开关控制系统及微波开关自动测试系统
KR101866515B1 (ko) * 2017-09-20 2018-07-23 (주)에이티이기술 매트릭스 스위칭 시스템 및 이의 제어 방법
CN112305402B (zh) * 2020-02-27 2022-12-27 青岛众鑫科技有限公司 一种混合集成电路产品测试专用控制器
CN112067970B (zh) * 2020-07-29 2023-11-17 中广核核电运营有限公司 一种带校验功能的板件智能测试系统
US11953518B2 (en) * 2020-12-30 2024-04-09 Star Technologies, Inc. Switching matrix system and operating method thereof for semiconductor characteristic measurement
CN115987861B (zh) * 2022-12-28 2024-07-12 联通华盛通信有限公司 一种基于模拟开关阵列的通信模组转接方法和设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0159332U (ja) * 1987-10-09 1989-04-13
JP2005323297A (ja) * 2004-05-11 2005-11-17 Nippon Telegr & Teleph Corp <Ntt> 4×4スイッチおよび8×8スイッチ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746855A (en) * 1984-03-14 1988-05-24 Teradyne, Inc. Relay multiplexing for circuit testers
US5124638A (en) 1991-02-22 1992-06-23 Genrad, Inc. Automatic circuit tester employing a three-dimensional switch-matrix layout
US5559482A (en) 1995-05-17 1996-09-24 Keithley Instruments, Inc. Dual shielded relay reed pack
US6069484A (en) 1997-09-25 2000-05-30 Keithley Instruments, Inc. Source measure unit current preamplifier
US6100815A (en) 1997-12-24 2000-08-08 Electro Scientific Industries, Inc. Compound switching matrix for probing and interconnecting devices under test to measurement equipment
US6791344B2 (en) 2000-12-28 2004-09-14 International Business Machines Corporation System for and method of testing a microelectronic device using a dual probe technique
US6958598B2 (en) * 2003-09-30 2005-10-25 Teradyne, Inc. Efficient switching architecture with reduced stub lengths
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0159332U (ja) * 1987-10-09 1989-04-13
JP2005323297A (ja) * 2004-05-11 2005-11-17 Nippon Telegr & Teleph Corp <Ntt> 4×4スイッチおよび8×8スイッチ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013079934A (ja) * 2011-10-03 2013-05-02 Star Technologies Inc スイッチングマトリクスおよびその半導体素子の特性試験システム
KR101436685B1 (ko) 2011-10-03 2014-09-01 스타 테크놀로지스 인코포레이션 행열전환장치 및 이를 이용한 반도체 부품의 테스트 시스템
US9885746B2 (en) 2011-10-03 2018-02-06 Star Technologies, Inc. Switching matrix and testing system for semiconductor characteristic measurement using the same
CN114994402A (zh) * 2021-09-02 2022-09-02 北京荣耀终端有限公司 一种终端模组功耗测试设备、方法及系统

Also Published As

Publication number Publication date
US20100231254A1 (en) 2010-09-16
JP4970510B2 (ja) 2012-07-11
US8310264B2 (en) 2012-11-13
TW201033623A (en) 2010-09-16
TWI372874B (en) 2012-09-21

Similar Documents

Publication Publication Date Title
JP4970510B2 (ja) 組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム
US9885746B2 (en) Switching matrix and testing system for semiconductor characteristic measurement using the same
JP2016148663A (ja) 接続インタフェース、試験測定システム及び接続指示方法
EP2778883A2 (en) Handheld measurement system with selectable options
WO2022021839A1 (zh) 一种带校验功能的板件智能测试系统
JP2023120320A (ja) 半導体特性測定のためのスイッチングマトリックスシステムおよびその操作方法
TWM368179U (en) Semiconductor element testing system having an assembly type switch matrixes
WO2008001651A1 (fr) Procédé d&#39;inspection de carte et dispositif d&#39;inspection de carte
KR20210058351A (ko) 테스트 보드 및 이를 포함하는 테스트 시스템
CN107656169A (zh) 显示面板、显示装置和显示面板的检测方法
CN104715786B (zh) 执行电子装置中存储器界面校准的方法、相关装置以及相关存储器控制器
JP6727072B2 (ja) 抵抗膜タッチパネルの制御回路、タッチ式入力装置
EP1394703A2 (en) Apparatus for programming a programmable device, and method
JP2005191522A (ja) ウェハバーンインシステムにおけるvsパラメータ測定装置
US10955463B2 (en) Measuring device with functional units controllable via a block diagram
JP5615197B2 (ja) データ作成装置、基板検査装置およびデータ作成方法
KR101068568B1 (ko) 반도체 장치의 테스트용 인터페이스 보드
JP2000206182A (ja) プロ―ブカ―ド
JP2009025054A (ja) 半導体検査回路、および半導体検査方法
US20230229953A1 (en) Computer system and control device
TWI642955B (zh) 生成波形檔案的電子裝置及其生成方法
JP2008028251A (ja) 半導体デバイス検査装置
KR20000027807A (ko) 브레드보드를 이용한 전기/전자 로직실험장치
JP6175289B2 (ja) ネット情報生成装置、及びプログラム
KR100835466B1 (ko) 반도체 테스트장치의 핀 일렉트로닉스 확장 구조

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4970510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250