JP2010210608A - 組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム - Google Patents
組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム Download PDFInfo
- Publication number
- JP2010210608A JP2010210608A JP2009205565A JP2009205565A JP2010210608A JP 2010210608 A JP2010210608 A JP 2010210608A JP 2009205565 A JP2009205565 A JP 2009205565A JP 2009205565 A JP2009205565 A JP 2009205565A JP 2010210608 A JP2010210608 A JP 2010210608A
- Authority
- JP
- Japan
- Prior art keywords
- input
- switching
- ports
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 76
- 238000012360 testing method Methods 0.000 title claims abstract description 55
- 238000010276 construction Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000013507 mapping Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 37
- 238000005259 measurement Methods 0.000 claims description 12
- 239000000523 sample Substances 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 11
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】 第1と第2のスイッチングモジュールを選択し、第1と第2のスイッチングモジュールの出力ポートおよび入力ポートを設定し、少なくとも第1の出力ポートうちの一つと第2の入力ポートのうちの一つとを接続することで、組合せ型スイッチングマトリクスを形成し、出力ポートと入力ポートとの接続関係に基づいて接続マッピングテーブルを作成し、チャネル切換えインターフェイスを表示する。チャネル切換えインターフェイスは、複数の入力端子と、出力端子と、仮想スイッチとを備え、入力端子および出力端子の間の経路のオン・オフ状態を表す組合せ型スイッチングマトリクスを表示する。
【選択図】 図1
Description
12 測定ユニット
14 プローブカード
16 被検査素子
18 コントローラ
20 操作システム
22 モニタ
24 入力装置
26 記憶手段
28 プロセッサ
30 組合せ型スイッチングマトリクス
40,40A,40B,40C,40D,40X スイッチングモジュール
40X スイッチングモジュール
42 行配線
44 列配線
46 スイッチ
50 データベース
52 接続マッピングテーブル
60,72 チャネル切換えインターフェイス
70 組合せ型スイッチングマトリクス
S10,S20,S30,S40,S50 ステップ
Claims (24)
- 組合せ型スイッチングマトリクスの構築方法であって、
まず、複数の第1の入力ポートと、複数の第1の出力ポートと、前記第1の入力ポートと前記第1の出力ポートとの電気的接続をオンまたはオフするように構成されている複数の第1のスイッチと、を備えた第1のスイッチングモジュール、および、複数の第2の入力ポートと、複数の第2の出力ポートと、前記第2の入力ポートと前記第2の出力ポートの電気的接続をオンまたはオフするように構成されている複数の第2のスイッチと、を備えた第2のスイッチングモジュール、この二つのスイッチングモジュールを設定するステップと、
少なくとも前記第1の出力ポートうちの一つと前記第2の入力ポートのうちの一つとを接続して、複数の入力端子と、複数の出力端子と、前記入力端子および前記出力端子の接続状態を表す複数の仮想スイッチとを備えた組合せ型スイッチングマトリクスを形成するステップと、
前記第1の出力ポートと前記第2の入力ポートとの接続関係を考慮して、前記仮想スイッチと前記第1のスイッチおよび前記第2のスイッチとの対応関係が記載されている接続マッピングテーブルを作成するステップと、
前記入力端子、前記出力端子および前記仮想スイッチを含むチャネル切換えインターフェイスを表示するステップと、
を含むことを特徴とする組合せ型スイッチングマトリクスの構築方法。 - 第1のスイッチングモジュールおよび第2のスイッチングモジュールを設定するステップが、
複数の接続ポートを備えた前記第1のスイッチングモジュール、および複数の接続ポートを備えた前記第2のスイッチングモジュールを選択することと、
前記第1のスイッチングモジュールの一部接続ポートを前記第1の入力ポートに、その他接続ポートを前記第1の出力ポートに割り当てることと、
前記第2のスイッチングモジュールの一部接続ポートを前記第2の入力ポートに、その他接続ポートを前記第2の出力ポートに割り当てることと、
を含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。 - 前記第1のスイッチングモジュールおよび前記第2のスイッチングモジュールを選択できるように、前記第1のスイッチングモジュールおよび前記第2のスイッチングモジュールのデータが記載されているデータベースをモニタに表示すること、をさらに含むことを特徴とする請求項2に記載の組合せ型スイッチングマトリクスの構築方法。
- 少なくとも前記第1の出力ポートうちの一つと前記第2の入力ポートのうちの一つとを接続するステップに、マウス、キーボードまたはタッチパネルを使用することを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
- 少なくとも前記第1の出力ポートうちの一つと前記第2の入力ポートのうちの一つとを接続するステップが、
前記第1の出力ポートのうちの一つを第1の接続点として選択することと、
前記第2の入力ポートのうちの一つを第2の接続点として選択することと、
前記第1の接続点と前記第2の接続点とを接続することと、
を含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。 - 少なくとも前記第1の出力ポートうちの一つと前記第2の入力ポートのうちの一つとを接続するステップが、
前記第1の出力ポートのうちの一つを第1の接続点として選択することと、
前記第1の接続点を開始点とする配線を形成することと、
前記配線を前記第2の入力ポートのうちの一つにまで引き延ばして接続関係を確立することと、
を含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。 - 前記第1の出力ポートと前記第2の入力ポートとの接続関係に基づいて接続マッピングテーブルを作成するステップが、AND論理を用いて前記第1のスイッチと前記第2のスイッチとを関連づけることを含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
- 前記仮想スイッチがオフ状態であることを表す第1のアイコンを使用するとともに、前記仮想スイッチがオン状態であることを表す第2のアイコンを使用することを含む前記チャネル切換えインターフェイスを表示することを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
- 前記第1のアイコンが第1の色であり、前記第2のアイコンが第2の色であることを特徴とする請求項8に記載の組合せ型スイッチングマトリクスの構築方法。
- 前記第1のアイコンが第1の形状であり、前記第2のアイコンが第2の形状であることを特徴とする請求項8に記載の組合せ型スイッチングマトリクスの構築方法。
- 使用者による入力に基づいて、前記仮想スイッチのオン・オフ状態を変更するステップをさらに含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
- 前記仮想スイッチのオン・オフ状態を変更することが、前記接続マッピングテーブルに基づいて、前記仮想スイッチに対応する第1のスイッチおよび前記第2のスイッチのオン・オフ状態を変更することを含むことを特徴とする請求項11に記載の組合せ型スイッチングマトリクスの構築方法。
- 前記仮想スイッチのオン・オフ状態を変更することが、前記仮想スイッチを表す異なるアイコンを使用することを含むことを特徴とする請求項11に記載の組合せ型スイッチングマトリクスの構築方法。
- 前記チャネル切換えインターフェイスが、アレイ方式で配列されているアイコンで前記仮想スイッチを表しているものであることを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。
- 前記出力端子をプローブカードに電気的に接続することと、
前記入力端子を測定ユニットに電気的に接続することと、をさらに含むことを特徴とする請求項1に記載の組合せ型スイッチングマトリクスの構築方法。 - 半導体装置の試験システムであって、
第1のスイッチングモジュールと、第2のスイッチングモジュールとを備えた組合せ型スイッチングマトリクスであり、前記第1のスイッチングモジュールは複数の第1の入力ポートと、複数の第1の出力ポートと、複数の第1のスイッチとを備えており、前記第2のスイッチングモジュールは複数の第2の入力ポートと、複数の第2の出力ポートと、複数の第2のスイッチとを備えており、前記第1のスイッチは前記第1の入力ポートと前記第1の出力ポートとの電気的接続をオンまたはオフするように構成されており、前記第2のスイッチは前記第2の入力ポートと前記第2の出力ポートとの電気的接続をオンまたはオフするように構成されており、少なくとも前記第1の出力ポートのうちの一つは前記第2の入力ポートのうちの一つに接続される、組合せ型スイッチングマトリクスと、
使用者による入力に基づいて変更コマンドを生成するように構成されているプロセッサと、
前記変更コマンドに基づいて、前記第1のスイッチおよび前記第2のスイッチのオン・オフ状態を制御するように構成されているコントローラと、
を備えたことを特徴とする半導体装置の試験システム。 - 前記組合せ型スイッチングマトリクスが、
前記第1の入力ポートに対応する複数の入力端子と、
前記第2の出力ポートに対応する複数の出力端子と、
前記入力端子および前記出力端子のオン・オフ状態に対応する複数の仮想スイッチと、を備えたことを特徴とする請求項16に記載の半導体装置の試験システム。 - 前記入力端子、前記出力端子および前記仮想スイッチを表す複数のアイコンを含むチャネル切換えインターフェイスを表示するように構成されているモニタをさらに備えたことを特徴とする請求項17に記載の半導体装置の試験システム。
- 前記チャネル切換えインターフェイスが、前記仮想スイッチを表すアイコンをアレイ方式で表示するものであることを特徴とする請求項18に記載の半導体装置の試験システム。
- 前記出力端子に電気的に接続されるプローブカードと、
前記入力端子に電気的に接続される測定ユニットと、
をさらに備えたことを特徴とする請求項17に記載の半導体装置の試験システム。 - 前記プローブカードに電気的に接続される被検査素子をさらに備えたことを特徴とする請求項20に記載の半導体装置の試験システム。
- 前記使用者による入力を受け付けるように構成されている入力装置と、
前記仮想スイッチと第1のスイッチおよび前記第2のスイッチとの対応関係を含む接続マッピングテーブルを格納するように構成されている記憶手段と、
をさらに備えたことを特徴とする請求項16に記載の半導体装置の試験システム。 - 前記入力装置がマウス、キーボードまたはタッチペンであることを特徴とする請求項22に記載の半導体装置の試験システム。
- 前記記憶手段が前記第1のスイッチングモジュールおよび前記第2のスイッチングモジュールのデータを格納することを特徴とする請求項22に記載の半導体装置の試験システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098107829 | 2009-03-11 | ||
TW098107829A TWI372874B (en) | 2009-03-11 | 2009-03-11 | Method for configuring a combinational switching matrix and testing system for semiconductor devices using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010210608A true JP2010210608A (ja) | 2010-09-24 |
JP4970510B2 JP4970510B2 (ja) | 2012-07-11 |
Family
ID=42730173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009205565A Active JP4970510B2 (ja) | 2009-03-11 | 2009-09-07 | 組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8310264B2 (ja) |
JP (1) | JP4970510B2 (ja) |
TW (1) | TWI372874B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013079934A (ja) * | 2011-10-03 | 2013-05-02 | Star Technologies Inc | スイッチングマトリクスおよびその半導体素子の特性試験システム |
CN114994402A (zh) * | 2021-09-02 | 2022-09-02 | 北京荣耀终端有限公司 | 一种终端模组功耗测试设备、方法及系统 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102723933B (zh) * | 2011-03-30 | 2014-08-20 | 上海军远通信设备有限公司 | 交流组合开关 |
JP5841458B2 (ja) * | 2012-03-01 | 2016-01-13 | 株式会社アドバンテスト | 試験装置および試験モジュール |
TW201412027A (zh) * | 2012-09-14 | 2014-03-16 | Chicony Electronics Co Ltd | 矩陣測試方法、系統及電壓時脈控制方法 |
US10935594B1 (en) * | 2014-11-10 | 2021-03-02 | Priority Labs, Inc. | Curve trace analysis testing apparatus controller |
CN106354045B (zh) * | 2016-11-15 | 2018-09-25 | 中国电子科技集团公司第四十一研究所 | 微波机电开关控制系统及微波开关自动测试系统 |
KR101866515B1 (ko) * | 2017-09-20 | 2018-07-23 | (주)에이티이기술 | 매트릭스 스위칭 시스템 및 이의 제어 방법 |
CN112305402B (zh) * | 2020-02-27 | 2022-12-27 | 青岛众鑫科技有限公司 | 一种混合集成电路产品测试专用控制器 |
CN112067970B (zh) * | 2020-07-29 | 2023-11-17 | 中广核核电运营有限公司 | 一种带校验功能的板件智能测试系统 |
US11953518B2 (en) * | 2020-12-30 | 2024-04-09 | Star Technologies, Inc. | Switching matrix system and operating method thereof for semiconductor characteristic measurement |
CN115987861B (zh) * | 2022-12-28 | 2024-07-12 | 联通华盛通信有限公司 | 一种基于模拟开关阵列的通信模组转接方法和设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0159332U (ja) * | 1987-10-09 | 1989-04-13 | ||
JP2005323297A (ja) * | 2004-05-11 | 2005-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 4×4スイッチおよび8×8スイッチ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4746855A (en) * | 1984-03-14 | 1988-05-24 | Teradyne, Inc. | Relay multiplexing for circuit testers |
US5124638A (en) | 1991-02-22 | 1992-06-23 | Genrad, Inc. | Automatic circuit tester employing a three-dimensional switch-matrix layout |
US5559482A (en) | 1995-05-17 | 1996-09-24 | Keithley Instruments, Inc. | Dual shielded relay reed pack |
US6069484A (en) | 1997-09-25 | 2000-05-30 | Keithley Instruments, Inc. | Source measure unit current preamplifier |
US6100815A (en) | 1997-12-24 | 2000-08-08 | Electro Scientific Industries, Inc. | Compound switching matrix for probing and interconnecting devices under test to measurement equipment |
US6791344B2 (en) | 2000-12-28 | 2004-09-14 | International Business Machines Corporation | System for and method of testing a microelectronic device using a dual probe technique |
US6958598B2 (en) * | 2003-09-30 | 2005-10-25 | Teradyne, Inc. | Efficient switching architecture with reduced stub lengths |
US7924035B2 (en) * | 2008-07-15 | 2011-04-12 | Formfactor, Inc. | Probe card assembly for electronic device testing with DC test resource sharing |
-
2009
- 2009-03-11 TW TW098107829A patent/TWI372874B/zh active
- 2009-08-13 US US12/540,654 patent/US8310264B2/en active Active
- 2009-09-07 JP JP2009205565A patent/JP4970510B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0159332U (ja) * | 1987-10-09 | 1989-04-13 | ||
JP2005323297A (ja) * | 2004-05-11 | 2005-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 4×4スイッチおよび8×8スイッチ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013079934A (ja) * | 2011-10-03 | 2013-05-02 | Star Technologies Inc | スイッチングマトリクスおよびその半導体素子の特性試験システム |
KR101436685B1 (ko) | 2011-10-03 | 2014-09-01 | 스타 테크놀로지스 인코포레이션 | 행열전환장치 및 이를 이용한 반도체 부품의 테스트 시스템 |
US9885746B2 (en) | 2011-10-03 | 2018-02-06 | Star Technologies, Inc. | Switching matrix and testing system for semiconductor characteristic measurement using the same |
CN114994402A (zh) * | 2021-09-02 | 2022-09-02 | 北京荣耀终端有限公司 | 一种终端模组功耗测试设备、方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
US20100231254A1 (en) | 2010-09-16 |
JP4970510B2 (ja) | 2012-07-11 |
US8310264B2 (en) | 2012-11-13 |
TW201033623A (en) | 2010-09-16 |
TWI372874B (en) | 2012-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4970510B2 (ja) | 組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム | |
US9885746B2 (en) | Switching matrix and testing system for semiconductor characteristic measurement using the same | |
JP2016148663A (ja) | 接続インタフェース、試験測定システム及び接続指示方法 | |
EP2778883A2 (en) | Handheld measurement system with selectable options | |
WO2022021839A1 (zh) | 一种带校验功能的板件智能测试系统 | |
JP2023120320A (ja) | 半導体特性測定のためのスイッチングマトリックスシステムおよびその操作方法 | |
TWM368179U (en) | Semiconductor element testing system having an assembly type switch matrixes | |
WO2008001651A1 (fr) | Procédé d'inspection de carte et dispositif d'inspection de carte | |
KR20210058351A (ko) | 테스트 보드 및 이를 포함하는 테스트 시스템 | |
CN107656169A (zh) | 显示面板、显示装置和显示面板的检测方法 | |
CN104715786B (zh) | 执行电子装置中存储器界面校准的方法、相关装置以及相关存储器控制器 | |
JP6727072B2 (ja) | 抵抗膜タッチパネルの制御回路、タッチ式入力装置 | |
EP1394703A2 (en) | Apparatus for programming a programmable device, and method | |
JP2005191522A (ja) | ウェハバーンインシステムにおけるvsパラメータ測定装置 | |
US10955463B2 (en) | Measuring device with functional units controllable via a block diagram | |
JP5615197B2 (ja) | データ作成装置、基板検査装置およびデータ作成方法 | |
KR101068568B1 (ko) | 반도체 장치의 테스트용 인터페이스 보드 | |
JP2000206182A (ja) | プロ―ブカ―ド | |
JP2009025054A (ja) | 半導体検査回路、および半導体検査方法 | |
US20230229953A1 (en) | Computer system and control device | |
TWI642955B (zh) | 生成波形檔案的電子裝置及其生成方法 | |
JP2008028251A (ja) | 半導体デバイス検査装置 | |
KR20000027807A (ko) | 브레드보드를 이용한 전기/전자 로직실험장치 | |
JP6175289B2 (ja) | ネット情報生成装置、及びプログラム | |
KR100835466B1 (ko) | 반도체 테스트장치의 핀 일렉트로닉스 확장 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4970510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |