JP2010205821A - 電子機器および、電子機器を用いた電子部品の接続不良検出方法 - Google Patents

Abstract

【課題】回路基板と電子部品とを接合する接合部の破損を精度よく事前に検出する。
【解決手段】外部電極を備えたチップ部品１１と、第１、第２の電極パッド１５−１，１５−２上に形成され、一方の外部電極１３と接合する第１のチップ用半田接合部１６−１と、第３の電極パッド１５−３上に形成され、他方の外部電極１３と接合する第２のチップ用半田接合部１６−２と、回路基板１４上に形成され、第１、第２の電極パッド１５−１，１５−２間の抵抗を測定する抵抗測定回路１８と、を具備し、第１の電極パッド１５−１の面積によって定められる第１のチップ用半田接合部１６−１の破損寿命が、このチップ部品１１の近傍の回路基板１４上に半導体パッケージを実装する半導体パッケージ用半田接合部の破損寿命よりも短くなるように第１の電極パッド１５−１を形成する。
【選択図】図１Ａ

Description

本発明は、電子部品を備えた電子機器に関し、特に、電子部品と回路基板とを接続する半田接合部の破断を事前に検知することができる電子機器および、この電子機器を用いた電子部品の接続不良検出方法に関する。

内部に半導体チップが搭載された半導体パッケージ、または、抵抗やキャパシタ等のチップ型受動部品（以下、チップ部品と称す）である電子部品が複数実装されてなる電子機器は、近年、高機能化および多機能化が求められている。この要求により、半導体チップの高集積化、大規模化が進んでいる。これにともない、半導体パッケージと回路基板とを接続する半田バンプなどの電気的接合部の数は大幅に増加している。しかし一方で、各電気的接合部のサイズは小さくなる傾向にある。従って、半導体パッケージに繰り返し生じる温度変動、曲げ、衝撃、振動などによって、接合部が破損されることが問題になっている。

このような問題に対し、半導体パッケージが有する抵抗値検出手段が接合部の熱疲労破損による抵抗値の上昇を検出することによって、熱疲労破損を未然に防ぐ手法が知られている（特許文献1参照)。

特許第３２６５１９７号公報

しかし、従来の熱疲労破損の検出手法は、半導体パッケージのみに対して適用されるものであるため、汎用性に乏しく、半導体パッケージ以外の電子部品の熱疲労破損を検知することはできないという問題がある。

また、抵抗値検出手段の一部であるセンサーバンプと接続用バンプとの寿命差を大きくとることはできないため、検出精度を向上させることは困難であるという問題がある。

そこで本発明は、回路基板と電子部品との接合部の破損を精度よく事前に検出することができる電子機器を提供することを目的とする。

本発明の電子機器は、回路基板と、この回路基板上にそれぞれが互いに離間して形成された第１の電極パッド、第２の電極パッドおよび第３の電極パッドと、誘電体からなる基体および、この基体の両端をそれぞれ覆うように形成された外部電極を備えたチップ部品と、前記第１の電極パッドおよび前記第２の電極パッド上に形成され、一方の前記外部電極と接合する第１のチップ用半田接合部と、前記第３の電極パッド上に形成され、他方の前記外部電極と接合する第２のチップ用半田接合部と、前記回路基板上に形成され、前記第１の電極パッド、前記第２の電極パッドおよび前記第３の電極パッドのうち、いずれか２つの電極パッド間の抵抗を測定する抵抗測定回路と、を特徴とするものである。

また、本発明の電子機器を用いた接続不良検出方法は、被検出対象電子部品が電子部品用半田接合部により実装された回路基板上に、対向する外部電極に挟まれた誘電体である基体からなるチップ部品を、チップ用半田接合部により実装し、前記チップ用半田接合部の抵抗値を測定することにより、前記電子部品用半田接合部の破損寿命を検出することを特徴とする方法である。

本発明によれば、回路基板と電子部品との接合部の破損を精度よく事前に検出することができる電子機器を提供することができる。

本発明の第１の実施形態に係る電子機器の要部を模式的に示す断面図である。 図１Ａの破線Ａ−Ａ´に沿って切断した水平断面図である。 電極パッドと抵抗測定回路とを接続する配線の様子を模式的に示した説明図である。 本発明の各実施形態に係る電子機器を模式的に示す断面図である。 本発明の各実施形態に係る電子機器の変形例を模式的に示す断面図である。 本発明の第２の実施形態に係る電子機器の要部を模式的に示す断面図である。 本発明の第２の実施形態に係る電子機器が有するチップ部品によって検出される熱疲労破損による抵抗値の変化を模式的に示す説明図である。 本発明の第２の実施形態に係る電子機器が有するチップ部品によって検出される外力による破損による抵抗値の変化を模式的に示す説明図である。 本発明の第２の実施形態の第１の変形例に係る電子機器の要部を模式的に示す断面図である。 本発明の第２の実施形態の第２の変形例に係る電子機器の要部を模式的に示す断面図である。 本発明の第３の実施形態に係る電子機器の要部を模式的に示す断面図である。 図７Ａの破線Ａ−Ａ´に沿って切断した水平断面を下から見た図である。 図７Ｂに示す外部電極の変形例を示す水平断面図である。 本発明の第４の実施形態に係る電子機器の要部を模式的に示す断面図である。 本発明の第５の実施形態に係る電子機器の要部を模式的に示す断面図である。 図９Ａの破線Ａ−Ａ´に沿って切断した水平断面を下から見た図である。 本発明の第６の実施形態に係る電子機器の要部を模式的に示す断面図である。 本発明の第７の実施形態に係る電子機器の要部を模式的に示す断面図である。

以下、本発明の実施形態について図面を参照しながら詳細に説明する。

（第１の実施形態）
図１Ａは、本発明の第１の実施形態の電子機器の要部を模式的に示す断面図である。

図１Ａに示すように、第１の実施形態の電子機器において、チップ部品１１は、例えば直方体形状であり、セラミック等の誘電体からなる基体１２および、この基体１２の両端部をそれぞれ覆うように形成された外部電極１３からなる。このチップ部品１１は、基体１２上に、この両端の外部電極１３を電気的に接続する抵抗体２２が形成された抵抗である。

一方で、例えばＦＲ−４（耐熱性ガラス基材エポキシ樹脂積層板）からなる回路基板１４上の所定の位置には、互いに離間して第１の電極パッド１５−１、第２の電極パッド１５−２および、第３の電極パッド１５−３がそれぞれ形成されている。これらの各電極パッド１５−１、１５−２、１５−３は、例えばＣｕ等の金属で形成されている。そしてチップ部品１１は、第１の電極パッド１５−１、第２の電極パッド１５−２上に一体形成された第１のチップ用半田接合部１６−１と一方の外部電極１３とが接合し、第３の電極パッド１５−３上に形成された第２のチップ用半田接合部１６−２と他方の外部電極１３とが接合することにより、回路基板１４上に実装されている。なお、第１、第２のチップ用半田接合部１６−１、１６−２のうち、基体１２の側面の外部電極１３に接合する部分を特にフィレット１７と称す。

第１の電極パッド１５−１および第２の電極パッド１５−２は、それぞれが、回路基板１４上に形成された電気特性測定回路１８に配線１９により電気的に接続されている。配線１９は、説明の都合上、図１Ａにおいて回路基板１４中に設けられているが、実際は図１Ｃに示すように、回路基板１４の表面に形成されている。以降の各実施形態における配線１９においては、図示はしないが、実際は図１Ｃと同様に、回路基板１４の表面に形成されている。このような配線１９により、図１Ａに点線で示すように、電気特性測定回路１８、配線１９、第２の電極パッド１５−２、第１のチップ用半田接合部１６−１、第１の電極パッド１５−１、配線１９の順に導電する経路からなる回路網が形成される。このような回路網に流れる電流値や電圧等は、必要に応じて電気特性測定回路１８により測定することが可能である。

なお、本実施形態を含む以下の各実施形態の説明において、電気特性測定回路１８は、抵抗値を検出する抵抗測定回路１８であるものとして説明する。この電気特性測定回路１８は、抵抗等の電気特性を測定するために回路基板１４上に新たに実装されたものであっても良いし、例えばＣＰＵ等の既に他の用途のために実装されたものを利用してもよい。また、電気特性測定回路１８とチップ部品１１との位置関係は、限定されるものではない。すなわち、電気特性測定回路１８は、チップ部品１１の近傍に実装されてもよいし、遠方に実装されてもよい。

ここで、第１の電極パッド１５−１は、この電極パッド１５−１とこれに接合する第１のチップ用半田接合部１６−１との接合面積によって定められた第１のチップ用半田接合部１６−１の破損寿命が、後述するチップ部品１１の近傍に実装された半導体パッケージ２０用の半田接合部２１の破損寿命よりも短くなるように形成される。または、第１、第２の電極パッド１５−１、１５−２とこれらにそれぞれ接合する回路基板１４に形成された配線１９との接続の破断寿命が、後述するチップ部品１１の近傍に実装された半導体パッケージ２０用の半田接合部２１の破損寿命よりも短くなるように形成される。

なお、上述した第１のチップ用半田接合部１６−１の破損寿命もしくは配線１９との破断寿命は、図１Ａの破線Ａ−Ａ´に沿って切断した水平断面図である図１Ｂに示すように、第１の電極パッド１５−１の面積を小さくすることによって短くすることができる。

以上に説明したチップ部品１１の近傍の回路基板１４上には、図２Ａに示すように、半導体パッケージ２０が、半導体パッケージ用半田接合部２１によって実装される。ここで近傍とは、第１、第２のチップ用半田接合部１６−１、１６−２にかかる負荷と、半導体パッケージ用半田接合部２１にかかる負荷とが同程度になるような位置をいう。

次に、以上に説明した第１の実施形態の電子機器を接続不良検出装置として用い、この装置の回路基板１４上に電子部品用半田接合部によって被検出対象電子部品を実装することにより、電子部品用半田接合部の破損を予め検出する方法について説明する。なお、以下に説明する方法において、被検出対象電子部品は、図２Ａに示した半導体パッケージ２０であり、電子部品用半田接合部は、半導体パッケージ用半田接合部２１である。

図２Ａに示すように、回路基板１４上において、第１の実施形態の電子機器に係るチップ部品１１の近傍に半導体パッケージ２０が実装された状態で、抵抗検出回路１８によって、上述した回路網に電流を流す。

この状態において、負荷により第１のチップ用半田接合部１６−１が破損された場合、回路網が破断する。このように回路網が破断した場合、抵抗検出回路１８にて測定される電気抵抗値は上昇する。従って、抵抗検出回路１８にて抵抗値を測定することにより、回路網が破断したことを検出することができる。すなわち、負荷により第１のチップ用半田接合部１６−１が破損されたことが検出される。

しかし、第１の電極パッド１５−１は、これと接合する第１のチップ用半田接合部１６−１が、半導体パッケージ用半田接合部２１よりも早く破損されるような大きさに形成されている。従って、回路網が破断した時点においては、半導体パッケージ用半田接合部２１は、まだ破損されない。

すなわち、抵抗検出回路１８において、回路網が破断したことによる電気抵抗値の上昇を検出することにより、半導体パッケージ用半田接合部２１が破損することを事前に検出することができる。

なお、第１の電極パッド１５−１と第１のチップ用半田接合部１６−１との接合または、第１の電極パッド１５−２と回路基板１４の配線１９との電気的な接続の破断により回路網が破断されても、第２の電極パッド１５−２と第１のチップ用半田接合部１６−１または、第２の電極パッド１５−２と回路基板１４との電気的接続は維持されるため、チップ部品１１は本来の機能が維持される。

以上に説明したように、第１の実施形態の電子機器によれば、回路網の破断を検出することにより、第１のチップ用半田接合部１６−１の破損を検出することができるばかりではなく、チップ部品１１の近傍に実装された半導体パッケージ用半田接合部２１の破損を事前に検出することができる。

ここで、第１の電極パッド１５−１は、この面積が任意の大きさになるように形成することができるため、半導体パッケージ用半田接合部２１の破損寿命と、第１の電極パッド１５−１に接合する第１のチップ用半田接合部１６−１の破損寿命との差を任意に設定することができる。従って、この寿命差を大きくすることによって、半導体パッケージ用半田接合部２１の破損を、高精度に事前に検出することができる。

なお、一般的に半導体パッケージ２０に大きな曲げ荷重や衝撃荷重が生じた場合には、これに隣接するチップ部品１１の電極パッド１５の外周部から破損されることが多い。これに対して本実施形態のチップ部品１１は、電極パッド１５の外周部である第１の電極パッド１５−１を、図１Ｂに示すように小さくすることにより回路網の破断寿命が低寿命になるように形成している。このように、曲げ荷重や衝撃荷重によって破損されやすい第１の電極パッド１５−１に接合する第１のチップ用半田接合部１６−１において、この接合面近傍が破損することにより回路網が破断しやすくなっているため、特に曲げ荷重や衝撃荷重を原因とした半導体パッケージ用半田接合部２１の破損を事前に検出することに対して高い効果を有する。

また、上述した実施形態においては、半田接合部の破損の検出対象部品は半導体パッケージ２０であった。しかし、本実施形態によれば、回路網の破断寿命を、一般の電子部品の接合部の寿命よりも短くすることによって、半導体パッケージ２０以外の電子部品の接合部の破損を事前に検出することもできる。

また、本実施形態の電子機器に係るチップ部品１１は小型の部品であるため、限られた回路基板１４上のスペースに複数実装することができる。従って、より高精度な接合部の破損の検出が可能になる他、回路基板１４全体の負荷履歴を把握することも可能になる。これにより、電子部品の保守・交換時期の遅れによる電気的接続不良発生にともなう弊害を防止することができる。

さらに、チップ部品１１は小型の部品であるため、例えば図２Ｂに示すように、半導体パッケージ２０等の電子部品上に形成することもできる。この場合、回路網の破断を検出する電気特性検出回路１８は、半導体パッケージ２０の内部に組み込まれる。そして、この回路１８と第１の電極パッド１５−１および第２の電極パッド１５−２とが、図示しない配線により接続されることにより、半導体パッケージ用半田接合部２１の破損を事前に検出することができる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図３は、本発明の第２の実施形態の電子機器を模式的に示す断面図である。なお、第２の実施形態の電子機器の構造の説明においては、第１の実施形態の電子機器の構造と異なる箇所について説明する。また、第２の実施形態の電子機器を含む後述する各実施形態の電子機器を用いて、半導体パッケージ２０と回路基板１４とを接続する半導体パッケージ用半田接合部２１の破損を事前に検出する方法については、第１の実施形態と同様の方法であるため、説明を省略する。

図３に示すように、第２の実施形態の電子機器は、第１の実施形態の電子機器と比較して、第１のチップ用半田接合部１６−１が、第１の電極パッド１５−１上と、第２の電極パッド１５−２上とにそれぞれ形成される点が異なる。すなわち、第１のチップ用半田接合部１６−１は、互いに離間して形成される点が異なる。

なお、回路基板１４上にチップ部品１１を実装する際に、半田漏れによって、第１の電極パッド１５−１上の第１のチップ用半田接合部１６−１と、第２の電極パッド１５−２上の第１のチップ用半田接合部１６−１とが接合してしまうことを防ぐために、基体１２の下面の外部電極１３には、図示しないはんだ漏れを防止する処理が施されている。具体的には例えば、基体１２の下面の外部電極１３表面において、第１のチップ用半田接合部１６−１との接合面の間に、エポキシ樹脂などが塗布されている。

以上のように、第１の電極パッド１５−１上と第２の電極パッド１５−２上とに、それぞれ第１のチップ用半田接合部１６−１が形成されることにより、図３に点線で示すように、抵抗測定回路１８、配線１９、第２の電極パッド１５−２、第１のチップ用半田接合部１６−１、外部電極１３、第１のチップ用半田接合部１６−１、第１の電極パッド１５−１、配線１９の順に導電される回路網が形成される。このような回路網の抵抗値は、必要に応じて抵抗測定回路１８により検出することが可能である。

上述した第２の実施形態の電子機器において、第２の電極パッド１５−２は、この電極パッド１５−２上の第１のチップ用半田接合部１６−１と、これに接合する外部電極１３との接合面積によって定められた第１のチップ用半田接合部１６−１の破損寿命が、図２Ａに示すように、チップ部品１１の近傍に実装された半導体パッケージ２０用の半田接合部２１の破損寿命よりも短くなるように形成される。なお、第２の電極パッド１５−２上の第１のチップ用半田接合部１６−１の破損寿命は、第２の電極パッド１５−２の面積を小さくすることによって短くすることができる。

以上に説明した第２の実施形態の電子機器によれば、第２の電極パッド１５−２は、この電極パッド１５−２の面積が、第１のチップ用半田接合部１６−１が、半導体パッケージ用半田接合部２１よりも先に破損するような大きさになるように形成されている。従って、第１の実施形態の電子機器と同様の効果を得ることができる。

なお、一般的に回路基板１４とチップ部品１１の基体１２との線膨張率差に起因して第１のチップ用半田接合部１６−１に生じる熱疲労破損は、先に、第１のチップ用半田接合部１６−１で生じ、続いてフィレット１７に生じることが多い。これに対して、第２の実施形態のチップ部品１１は、第１のチップ用半田接合部１６−１の破損寿命が低寿命になるように形成している。従って、第２の実施形態の電子機器によれば、特に線膨張率差に起因する半導体パッケージ用半田接合部２１の破損を事前に検出することに対して高い効果を有する。

ここで、第１のチップ用半田接合部１６−１と基体１２の下面の外部電極１３との電気的な接合が破断しても、フィレット１７と基体１２の側面の外部電極１３との電気的接合は維持されるため、チップ部品１１は本来の機能を維持することができる。

次に、上述した第２の実施形態の電子機器に形成された回路網の破断による電気抵抗値の時間的変化について説明する。図４Ａは、熱疲労破損によって回路網が破断した場合の電気抵抗値の時間的変化を模式的に示す。図４Ａの縦軸は電気抵抗値、横軸は時間を示す。なお、図４Ａに示すデータは、測定された電気抵抗値の時間平均値を算出する、あるいは温度上昇時の測定値のみに限定するなど、ある一定の規定下で処理されたデータであるとする。図４Ａに示すように、熱疲労破損によって回路網が破断した場合は、比較的緩やかに電気抵抗値が上昇する。

これに対して、図４Ｂには、曲げや衝撃などの外力によって回路網が破断した場合の電気抵抗値の時間的変化を模式的に示す。図４Ｂに示すように、外力によって回路網が破断した場合は、急激に電気抵抗値が上昇する。

従って、第２の実施形態の電子機器によれば、抵抗を検出するための回路網は、外力による回路網の破断が生じやすい第１の電極パッド１５−１上の第１のチップ用半田接合部１６−１および、熱疲労による破断が生じやすい第２の電極パッド１５−２上の第１のチップ用半田接合部１６−１を共に通るため、図４Ａ、図４Ｂに示すような電気抵抗値の時間的な変化を検出することにより、回路網の破断の原因を予測することもできる。

上述した第２の実施形態の電子機器においては、一方の外部電極１３に接合する第１のチップ用半田接合部１６−１のみが、互いに離間して形成された。しかし、図５、図６に示すように、第２のチップ用半田接合部１６−２も互いに離間して形成されてもよい。以下に、この第２の実施形態の変形例について、図面を参照して説明する。

（第２の実施形態の第１の変形例）
図５は、第２の実施形態の第１の変形例の電子機器の要部を模式的に示す断面図である。なお、この変形例の説明においては、第２の実施形態の電子機器と異なる箇所について説明する。

図５に示すように、第１の変形例の電子機器は、第２の実施形態の電子機器と比較して、第２のチップ用半田接合部１６−２が、互いに離間して形成される点が異なる。

さらに、これらの互いに離間した第２のチップ用半田接合部１６−２はそれぞれ、第３の電極パッド１５−３上と、この第３の電極パッド１５−３に離間して形成された第４の電極パッド１５−４上とに、それぞれ形成される。

上述した電子機器において、第２の電極パッド１５−２および第３の電極パッド１５−３は、それぞれが、回路基板１４上に形成された抵抗測定回路１８に配線１９により電気的に接続されている。これにより、図５に点線で示すように、抵抗測定回路１８、配線１９、第３の電極パッド１５−３、第２のチップ用半田接合部１６−２、外部電極１３、抵抗体２２、外部電極１３、第１のチップ用半田接合部１６−１、第２の電極パッド１５−２、配線１９の順に導電される回路網が形成される。このような回路網に流れる電流値や電圧は、必要に応じて抵抗測定回路１８により検出することが可能である。

以上に説明した第２の実施形態の第１の変形例の電子機器によれば、第２の電極パッド１５−２、第３の電極パッド１５−３は、第２の実施形態において説明したように、これら面積が、第１のチップ用半田接合部１６−１および第２のチップ用半田接合部１６−２が、半導体パッケージ用半田接合部２１より先に破損するような大きさに形成されている。従って、第２の実施形態の電子機器と同様の効果を得ることができる。

さらに、この第１の変形例の電子機器においては、回路網が破断しやすい箇所が、チップ部品１１の両端に設けられているため、第２の実施形態の電子機器と比較して、半導体パッケージ用接合部２１の破損を、より高精度に事前に検出することができる。

（第２の実施形態の第２の変形例）
図６は、第２の実施形態の第２の変形例の電子機器の要部を模式的に示す断面図である。なお、この変形例の説明においては、第２の実施形態の第１の変形例の電子機器と異なる箇所について説明する。

図６に示すように、第２の実施形態の第２の変形例の電子機器は、第２の電極パッド１５−２の面積と、第３の電極パッド１５−３の面積とが、それぞれ異なる点が、第２の実施形態の第１の変形例に係るチップ部品１１と異なっている。

また、抵抗測定回路１８に接続する配線１９は、第１の電極パッド１５−１と第２の電極パッド１５−２とに接続される。さらに、第３の電極パッド１５−３と第４の電極パッド１５−４とにも接続される。従って、図６に点線で示すように、２箇所に回路網が形成される。一方の回路網は、抵抗測定回路１８、配線１９、第１の電極パッド１５−１、第１のチップ用半田接合部１６−１、外部電極１３、第１のチップ用半田接合部１６−１、第２の電極パッド１５−２、配線１９の順に導電される回路網である。他方の回路網は、抵抗測定回路１８、配線１９、第４の電極パッド１５−４、第２のチップ用半田接合部１６−２、外部電極１３、第２のチップ用半田接合部１６−２、第３の電極パッド１５−３、配線１９の順に導電される回路網である。このような２箇所の回路網のそれぞれの抵抗値は、必要に応じて抵抗測定回路１８により測定することが可能である。

以上に説明した第２の変形例の電子機器によれば、第２の電極パッド１５−２、第３の電極パッド１５−３は、第２の実施形態の第１の変形例において説明したように、これら面積が、第１のチップ用半田接合部１６−１および第２のチップ用半田接合部１６−２が、半導体パッケージ用半田接合部２１より先に破損するような大きさに形成されている。従って、第２の実施形態の第１の変形例に係るチップ部品１１と同様の効果を得ることができる。

さらに、この第２の変形例の電子機器においては、第２の電極パッド１５−２、と第３の電極パッド１５−３との面積が互いに異なって形成されるため、これに応じて回路網の破断は、段階的に生じる。すなわち、初めに、面積が小さい第３の電極パッド１５−３上に形成された第２のチップ用半田接合部１６−２が破損し、続いて、面積が大きい第２の電極パッド１５−２上に形成された第１のチップ用半田接合部１６−１が破損する。従って、半導体パッケージ用半田接合部２１の破損を、段階的に事前に検出することができる。

具体的には、半導体パッケージ用半田接合部２１が破損するときのこの接合部２１にかかる負荷を１００％とする。このとき、面積が小さい第３の電極パッド１５−３を通る回路網の破断は、５０％の負荷で生じさせるように、第３の電極パッド１５−３の面積を設計する。そして、面積が大きい第２の電極パッド１５−２を通る回路網の破断は、８０％の負荷で生じさせるように、第２の電極パッド１５−２の面積を設計する。このように第２、第３の電極パッド１５−２、１５−３を形成することにより、半導体パッケージ半田接合部２１の破損を、段階的に事前に検出することができる。

（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図７Ａは、本発明の第３の実施形態の電子機器の要部を模式的に示す断面図である。なお、第３の実施形態の電子機器の説明においては、第２の実施形態の電子機器と異なる箇所について説明する。

図７Ａに示すように、第３の実施形態の電子機器は、第２の実施形態の電子機器と比較して、基体１２の一方の下面の外部電極１３の形状が異なる。

すなわち、図７Ｂに、図７Ａの破線Ａ−Ａ´に沿って切断した水平断面図を示すように、第３の実施形態に係るチップ部品１１において、基体１２の一方の下面の外部電極１３は、第１の電極パッド１５−１上の第１のチップ用半田接合部１６−１に接合する第１の外部電極１３−１と、第２の電極パッド１５−２上の第１のチップ用半田接合部１６−１に接合する第２の外部電極１３−１と、これらの第１の外部電極１３−１と第２の外部電極１３−２とを電気的に導通する第３の外部電極１３−３と、によって構成される。これらの外部電極１３−１、１３−２、１３−３はすべて同一材料にて一体形成されたものである
これにより、図７Ａおよび図７Ｂに点線で示すように、抵抗検出回路１８、配線１９、第２の電極パッド１５−２、第１のチップ用半田接合部１６−１、第２の外部電極１３−２、第３の外部電極１３−３、第１の外部電極１３−１、第１のチップ用半田接合部１６−１、第１の電極パッド１５−１、配線１９の順に導電される回路網が形成される。このような回路網の抵抗値は、必要に応じて抵抗測定回路１８により測定することが可能である。

以上に説明した第３の実施形態の電子機器によれば、第２の電極パッド１５−２は、この面積が、第１のチップ用半田接合部１６−１が、半導体パッケージ用半田接合部２１より先に破損するような大きさになるように形成されている。従って、第２の実施形態の電子機器と同様の効果を得ることができる。

さらに、第３の実施形態の電子機器によれば、第２の実施形態の電子機器と比較して、チップ部品１１を回路基板１４上に容易に実装することができる。これは、第３の実施形態のチップ部品１１においては、第１の外部電極１３−１と第２の外部電極１３−２との間隔を広くし、この間の第３の外部電極１３−３が細く形成されるためである。一般に実装する際の半田は、外部電極１３の表面に沿って広がる。従って、第３の外部電極１３−３を細く形成することによって、この第３の外部電極１３−３の表面には半田が広がりにくくなるため、実装時に、第１、第２の電極パッド１５−１、１５−２上にそれぞれ形成された第１のチップ用半田接合部１６−１が接合されることを抑制することができる。従って、第２の実施形態において説明したような基体１２の下面の外部電極１３の表面にエポキシ樹脂などを塗布しなくても、第１のチップ用半田接合部１６−１を離間して形成することができる。

なお、第３の外部電極に１３−３にはんだが広がり、第１、第２の電極パッド１５−１、１５−２上のそれぞれの第１のチップ用半田接合部１６−１が接合された場合であっても、第２の電極パッド１５−２上の第１のチップ用半田接合部１６−１が破断すると同時に、第３の外部電極１３−３の表面に広がった半田とも切断される。従って、上述したように第３の外部電極１３−３の表面に半田が広がった場合であっても、第２の電極パッド１５−２上の第１のチップ用半田接合部１６−１の破損により、電気抵抗値は上昇する。すなわち、チップ部品１１の近傍に実装された半導体パッケージ２０用半田接合部２１の破損を、事前に検出することができる。

また、第３の外部電極１３−３の配置位置によって、回路網が破断する時期を調節することができる。一般的に、回路網の破断の原因となる第１のチップ用半田接合部１６−１に発生する亀裂は、外側から発生して内部方向に進展する。従って、例えば図７Ｃに示すように第３の外部電極１３−３を外側に配置した場合、図７Ｂに示すように第３の外部電極１３−３を中央付近に配置した場合に比べて、早期に回路網が破断され、電気抵抗値は上昇する。すなわち、第３の外部電極１３−３を形成する位置によって、回路網の破断寿命を調節することもできる。

（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図８は、本発明の第４の実施形態の電子機器の要部を模式的に示す断面図である。なお、第４の実施形態の電子機器の説明においては、第３の実施形態の電子機器と異なる箇所について説明する。

図８に示すように、第４の実施形態の電子機器は、第３の実施形態の電子機器と比較して、チップ部品１１の両端部の外部電極１３が、それぞれ互いに離間した第１の外部電極１３−１と第２の外部電極１３−２とによって構成される点が異なる。すなわち、第３の実施形態のように、第１の外部電極１３−１と第２の外部電極１３−２との間に図７Ｂに示したような第３の外部電極１３−３は形成されず、完全に離間して形成されている。

さらに、第４の実施形態の電子機器においては、チップ部品１１の両端部の第２の外部電極１３−２は、板状の一枚の第２の外部電極１３−２として、基体１２の下面に形成されている。

また、第３の実施形態の電子機器と比較して、チップ部品１１の一方の外部電極１３に接合される第１のチップ用半田接合部１６−１は、第３の実施形態と同様に互いに離間して形成されが、他方の外部電極１３に接合される第２のチップ用半田接合部１６−２も同様に、互いに離間して形成される点が第３の実施形態と異なる。

また、第３の実施形態の電子機器と比較して、第１、第２の電極パッド１５−１、１５−２上にそれぞれ第１のチップ用半田接合部１６−１が形成される点は第３の実施形態と同様であるが、第３、第４の電極パッド１５−３、１５−４上にそれぞれ第２のチップ用半田接合部１６−２が形成される点は第３の実施形態と異なる。

また、抵抗測定回路１８に接続する配線１９は、第２の電極パッド１５−２と第３の電極パッド１５−３とにそれぞれ接続される。従って、図８に点線で示すように、抵抗測定回路１８、配線１９、第３の電極パッド１５−３、第２のチップ用半田接合部１６−２、板状の第２の外部電極１３−２、第１のチップ用半田接合部１６−１、第２の電極パッド１５−２、配線１９の順に導電される回路網が形成される。このような回路網の抵抗値は、必要に応じて抵抗測定回路１８により測定することが可能である。

以上に説明した第４の実施形態の電子機器によれば、第２の電極パッド１５−２、第３の電極パッド１５−３は、これらの面積が、第１の半田接合部１６−１および第２の半田接合部１６−２がそれぞれ半導体パッケージ用半田接合部２１より先に破損されるような大きさになるように形成されている。従って、第３の実施形態の電子機器と同様の効果を得ることができる。

さらに、この第４の実施形態の電子機器においては、第２の実施形態の第１の変形例において説明したように、熱疲労によって回路網が破断しやすい箇所が２箇所（第２の電極パッド１５−２上の第１のチップ用半田接合部１６−１および、第３の電極パッド１５−３上の第２のチップ用半田接合部１６−２）であるため、第３の実施形態の電子機器と比較して、半導体パッケージ用半田接合部２１の熱疲労による破断を、より高精度に事前に検出することができる。

さらに、この第４の実施形態の電子機器においては、チップ部品１１の両端にそれぞれ形成される第２の外部電極１３−２が、板状の一枚の第２の外部電極１３−２として基体１２の下面に形成され、さらにそれぞれの第１の外部電極１３−１と導通させるための第３の外部電極１３−３を形成する必要がないため、第３の実施形態のチップ部品１１と比較して、チップ部品１１の製造が容易である。加えて、第３の外部電極１３−３が形成されないため、実装時に、互いに離間した第１のチップ用半田接合部１６−１がそれぞれ接合し、互いに離間した第２のチップ用半田接合部１６−２がそれぞれ接合することを、より効果的に抑制することもできる。

しかし、第３の外部電極１３−３が形成されず、さらに、回路網は、この第３の外部電極１３−３を含まないため、第３の実施形態のチップ部品１１のように、回路網の破断寿命を調節する機能は有さない。

（第５の実施形態）
次に、本発明の第５の実施形態について説明する。図９Ａは、本発明の第５の実施形態の電子機器を模式的に示す断面図である。なお、第５の実施形態の電子機器の説明においては、第４の実施形態と異なる箇所について説明する。

図９Ａおよび、図９Ａの破線Ａ−Ａ´にそった上面図である図９Ｂに示すように、第５の実施形態の電子機器は、第４の実施形態の電子機器と比較して、基体１２の下面に形成される第２の外部電極１３−２の構造が異なる。

すなわち、第５の実施形態に係るチップ部品１１の第２の外部電極１３−２は、第１、第２のチップ用半田接合部１６−１、１６−２がそれぞれ接合される箇所の電極幅よりも、接合されない箇所の電極幅が細く形成された構造である。言い換えれば、チップ部品１１の両端部の第２の外部電極１３−２が、これらの第２の外部電極１３−２と同一材料の細い第３の外部電極１３−３によって接合された構造である。

従って、第５の実施形態の電子機器に形成される回路網は、図９Ａ、図９Ｂに点線で示すように、第４の実施形態の電子機器に形成される回路網と同様である。

以上に説明した第５の実施形態の電子機器によれば、第２の電極パッド１５−２および第３の電極パッド１５−３は、これらの面積が、第１のチップ用半田接合部１６−１および第２のチップ用半田接合部１６−２が半導体パッケージ用半田接合部２１よりも先に破損されるような大きさになるように形成される。従って、第４の実施形態の電子機器と同様の効果を得ることができる。ただし、第２の外部電極１３−２の構造は複雑になるため、チップ部品１１の製造の容易性という効果を期待することはできない。

しかし、第２の外部電極１３−２の構造を図９Ｂに示すような形状にした場合、第４の実施形態に係るチップ部品１１の第２の外部電極１３−２の構造と比較して、チップ部品１１の回路基板１４への実装の際に、第２の外部電極１３−２にそれぞれ接合する第１、第２のチップ用半田接合部１６−１、１６−２の広がりを抑制することができる。これは、第４の実施形態において説明したように実装時の半田は、外部電極１３の表面にそって広がるためである。従って、第４の実施形態の電子機器と比較して、基体１２の下面に形成されるそれぞれの第２の外部電極１３−２と、第１、第２のチップ用半田接合部１６−１、１６−２とのそれぞれの接合面積を容易に制御できるため、回路網の寿命を容易に制御することができる。

（第６の実施形態）
次に、本発明の第６の実施形態について説明する。図１０は、本発明の第６の実施形態の電子機器の要部を模式的に示す断面図である。なお、第６の実施形態の電子機器の説明においては、第３の実施形態の電子機器と異なる箇所について説明する。

図１０に示すように、第６の実施形態の電子機器は、第３の実施形態の電子機器と比較して、基体１２の一方の下面の外部電極１３は、互いに離間した第１の外部電極１３−１と第２の外部電極１３−２とによって構成され、これらの第１の外部電極１３−１と第２の外部電極１３−２とは、第３の外部電極１３−３によって接続されない点が異なる。

また、第３の実施形態の電子機器と比較して、互いに離間した第１の外部電極１３−１と第２の外部電極１３−２とは、第１のチップ用半田接合部１６−１を介して第１の電極パッド１５−１に接続されており、他方の外部電極１３は、第２のチップ用半田接合部１６−２を介して第２の電極パッド１５−２に接続される点も異なる。

また、第３の実施形態の電子機器と比較して、第１、第２のチップ用半田接合部１６−１、１６−２は、それぞれフィレット１７が形成されない点も異なる。

このような第６の実施形態の電子機器において、抵抗測定回路１８に接続する配線１９は、第１、第２の電極パッド１５−１、１５−２にそれぞれ接続される。従って、図１０に点線で示すように、抵抗測定回路１８、配線１９、第２の電極パッド１５−２、第２のチップ用半田接合部１６−２、外部電極１３、抵抗体２２、第１の外部電極１３−１、第１のチップ用半田接合部１６−１、第１の電極パッド１５−１、配線１９の順に導電される回路網が形成される。このような回路網の抵抗値は、必要に応じて抵抗測定回路１８により測定することが可能である。

ここで、回路基板１４と基体１２との線膨張率差によってチップ用半田接合部１６に熱応力が生じた場合、第１のチップ用半田接合部１６−１に生じる亀裂は、フィレット１７がない場合は、通常は、図１０において矢印で示すように、チップ部品１１の外部方向からチップ部品１１の中央に向かって進展する。従って、第６の実施形態の電子機器に形成される回路網の破断は、第１の外部電極１３−１との接合面積により破損寿命が定まる第１のチップ用半田接合部１６−１で生じる。

第６の実施形態の電子機器において、チップ部品１１の第１の外部電極１３−１は、これと第１のチップ用半田接合部１６−１との接合面積が、第１のチップ用半田接合部１６−１が、半導体パッケージ用半田接合部２１よりも先に破損するような大きさになるように形成されている。

以上に説明した第６の実施形態の電子機器によれば、チップ部品１１の一方の外部電極１３を、上述したように形成することによって、第３の実施形態の電子機器と同様の効果を得ることができる。

さらに、第６の実施形態の電子機器においては、一方の外部電極１３を第１の外部電極１３−１と第２の外部電極１３−２とで構成するが、これらに接合される第１のチップ用半田接合部１６−１は、第３の実施形態のように離間して形成されない。従って、第３の実施形態の電子機器と比較して、チップ部品１１の回路基板１４への実装を容易に行うことができる。

しかし、第３の外部電極１３−３が形成されず、さらに、回路網は、この第３の外部電極１３−３を含まないため、第３の実施形態のチップ部品１１のように、回路網の破断寿命を調節する機能は有さない。

（第７の実施形態）
次に、本発明の第７の実施形態について説明する。図１１は、本発明の第７の実施形態の電子機器の要部を模式的に示す断面図である。

図１１に示す第７の実施形態の電子機器は、図１Ａに示す第１の実施形態の電子機器の構造と、図３に示す第２の実施形態の電子機器の構造とを共に具備することを特徴とするものである。この第７の実施形態の電子機器の説明においては、第２の実施形態と異なる箇所について説明する。

図１１に示すように、第７の実施形態の電子機器は、第２の実施形態の電子機器と比較して、第２の実施形態に係るチップ部品１１の第１の電極パッド１５−１に相当する電極パッド１５が、互いに分離された２つの第１の電極パッド１５−１からなる点が異なる。

また、抵抗測定回路１８に接続する第１の配線１９−１は、互いに分離された２つの第１の電極パッド１５−１の一方と第２の電極パッド１５−２とにそれぞれ接続される。さらに、抵抗測定回路１８に接続する第２の配線１９−２は、互いに分離された２つの第１の電極パッド１５−１にそれぞれ接続される。従って、図１１に点線で示すように、２通りの回路網が形成される。

第１の回路網は、抵抗測定回路１８、第１の配線１９−１、第２の電極パッド１５−１、第１のチップ用半田接合部１６−１、外部電極１３、第１のチップ用半田接合部１６−２、第１の電極パッド１５−１、第１の配線１９−１の順に導電される回路網である。

第２の回路網は、抵抗測定回路１８、第２の配線１９−２、第１の電極パッド１５−１、第１のチップ用半田接合部１６−１、第１の電極パッド１５−１、第２の配線１９−２の順に導電される回路網である。

これらの第１、第２の回路網のそれぞれの抵抗値は、必要に応じて抵抗測定回路１８により測定することが可能である。

以上に説明した第７の実施形態の電子機器によれば、第２の電極パッド１５−２の一方の面積を第２の実施形態にて説明したように適宜形成することにより、第２の実施形態の電子機器と同様の効果を得ることができる。さらに、互いに離間した第１の電極パッド１５−１の一方の面積を第１の実施形態にて説明したように適宜形成することによって、第１の実施形態の電子機器と同様の効果を得ることができる。

さらに、このような第７の実施形態の電子機器によれば、一つのチップ部品１１に、上述した第１の回路網と第２の回路網とがそれぞれ形成されているため、破断の原因を差別化して検出することが可能である。

以上に本発明の実施形態について説明した。しかし本発明の実施形態は、上述の各実施形態のそのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。

また、上述の各実施形態に開示された複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。例えば、上述した第１の実施形態、第３の実施形態、および第６の実施形態のチップ部品１１を、第２の実施形態の各変形例と同様に変形してもよい。また、第４の実施形態および、第５の実施形態のチップ部品１１を、第２の実施形態の第２の変形例と同様に変形してもよい。

また、各実施形態において、チップ部品１１の基体１２はセラミックからなり、回路基板１４はＦＲ−４からなるものであった。しかし、本発明においては、これらの熱膨張率に差を有するものであればよく、特に、熱膨張率差が大きいほど高い精度で検出することが可能となる。

また、各実施形態の電子機器に係るチップ部品１１は、抵抗であった。しかし、図５に示す第２の実施形態の第１の変形例に係るチップ部品１１および、図１０に示す第６の実施形態に係るチップ部品１１を除く他のチップ部品１１は、外部電極１３間に抵抗体２２を有しない、キャパシタであってもよい。

１１・・・チップ部品、１２・・・基体、１３・・・外部電極、１３−１・・・第１の外部電極、１３−２・・・第２の外部電極、１３−３・・・第３の外部電極、１４・・・回路基板、１５・・・電極パッド、１５−１・・・第１の電極パッド、１５−２・・・第２の電極パッド、１５−３・・・第３の電極パッド、１５−４・・・第４の電極パッド、１６・・・チップ用半田接合部、１６−１・・・第１のチップ用半田接合部、１６−２・・・第２のチップ用半田接合部、１７・・・フィレット、１８・・・電気特性測定回路（抵抗測定回路）、１９・・・配線、１９−１・・・第１の配線、１９−２・・・第２の配線、２０・・・半導体パッケージ、２１・・・半導体パッケージ用半田接合部、２２・・・抵抗体。

Claims (15)

1. 回路基板と、
   この回路基板上にそれぞれが互いに離間して形成された第１の電極パッド、第２の電極パッドおよび第３の電極パッドと、
   誘電体からなる基体および、この基体の両端をそれぞれ覆うように形成された外部電極を備えたチップ部品と、
   前記第１の電極パッドおよび前記第２の電極パッド上に形成され、一方の前記外部電極と接合する第１のチップ用半田接合部と、
   前記第３の電極パッド上に形成され、他方の前記外部電極と接合する第２のチップ用半田接合部と、
   前記回路基板上に形成され、前記第１の電極パッド、前記第２の電極パッドおよび前記第３の電極パッドのうち、いずれか２つの電極パッド間の抵抗を測定する抵抗測定回路と、
   を具備することを特徴とする電子機器。
2. 前記回路基板上の前記チップ部品の近傍に、電子部品用半田接合部により実装された電子部品をさらに具備し、
   前記第１のチップ用半田接合部と前記第１の電極パッドとの接合面積または、前記第１のチップ用半田接合部と前記第２の電極パッドとの接合面積によって定められた前記第１のチップ用半田接合部の破損寿命が、前記電子部品用半田接合部の破損寿命よりも短いことを特徴とする請求項１に記載の電子機器。
3. 前記チップ部品は、前記回路基板上に電子部品用半田接合部により実装された電子部品上に実装され、
   前記第１のチップ用半田接合部と前記第１の電極パッドとの接合面積または、前記第１のチップ用半田接合部と前記第２の電極パッドとの接合面積によって定められた前記第１のチップ用半田接合部の破損寿命が、前記電子部品用半田接合部の破損寿命よりも短いことを特徴とする請求項１に記載の電子機器。
4. 前記第１のチップ用半田接合部は、前記第１の電極パッドと前記第２の電極パッドとの上に一体形成されたことを特徴とする請求項１乃至３のいずれかに記載の電子機器。
5. 前記第１のチップ用半田接合部は、前記第１の電極パッドと前記第２の電極パッドとの上に、それぞれ形成されたことを特徴とする請求項１乃至３のいずれかに記載の電子機器。
6. 前記第３の電極パッドは、互いに離間した２つの電極パッドからなるとともに、これらの２つの電極パッド上の前記第２のチップ用半田接合部は、前記互いに離間した２つの第３の電極パッド上にそれぞれ形成されることを特徴とする請求項５に記載の電子機器。
7. 前記基体の上面には、前記基体の両端にそれぞれ形成された前記外部電極を相互に接続する抵抗体が形成されたことを特徴とする請求項６に記載の電子機器。
8. 前記抵抗測定回路は、前記第１の電極パッドと前記第２の電極パッドとの間の抵抗および、前記互いに離間した２つの第３の電極パッドの間の抵抗を測定することを特徴とする請求項６に記載の電子機器。
9. 前記第１の電極パッドおよび前記第２の電極パッド上にそれぞれ形成された前記第１のチップ用半田接合部に接合する前記一方の外部電極は、それぞれの前記第１のチップ用半田接合部に接合する第１、第２の外部電極からなり、
   前記互いに離間した２つの第３の電極パッド上にそれぞれ形成された前記第２のチップ用半田接合部に接合する前記他方の外部電極は、それぞれの前記第２のチップ用半田接合部に接合する第１、第２の外部電極からなり、
   前記第１、第２のチップ用半田接合部にそれぞれ接合する前記第２の外部電極は、それぞれ前記基体の下面に形成され、前記第１、第２の外部電極と同一の材料により相互に接続されることを特徴とする請求項６に記載の電子機器。
10. 前記第１の電極パッドは、互いに離間した２つの電極パッドからなり、
    前記抵抗測定回路は、前記互いに離間した２つの第１の電極パッドの一方と前記第２の電極パッドとの間の抵抗および、前記互いに離間した２つの第１の電極パッドの間の抵抗を測定することを特徴とする請求項５に記載の電子機器。
11. 回路基板と、
    この回路基板上にそれぞれが互いに離間して形成された第１の電極パッド、第２の電極パッドと、
    誘電体からなる基体、この基体の両端をそれぞれ覆うように形成された外部電極および、前記基体の上面に形成され、前記基体の両端の前記外部電極を相互に電気的に接続する抵抗体からなるチップ部品と、
    前記第１の電極パッド上に形成され、一方の前記外部電極と接合する第１のチップ用半田接合部と、
    前記第２の電極パッド上に形成され、他方の前記外部電極と接合する第２のチップ用半田接合部と、
    前記回路基板上に形成され、前記第１の電極パッドと前記第２の電極パッドとの間の抵抗を測定する抵抗測定回路と、
    を具備し、
    前記基体の下面に形成された前記一方の前記外部電極は、それぞれ互いに離間した第１の外部電極と第２の外部電極とによって構成されることを特徴とする電子機器。
12. 前記回路基板上の前記チップ部品の近傍に、電子部品用半田接合部により実装された電子部品をさらに具備し、
    前記第１のチップ用半田接合部と前記第２の外部電極との接合面積によって定められた前記第１のチップ用半田接合部の破損寿命が、前記電子部品用半田接合部の破損寿命よりも短いことを特徴とする請求項１１に記載の電子機器。
13. 前記チップ部品は、前記回路基板上に電子部品用半田接合部により実装された電子部品上に実装され、
    前記第１のチップ用半田接合部と前記第２の外部電極との接合面積によって定められた前記第１のチップ用半田接合部の破損寿命が、前記電子部品用半田接合部の破損寿命よりも短いことを特徴とする請求項１１に記載の電子機器。
14. 被検出対象電子部品が電子部品用半田接合部により実装された回路基板上に、対向する外部電極に挟まれた誘電体である基体からなるチップ部品を、チップ用半田接合部により実装し、
    前記チップ用半田接合部の抵抗値を測定することにより、前記電子部品用半田接合部の破損寿命を検出することを特徴とする接続不良検出方法。
15. 前記抵抗値の時間的変化により、前記電子部品用半田接合部の破損の原因を特定することを特徴とする請求項１４に記載の接続不良検出方法。

Images