TWI571993B - 電壓調節裝置 - Google Patents

電壓調節裝置 Download PDF

Info

Publication number
TWI571993B
TWI571993B TW104112559A TW104112559A TWI571993B TW I571993 B TWI571993 B TW I571993B TW 104112559 A TW104112559 A TW 104112559A TW 104112559 A TW104112559 A TW 104112559A TW I571993 B TWI571993 B TW I571993B
Authority
TW
Taiwan
Prior art keywords
voltage regulating
power receiving
capacitor
regulating device
multilayer ceramic
Prior art date
Application number
TW104112559A
Other languages
English (en)
Other versions
TW201639102A (zh
Inventor
余振邦
游家崧
Original Assignee
朋程科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 朋程科技股份有限公司 filed Critical 朋程科技股份有限公司
Priority to TW104112559A priority Critical patent/TWI571993B/zh
Publication of TW201639102A publication Critical patent/TW201639102A/zh
Application granted granted Critical
Publication of TWI571993B publication Critical patent/TWI571993B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

電壓調節裝置
本發明是有關於一種電壓調節裝置，且特別是有關於一種車用電壓調節裝置。
在習知的車用裝置技術領域中，發電機的電壓調節器需要搭配電源濾波電容來進行設計，以提供對射頻干擾或電磁干擾的抑制。習知技術作法可能是在電壓調節裝置的刷架上或是刷架之外設置薄膜電容，若採用電容埋入刷架，則在高溫埋入過程中，容易產生電容值漂移，進一步有可靠度降低並增加潛在失效爆開機率風險。另一習知技術作法例如使用電路板，並在電路板上放置薄膜電容或是多層電容，這種方式必須負擔電路板成本。
如上所述，發電機電壓調節器需要搭配電源濾波電容，此電容若是設計在刷架或是刷架之外，通常是採用薄膜電容的設計，會增加機構件設計困難或是需要更多的模具費用或是佔用很大空間；例若是將此電容設計在電路板上則需要增加電路板原料成本與SMT組裝成本；若是在基板上採用多層電容，則在SMT後的分板過程中可能造成電容暗裂，造成高溫短路而導致失效模 式，並使整個系統有發生危險的可能。另外，習知技術的架構中，需要的裝置體積及成本都很高，降低產品的價格競爭力。
本發明提供一種電壓調節裝置，將電容封裝至晶片封裝結構中，以降低封裝的成本並且兼具安全性。
本發明的電壓調節裝置包括晶片封裝結構，晶片封裝結構包括導線架、電壓調節晶片、封裝打線(bonding wire)、多層陶瓷電容(multiple-layer ceramic capacitor,MLCC)。導線架具有接地端引腳、電源接收引腳。電壓調節晶片配置於一晶片座上。多層陶瓷電容的第一端藉由封裝打線耦接至電源接收引腳，且其第二端耦接至接地端引腳，或是，多層陶瓷電容的第一端耦接至電源接收引腳，且其第二端藉由封裝打線耦接至接地端引腳。
在本發明的一實施例中，上述的晶片封裝結構包括封裝膠體以包覆電壓調節晶片、晶片座、封裝打線、多層陶瓷電容以及導線架的至少一部分。其中，封裝打線用以形成熔絲元件並搭配多層電容提供對射頻干擾或電磁干擾的抑制。
在本發明的一實施例中，上述的多層陶瓷電容在發生短路現象時，封裝打線所提供的傳輸路徑被切斷，以使多層陶瓷電容與電源接收引腳相隔離。
在本發明的一實施例中，上述的電源接收引腳用以連接儲能裝置。
在本發明的一實施例中，上述的儲能裝置為車用電瓶。
在本發明的一實施例中，上述的電壓調節晶片具有至少電源接收銲墊，電源接收銲墊耦接至電源接收引腳。
在本發明的一實施例中，上述多層陶瓷電容至少為X7R等級，多層陶瓷電容的電容值大於0.47微法拉(μF)，多層陶瓷電容的工作電壓大於25伏特(V)。
在本發明的一實施例中，上述的多層陶瓷電容為表面貼合技術(surface-mount devices,SMD)電容。
在本發明的一實施例中，上述的多層陶瓷電容為彈性緩衝接腳(flexible terminal)多層陶瓷電容。
在本發明的一實施例中，上述的封裝打線的線徑不小於1密爾(mil)，且長度不小於2毫米。
在本發明的一實施例中，上述的多層陶瓷電容於彎曲試驗產生的失效模式通常保持在開路狀態。
基於上述，本發明的電壓調節裝置藉由將多層陶瓷電容與電壓調整晶片一同封裝至電壓調整裝置中，並且藉由封裝打線來形成熔絲元件，可以避免電容因為短路時造成的危險。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200‧‧‧電壓調節裝置
110、210‧‧‧電壓調節晶片
120‧‧‧導線架
130、230‧‧‧封裝打線
140‧‧‧晶片座
A‧‧‧區域
PAD1‧‧‧電源接收焊墊
PS‧‧‧儲能裝置
POW‧‧‧外部電源
GND‧‧‧接地端引腳
B‧‧‧電源接收引腳
C1、C2‧‧‧電容
EP‧‧‧電極墊
圖1繪示本發明一實施例之電壓調節裝置的示意圖。
圖2繪示本發明圖1實施例之電壓調節裝置100的局部放大圖。
圖3繪示本發明實施例之電壓調節裝置的等效電路示意圖。
圖4繪示本發明電壓調節裝置100的另一實施例之示意圖。
圖5繪示本發明圖4實施例之電壓調節裝置的等效電路示意圖。
請參照圖1，圖1繪示本發明一實施例之電壓調節裝置的示意圖。電壓調節裝置100具有一晶片封裝結構，在此晶片封裝結構中包括電壓調節晶片110、導線架120、電容C1以及封裝打線130。導線架120上至少具有接地端引腳GND(圖1未示出)、電源接收引腳B(圖1未示出)以及晶片座140。電壓調節晶片110配置於晶片座140上，另外，電容C1配置在導線架120上，並耦接在電源接收引腳B以及接地端引腳GND間。在本實施例中，電容C1可以是多層陶瓷電容(multiple-layer ceramic capacitor,MLCC)。
值得注意的是，電容C1的第一端可直接連接至接地端引腳GND，而電容C1的第二端可透過封裝打線130來連接至電源接收引腳B。重點在於，本實施例的封裝打線130可以作為熔絲元件，並且，當流經封裝打線130的電流過大時，封裝打線130可適時的被熔斷，並藉以切斷電容C1與電源接收引腳B連接路徑。
另外，電壓調節裝置100上可具有封裝膠體來包覆電壓調節晶片110、晶片座140、封裝打線130、電容C1以及導線架120的至少一部分。電容C1與電壓調節晶片110被設置在相同的封裝膠體中以形成單列式封裝(Single inline package,SIP)的架構，然實際實施時不限於此，本發明的晶片封裝架構可為其他任何型式的積體電路封裝，例如雙列式封裝。
為更清楚說明本發明圖1的實施例，以下請參照圖2，圖2繪示本發明圖1實施例之電壓調節裝置100的局部放大圖。圖2為電壓調節裝置100的區域A的局部放大示意圖。在圖2中，電壓調節晶片110上可具有多個銲墊，其中，電壓調節晶片110可透過一個或多個的電源接收銲墊PAD1來連接至電源接收引腳B。其中，電源接收銲墊PAD1與電源接收引腳B的連接方式可以利用打線的方式來完成，然而本發明並不限制連接至電源接收引腳B的電源接收銲墊數量，換句話說，在不同實施例中，可以有多個電源接收銲墊透過打線與電源接收引腳B連接。如此一來，電容C1的第一端可以與電源接收銲墊PAD1以及電源接收引腳B相連接。
電源接收引腳B可用來接收外部的儲能裝置所產生的外部電源。電壓調節晶片110則可透過與電源接收引腳B相耦接的電源接收銲墊PAD1來接收外部電源，並針對所接收的外部電源進行電壓調整動作來產生工作電源。電壓調節晶片110產生的工作電源可以供應給電子裝置來工作，以應用在交通工具(例如汽 車)上的電壓調節裝置100為例，工作電源可被供給至交通工具中的多個電子裝置上。
另外，關於電容C1的配置細節，電容C1具有第一端以及第二端，其第一端被配置在電極墊EP上，並藉由封裝打線130來耦接至電源接收引腳B，且電容C1的第二端則耦接至接地端引腳GND。
以下請同步參照圖2及圖3。圖3繪示本發明實施例之電壓調節裝置的等效電路示意圖。在圖3中，電壓調節裝置100可透過電源接收引腳B耦接至儲能裝置PS，並透過電源接收引腳B來接收儲能裝置PS所產生的外部電源POW。其中，儲能裝置PS可以是車用電瓶或電池。另外，在電壓調節裝置100中，封裝打線130形成熔絲元件，並耦接在電源接收引腳B以及電容C1的一端間，電容C1的另一端則耦接至接地端引腳GND。接地端引腳GND則耦接至參考接地電壓VSS。
關於本實施例的電壓調節裝置100的動作細節，電源接收引腳B可用以接收儲能裝置PS的外部電源POW，並將外部電源POW傳送至電源調整晶片110。電源調整晶片110則針對外部電源POW進行電壓調整的動作來產生工作電源。由於儲能裝置PS未必能夠提供穩定的外部電源PS，為使電源調整晶片110可以產生穩定的工作電源，電容C1可以用來濾除外部電源POW上的高頻雜訊。
值得注意的是，當電容C1因故而生損壞時，電容C1的 兩個端點間可能會產生短路的現象。這個短路的現象會使流經封裝打線130上的電流上升，並造成封裝打線130上溫度的增加。在當流經封裝打線130上的電流大於一電流上限時，作為熔絲元件的封裝打線130會因為逐漸上升的電流而被熔斷，並藉以切斷電容C1接收外部電源POW的路徑，防止封裝打線130上的電流持續增加而可能造成的危險。
值得一提的是，在當封裝打線130被熔斷後，電源調整晶片110仍可繼續依據外部電源POW來進行電壓調整動作，並持續產生工作電源給電子裝置。換句話說，本實施例中的電壓調節裝置100仍可繼續工作以維持交通工具(例如汽車)的運作，使用者可在此時間內將汽車行駛至保養廠來進行維修動作，降低因電容C1的損毀而產生的使用及維修上不方便的情況。
在本發明實施例中，設置於電壓調節裝置100中的電容C1可以為X7R等級以上的彈性緩衝接腳多層陶瓷電容。電容C1的尺寸可以是長度2.0mm、寬度1.25mm且高度0.6mm的表面貼合元件(surface mounted device,SMD)電容。另外，其工作電壓大於25V，例如可以是50V，電容值大於0.47微法拉，例如可以是2.2μF，而其電容值的容值變動範圍可以為±10%。電容C1提供的共振頻率大於1MHz的表現較為優異。另外，電容C1是利用射出埋入方式設置於導線架中，亦能避免電路板分板過程電容暗裂的問題。
在本實施例中，封裝打線130的尺寸為長度可不小於2 毫米(mm)且線徑不小於1密爾(mil)。封裝打線130的材質可以是鋁，假設當10安培(A)的電流流過於封裝打線130時，封裝打線130可以在約2.5秒內被熔斷。由於熔斷的時間很短，所以在此過程中電壓調節裝置100的外表不會有明顯的變化，同時也不會產生高溫，可以避免電容短路造成的熱事件(thermal event)，達到如同熔絲元件的功能。
值得一提的是，本實施例中，電容C1可以選擇設置在彎曲試驗失效模式時通常維持在開路狀態的電容。而電容C1產生失效的原因，常見為受溫度、應力或材料瑕疵影響而失效。
附帶一提的，透過設置電容C1於電源接收引腳B與接地端引腳GND間，發生自電源接收引腳B的靜電放電電流可以被電容C1有效的抑制。也就是說，電壓調節裝置100的靜電放電保護的等級可以有效的被提升。
本實施例的電壓調節裝置100可應用單列直插式的封裝(single inline package,SIP)結構，因此可以提供良好的散熱條件，亦能降低外界因素干擾如潮溼環境等，同時方便於測試。由於單列直插式封裝結構所採用的基板為導電架並非電路板，可以直接將晶片嵌入至導電架上，並直接進行焊線、封裝及成型，在設計上相對於電路板的設計方式來的簡易且低成本。
然而在本發明中，電容與封裝打線的實施方式並不僅限於前述實施例的操作，接著請參考圖4，圖4繪示本發明電壓調節裝置100的區域A的另一實施例之示意圖。在本實施例中，電容 C2的第一端可直接連接至電源接收引腳B，再經由打線與電壓調節晶片210上的電源接收焊墊PAD1及PAD2連接。另外，電容C2的第二端可被配置在電極墊EP上，並藉由封裝打線230來耦接至接地端引腳GND。
與前述實施例不同的是，在圖4中，封裝打線230可以是耦接在接地端引腳GND以及電容C2的一端間，並且電容C2的另一端可以是耦接至電源接收引腳B。具體而言，當電容C2發生短路現象時，封裝打線230所提供的傳輸路徑會被切斷，以使電容C2與該接地端引腳GND相隔離。
接著請一併參考圖4及圖5，圖5繪示本發明圖4實施例之電壓調節裝置的等效電路示意圖。在圖5的電壓調整裝置200中，封裝打線230形成的熔絲元件耦接在接地端引腳GND以及電容C2的一端間，而電容C2的另一端耦接至電源接收引腳B，並透過電源接收引腳B來接收儲能裝置PS所產生的外部電源POW。關於本實施例中的其餘操作細節可參考前述實施例，在此並不再贅述。簡單來說，本發明的電容以及封裝打線並不因耦接上的順序而影響操作，晶片設計人員當可視實際操作的狀況做適當的改變，在此並不加以設限。
綜上所述，本發明的電壓調節裝置藉由將多層陶瓷電容封裝至晶片封裝結構，並且藉由封裝打線耦接電壓調節晶片以及儲能裝置，可以避免電容因為短路時造成的危險。
雖然本發明已以實施例揭露如上，然其並非用以限定本 發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
110‧‧‧電壓調節晶片
130‧‧‧封裝打線
PAD1‧‧‧電源接收焊墊
C1‧‧‧電容
GND‧‧‧接地端引腳
B‧‧‧電源接收引腳
EP‧‧‧電極墊

Claims (9)

  1. 一種電壓調節裝置，包括：一晶片封裝結構，包括：一導線架，具有一接地端引腳以及一電源接收引腳，其中該電源接收引腳用以連接一儲能裝置；一電壓調節晶片；一封裝打線；以及一多層陶瓷電容，其包含一第一端及一第二端，其中：該第一端藉由該封裝打線耦接至該電源接收引腳，且該第二端耦接至該接地端引腳；或該第一端耦接至該電源接收引腳，且該第二端藉由該封裝打線耦接至該接地端引腳。
  2. 如申請專利範圍第1項所述的電壓調節裝置，其中，該封裝打線用以形成一熔絲元件，當該多層陶瓷電容發生短路現象時，該封裝打線所提供的傳輸路徑被切斷，以使該多層陶瓷電容與該電源接收引腳或該接地端引腳相隔離。
  3. 如申請專利範圍第1項所述的電壓調節裝置，其中該儲能裝置為車用電瓶。
  4. 如申請專利範圍第1項所述的電壓調節裝置，其中該晶片封裝結構包含一晶片座以及一封裝膠體，該電壓調節晶片配置於該晶片座上，該封裝膠體用以包覆該電壓調節晶片、該晶片座、該封裝打線、該多層陶瓷電容以及該導線架的至少一部分，且該 電壓調節晶片具有至少一電源接收銲墊，該電源接收銲墊耦接至該電源接收引腳。
  5. 如申請專利範圍第1項所述的電壓調節裝置，其中該多層陶瓷電容至少為X7R等級，該多層陶瓷電容的電容值大於0.47微法拉，該多層陶瓷電容的工作電壓大於25伏特。
  6. 如申請專利範圍第5項所述的電壓調節裝置，其中該多層陶瓷電容為表面貼合技術電容或為彈性緩衝接腳多層陶瓷電容。
  7. 如申請專利範圍第1項所述的電壓調節裝置，其中該晶片封裝結構為單列直插式封裝結構。
  8. 如申請專利範圍第1項所述的電壓調節裝置，其中該封裝打線的線徑不小於1密爾，且長度不小於2毫米。
  9. 如申請專利範圍第1項所述的電壓調節裝置，其中該多層陶瓷電容於彎曲試驗失效模式時保持在常開路狀態。
TW104112559A 2015-04-20 2015-04-20 電壓調節裝置 TWI571993B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104112559A TWI571993B (zh) 2015-04-20 2015-04-20 電壓調節裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104112559A TWI571993B (zh) 2015-04-20 2015-04-20 電壓調節裝置

Publications (2)

Publication Number Publication Date
TW201639102A TW201639102A (zh) 2016-11-01
TWI571993B true TWI571993B (zh) 2017-02-21

Family

ID=57850395

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112559A TWI571993B (zh) 2015-04-20 2015-04-20 電壓調節裝置

Country Status (1)

Country Link
TW (1) TWI571993B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511908A (en) * 2003-07-17 2005-03-16 Du Pont Thin film dielectrics for capacitors and methods of making thereof
CN102782973A (zh) * 2010-01-05 2012-11-14 贝尔金国际股份有限公司 改进型电源和与其有关的方法
CN204244024U (zh) * 2014-12-09 2015-04-01 朋程科技股份有限公司 发电机电压调节器及其导线架

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511908A (en) * 2003-07-17 2005-03-16 Du Pont Thin film dielectrics for capacitors and methods of making thereof
CN102782973A (zh) * 2010-01-05 2012-11-14 贝尔金国际股份有限公司 改进型电源和与其有关的方法
CN204244024U (zh) * 2014-12-09 2015-04-01 朋程科技股份有限公司 发电机电压调节器及其导线架

Also Published As

Publication number Publication date
TW201639102A (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
CN105814687B (zh) 半导体封装及其安装结构
US9653421B2 (en) Semiconductor device
JP2016136608A (ja) 半導体装置
US9905501B2 (en) Semiconductor device, embedded capacitor unit, semiconductor package, and method of manufacturing embedded capacitor unit
TWI571993B (zh) 電壓調節裝置
US9414490B2 (en) Electrical circuit board trace pattern to minimize capacitor cracking and improve reliability
JP5355149B2 (ja) 電子機器および、電子機器を用いた電子部品の接続不良検出方法
TWI387024B (zh) 半導體裝置以及修改積體電路的方法
CN106158837B (zh) 电压调节装置
US6078092A (en) Resettable fuse integrated circuit package
ITMI20110276A1 (it) Dispositivo elettronico per applicazioni ad elevata potenza
US8963150B2 (en) Semiconductor device having a test pad connected to an exposed pad
US10250215B2 (en) Electronic circuit and method for mounting electronic circuit
JP2010021357A (ja) 半導体集積回路装置
US20120314377A1 (en) Packaging structure embedded with electronic elements and method of fabricating the same
US20140131083A1 (en) Printed circuit board and method for manufacturing the same
US8164916B1 (en) Techniques for attenuating resonance induced impedance in integrated circuits
CN105830204A (zh) 功率半导体模块
JP2007027645A (ja) 半導体装置
US10270219B1 (en) Packaging structure of laser diode
EP3032372A1 (en) Method for performing impedance profile control of a power delivery network in an electronic device, and associated apparatus
US20170077086A1 (en) Electrostatic Discharge Protection Element
CN211150336U (zh) 一种陶瓷电容器
KR101388739B1 (ko) 반도체 패키지
US20210074621A1 (en) Semiconductor package