JP2010205752A - 回路基板およびその製造方法、回路装置およびその製造方法 - Google Patents

回路基板およびその製造方法、回路装置およびその製造方法 Download PDF

Info

Publication number
JP2010205752A
JP2010205752A JP2009046275A JP2009046275A JP2010205752A JP 2010205752 A JP2010205752 A JP 2010205752A JP 2009046275 A JP2009046275 A JP 2009046275A JP 2009046275 A JP2009046275 A JP 2009046275A JP 2010205752 A JP2010205752 A JP 2010205752A
Authority
JP
Japan
Prior art keywords
conductive pattern
coating resin
plating film
circuit board
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009046275A
Other languages
English (en)
Inventor
Tomohiro Kuzuu
知宏 葛生
Takeshi Nakamura
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009046275A priority Critical patent/JP2010205752A/ja
Publication of JP2010205752A publication Critical patent/JP2010205752A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】微細化された配線層同士のショートが防止された回路基板およびその製造方法を提供する。
【解決手段】本発明の回路基板10は、絶縁基板12と、絶縁基板12の上面に形成された第1導電パターン14と、第1導電パターン14の側面を被覆するように絶縁基板12の上面に形成された第1被覆樹脂18と、パットとなる領域の第1導電パターン14の上面を被覆する第1メッキ膜24とを備えて構成される。この様な構成とすることにより、第1導電パターン14の側面にメッキ膜が形成されないので、メッキ膜を経由して隣接する第1導電パターン14同士がショートすることが防止される。
【選択図】図1

Description

本発明は、メッキ膜により被覆されるパッドを備える回路基板およびその製造方法に関する。更に本発明は、そのような回路基板を含む回路装置およびその製造方法に関する。
電子機器の小型化および高機能化に伴い、その内部に収納される回路装置においては、多層配線構造を備えた基板に半導体素子を固着した構造が主流になっている(特許文献1)。
図9を参照して、多層の配線層を備えた回路装置100の構造を説明する。図9(A)は回路装置100を示す断面図であり、図9(B)は配線層の一部を拡大して示す断面図である。
図9(A)を参照して、回路装置100は、両主面に配線層が形成された基材101と、この基材101の上面に固着された半導体素子105と、半導体素子105を被覆する封止樹脂106とから主に構成されている。
第1配線層102Aは、ガラスエポキシ等の絶縁性材料から成る基材101の上面に形成され、一部はボンディングパッドとして機能している。ボンディングパッドとして機能する部分以外の第1配線層102Aは、樹脂から成る被覆層109により被覆されている。
第2配線層102Bは基材101の下面に形成され、裏面に半田電極111が付着されるパッドを構成している。第1配線層102Aと第2配線層102Bとは、基材101を貫通する接続部104を経由して所定の箇所にて接続されている。
半導体素子105の下面は、エポキシ樹脂等から成る接着材を介して基材101の上面に固着されている。また、半導体素子105の上面に設けられた電極は、金属細線108を経由して第1の配線層102Aと接続されている。
上記した第1配線層102Aは、比較的柔らかい銅を主材料とする金属から成る。従って、ワイヤボンディング時のエネルギーを、第1の配線層102Aから成るボンディングパッドの上面に与えると、第1配線層102Aが変形してしまう恐れがある。
図9(B)を参照して、ワイヤボンディングによる第1配線層02Aの変形を防止するために、第1配線層102Aの表面は、メッキ膜120により被覆される。例えば、電解メッキ法または無電解メッキ法を施すことにより、ニッケルまたは金から成るメッキ膜120により第1配線層102Aの表面が被覆される。この様にすることで、メッキ膜120により第1配線層102Aの表面が保護され、ワイヤボンディング時のエネルギーによる第1配線層102Aの変形が防止される。更に、メッキ膜120として、順次積層されたニッケル膜および金膜を採用すると、ニッケル膜により金の銅への拡散が防止され、ワイヤボンディングが更に安定化される。
また、電解メッキ法および無電解メッキ法では、両面に配線層が形成された基材101を、メッキ液に浸漬してメッキ膜を形成するので、メッキ液に接触する第1配線層102Aの上面および側面がメッキ膜120により被覆される。
特開2006−190960号公報
しかしながら、上記した構成の回路装置100を小型化するために、第1配線層102Aを微細化しようとすると、メッキ膜120により隣接する第1配線層102A同士がショートしてしまう問題があった。
具体的には、図9(B)を参照して、第1配線層102Aを微細に構成するためには、隣接する第1配線層102AのピッチL11をできるだけ短くする必要がある。一方、ワイヤボンディング時の歩溜まりを向上させるためには、ボンディングパッドとして機能する第1配線層102Aの上面の幅L12を長くすることが好ましい。従って、これらを両立させようとすると、第1配線層同士が離間する距離L13が必然的に短くなってしまう。
上記した条件を満たすために、例えば、ピッチL11を80μmとし、第1配線層102Aの上端の幅L12を40μmとした場合、第1配線層102A同士が離間する距離L13は極めて短くなる。具体的には、第1配線層102Aの側面はウェットエッチングにより形成された傾斜面であり、更に、第1配線層102Aの側面は厚みが5μm程度のメッキ膜120により被覆されているので、距離L13は20μm程度以下となってしまう。
この様に、第1配線層102A同士が離間する距離L13が極めて短くなると、メッキ膜120を介して、隣接する第1配線層102A同士がショートしてしまう恐れがある。
本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、微細化された配線層同士のショートが防止された回路基板およびその製造方法を提供することにある。更に、本発明の目的は、このような構成の回路基板を含む回路装置およびその製造方法を提供することにある。
本発明の回路基板は、絶縁基板の上面に形成されてパッドを含む第1導電パターンと、前記第1導電パターンの側面を被覆する様に前記絶縁基板の上面に形成された第1被覆樹脂と、前記パッドとなる部分の前記第1導電パターンの上面を被覆する第1メッキ膜と、を備え、前記第1メッキ膜が付着される前記第1導電パターンの上面は、第1被覆樹脂の上面と同一平面上または下方に位置することを特徴とする。
本発明の回路基板の製造方法は、パッドを含む第1導電パターンが上面に形成された絶縁基板を用意する工程と、前記第1導電パターンの側面が被覆されるように、前記絶縁基板の上面に第1被覆樹脂を形成し、前記第1導電パターンの上面を前記第1被覆樹脂から露出させ、前記第1導電パターンの上面を前記第1被覆樹脂の上面と同一平面または下方に配置させる工程と、前記パッドとなる領域の前記第1導電パターンの上面に第1メッキ膜を成膜する工程と、を備えることを特徴とする。
本発明によれば、パッドとなる第1導電パターンの側面を樹脂膜で被覆し、第1導電パターンの上面のみに第1メッキ膜を被覆している。従って、第1導電パターンの側面が第1メッキ膜により被覆されないので、第1メッキ膜を経由したショートが抑制され、第1導電パターン同士が離間する距離を一定以上に確保されるので両者のショートが防止される。
本発明の回路基板を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の回路基板を示す図であり、(A)は断面図であり、(B)は拡大された断面図であり、(C)は回路基板の他の構成を示す断面図である。 本発明の回路基板を示す断面図である。 本発明の回路装置を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の回路基板の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の回路基板の製造方法を示す図であり、(A)−(D)は断面図である。 本発明の回路基板の製造方法を示す図であり、(A)−(D)は断面図である。 本発明の回路基板の製造方法を示す図であり、(A)−(D)は断面図である。 背景技術の回路装置を示す図であり、(A)は断面図であり、(B)は拡大された断面図である。
<第1の実施の形態>
本形態では、図1から図4を参照して、回路基板および回路装置の構成を説明する。
図1(A)は回路基板10を示す断面図であり、図1(B)は回路基板10の平面図である。
回路基板10は、絶縁基板12と、絶縁基板12の上面に形成された第1導電パターン14と、第1導電パターン14の側面を被覆する第1被覆樹脂18と、絶縁基板12の下面に形成された第2導電パターン20と、第2導電パターン20の側面を被覆する第2被覆樹脂22と、絶縁基板12を貫通して所定の箇所で第1導電パターン14と第2導電パターン20とを接続するビア29とを主要に備えている。
絶縁基板12は、例えばガラス繊維にエポキシ樹脂を含浸させたガラスエポキシ等であり、樹脂材料を主体とするインターポーザーである。絶縁基板12は、上面および下面に配線層が形成されると共に、製造工程に於いて実装される半導体素子を機械的に支持する機能も有する。絶縁基板12の材料としては、樹脂を主体とする材料以外も採用可能であり、例えば、セラミックまたはSi等の無機材料から成る基板、銅やアルミニウム等の金属から成る金属基板を絶縁基板12の材料として採用することもできる。なお、金属基板が絶縁基板12の材料として採用された場合は、絶縁基板12の上面および下面は、樹脂等から成る絶縁層により被覆され、第1導電パターン14等と絶縁基板12とが絶縁される。
第1導電パターン14は、銅やアルミニウム等を主体とする金属から成り、絶縁基板12の上面に積層された厚みが20μm〜50μm程度の導電箔を選択的にエッチングすることにより所定形状に形成される。第1導電パターン14の材料としては、圧延された導電箔でも良いし、メッキ処理により絶縁基板12の上面に形成された導電膜でも良い。
図1(B)を参照して、各第1導電パターン14は、絶縁基板12の周辺部で一端が幅広なボンディングパッド16として形成され、他端は絶縁基板12の内部に向かって延在する配線として形成される。また、この図では、絶縁基板12の周辺部のみにボンディングパッド16が形成されているが、絶縁基板12の他の領域(例えば中心部付近)にボンディングパッド16が形成されても良い。ここで、ボンディングパッド16は、フリップチップボンディングされる際に用いられるバンプまたは金属細線が接続されるパッドである。
第2導電パターン20は、絶縁基板12の下面に形成されたパターンであり、材料や形成方法は第1導電パターン14と同様である。更に、第2導電パターン20の側面は第2被覆樹脂22により被覆されており、下面は第2メッキ膜26により被覆されている。また、第2メッキ膜26により被覆される第2導電パターン20の下面には、半田から成る外部電極34が付着される。
第1被覆樹脂18は、各第1導電パターン14の側面および絶縁基板12の上面を被覆するように形成され、エポキシ樹脂等の樹脂材料を絶縁基板12の上面に塗布して硬化することにより形成される。本形態では、第1被覆樹脂18は、第1導電パターン14の側面にメッキ膜が付着することを防止する機能を有するので、第1導電パターン14の側面は全面的に第1被覆樹脂18により覆われる。また、第2被覆樹脂22は、絶縁基板12の下面および第2導電パターン20の側面を被覆するように形成されている。第2被覆樹脂22の構成および形成方法は第1被覆樹脂18と同様である。
更に、上記した第1被覆樹脂18および第1導電パターン14の上面は、エポキシ樹脂等の樹脂材料から成る第3被覆樹脂28により被覆される。具体的には、第1メッキ膜24が形成される領域を除外して、第1被覆樹脂18および第1導電パターン14の上面が第3被覆樹脂28により被覆される。
図2を参照して、第1導電パターン14および第1被覆樹脂18の構成を詳述する。図2(A)は図1(B)のA−A’線に於ける断面図であり、図2(B)は図2(A)を部分的に拡大して示す断面図であり、図2(C)は第1導電パターン14の他の構成を示す断面図である。
図2(A)を参照して、上記したように、パターンの微細化の為には第1導電パターン14同士のピッチL1を、例えば80μm以下に短くする必要がある。一方、ボンディングパッドとなる第1導電パターン14の上面の幅L2は、安定したボンディングを行うために、40μm以上が好適である。従って、上面の幅L2を所定以上に確保して微細化を実現するためには、第1導電パターン14同士の間隔L3を短くする必要がある。
本実施の形態では、ワイヤボンディングの衝撃を緩和するために形成される第1メッキ膜24を、第1導電パターン14の上面のみに形成し、第1導電パターン14の側面には第1メッキ膜24は形成していない。この様にすることで、第1導電パターン14の側面にメッキ膜が形成されないので、側面に形成されるメッキ膜を経由して隣接する第1導電パターン14同士がショートすることが防止される。
特に、ウェットエッチングにより形成される第1導電パターン14の側面は、裾広がりの傾斜面であるので、間隔L3は短くなる傾向にある。しかしながら、本実施の形態では第1導電パターン14の側面にメッキ膜を形成しないことにより、間隔L3をできるだけ長くしてショートを防止している。具体的には、間隔L3は30μm程度となる。
図2(B)を参照して、ボンディングパッドとなる第1導電パターン14の上面に被着される第1メッキ膜24は2層のメッキ層から成る。具体的には、第1メッキ膜24は、第1導電パターン14の上面に形成されたニッケルから成るNi膜30と、このNi膜30の上面に形成されたAu膜32から成る。Ni膜30の厚みは5μm程度であり、Au膜32の厚みは0.5μm程度である。
更に、第1導電パターン14の上面と第1被覆樹脂18の上面とは同一平面上に位置している。換言すると、第1導電パターン14同士の間の領域には、第1被覆樹脂18が充填されている。このようにすることで、回路基板10の上面が凹凸が少ない平坦面となる。従って、第1導電パターン14および第2被覆樹脂22を被覆するように形成される第3被覆樹脂28(図1(A)参照)の上面が平坦面となり、この第3被覆樹脂28の上面に安定して半導体素子を固着することができる。
図2(C)を参照して、第1導電パターン14および第1メッキ膜24の他の形態を説明する。図2(A)に示した構成では、第1導電パターン14の上面と第1被覆樹脂18の上面とは一致していたが、ここでは、第1導電パターン14の上面は第1被覆樹脂18の上面よりも下方に位置している。即ち、第1導電パターン14の上面は、第1被覆樹脂18の上面から凹状に露出している。そして、凹状に露出する第1導電パターン14の上面に、第1メッキ膜24が形成されている。ここで、第1メッキ膜24の上面は、第1被覆樹脂18の上面に対して下方に位置しても良いし、同一平面上に位置しても良いし、上方に若干突出しても良い。この様にすることで、図2(B)の場合と比較して、第1被覆樹脂18から第1メッキ膜24が上方に突出する長さが短くなり、第1被覆樹脂18の上面が更に平坦な状態となる。更には、第1メッキ膜24の幅をより正確に制御できる利点もある。
更にまた、第1メッキ膜24に接触する第1被覆樹脂18の側面は傾斜面であるので、アンカー効果により第1メッキ膜24の剥離が抑制されている。
図3の断面図を参照して、次に、第1導電パターン14および第1メッキ膜24の更なる他の形態を説明する。ここでは、第1導電パターン14Aの上面およびその周辺部の第1被覆樹脂18の上面に、第1メッキ膜24が形成されている。
ここでは、先ず、絶縁基板12の上面に第1導電パターン14Aおよび14Bが形成されている。第1導電パターン14Aはパッドとして機能する。一方、第1導電パターン14Bはパッド同士を連結する配線部として機能するパターンであり、第1導電パターン14Aよりも細く形成されている。そして、第1導電パターン14A、14Bの側面は、第1被覆樹脂18により被覆されている。またここでは、第1導電パターン14A、14Bの上面は、第1被覆樹脂18の上面よりも下方に位置しているが、第1導電パターン14A、14Bの上面を、第1被覆樹脂18の上面と同一平面上に位置させても良い。
更に、第1被覆樹脂18の上面は全面的に第3被覆樹脂28により被覆され、第1導電パターン14Aおよびその周囲の第1被覆樹脂18の上面は、第3被覆樹脂28が形成されない開口部42となっている。そして、この開口部42の内部に形成された第1メッキ膜24は、第1導電パターン14Aの上面およびその周囲の第1被覆樹脂18を被覆している。第1メッキ膜24の平面視での形状は、円形または四角形形状である。また、配線として機能する第1導電パターン14Bの上面は第3被覆樹脂28により被覆されている。
ボンディングパッドとして機能する第1メッキ膜24を上記の様に構成することにより、第1メッキ膜24の幅を例えば50μm程度以上に広くすることが可能となる。具体的には、ボンディング時の安定性を向上させるために、第1導電パターン14Aの幅を広くすると、導電パターン同士のピッチが長くなってしまうために、パターンの微細化が阻害される恐れがある。そこでここでは、第1導電パターン14Aの幅は40μm程度に狭くし、第1導電パターン14Aおよびその周囲の第1被覆樹脂18の上面に第1メッキ膜24を形成している。この様にすることで、第1導電パターン14のピッチを広げずに、幅が広いボンディングパッドを第1メッキ膜24により構成することができる。
更にまた、配線部として機能している第1導電パターン14Bの上面は、第3被覆樹脂28により被覆されている。従って、第1メッキ膜24と第1導電パターン14Bとはショートしないので、第1導電パターン14Bと第1メッキ膜24とが離間する距離L4を10μm程度に短くすることができる。
次に、図4を参照して、上記した構成の回路基板10を備えた回路装置40の構成を説明する。図4(A)は回路装置40の断面図であり、図4(B)は平面図である。
図4(A)を参照して、回路装置40は、回路基板10と、回路基板10の上面に固着された半導体素子33と、半導体素子33が封止されるように回路基板10の上面を被覆する封止樹脂36とを備えて構成されている。
回路基板10の構成は図1等を参照して上記した通りであり、絶縁基板12の上面に第1導電パターン14が形成され、下面に第2導電パターン20が形成されている。
半導体素子33は、シリコン等から成る半導体基板の上面に、拡散工程によるトランジスタが多数形成されたLSIであり、上面の周辺部付近に多数個の電極が形成されている。半導体素子33の下面は、エポキシ樹脂等の絶縁性接着材を介して、回路基板10の上面(第3被覆樹脂28の上面)に固着されている。
半導体素子33と第1導電パターン14とは、Au線等から成る金属細線35を経由して電気的に接続される。具体的には、金属細線35の一端は半導体素子33の上面に形成された電極に接続され、他端は第1メッキ膜24により被覆される第1導電パターン14に接続される。図4(B)に示すように、第1導電パターン14の外側の端部は、幅の広いボンディングパッド16として形成されており、このボンディングパッド16に金属細線35が接続される。
封止樹脂36は、エポキシ樹脂等の熱硬化性樹脂やアクリル樹脂等の熱可塑性樹脂に、粒状のフィラーを充填して構成されている。そして、回路基板10の上面、半導体素子33および金属細線35が封止樹脂36により被覆されている。
ここで、上記の説明では、半導体素子33はフェイスアップで固着されているが、半導体素子33をフェイスダウンで接続しても良い。フェイスダウンで半導体素子33が接続される場合は、電極が形成された主面が下面となるように半導体素子33が回路基板10に固着される。そして、半導体素子33の電極と回路基板10の第1導電パターン14とは、ボール状の金や半田から成るバンプ電極を経由して接続される。
図2等を参照して説明したように、本形態では、金属細線35が接続される第1導電パターン14の上面のみに第1メッキ膜24を設けることにより、ボンディングパッドとなる部分の幅を一定以上に確保しつつ、第1導電パターン14Aの微細化を実現している。従って、第1導電パターン14の上面に金属細線35を安定してワイヤボンディングすることが可能になると共に、回路装置40の小型化が実現される。
<第2の実施の形態>
図5から図8を参照して、回路基板の製造方法および回路装置の製造方法を説明する。
図5を参照して、先ず、絶縁基板12の上面および下面に導電パターンを形成する。図5(A)は本工程を示す断面図であり、図5(B)は平面図である。
図5(A)を参照して、ガラスエポキシ基板等から成る絶縁基板12を用意し、絶縁基板12の上面に第1導電パターン14を形成する。第1導電パターン14は、圧延加工またはメッキ処理により形成された導電箔を、選択的にウェットエッチングすることにより形成される。第2導電パターン20も同様に、絶縁基板12の下面に貼着された導電箔を選択的にエッチングすることにより形成される。また、第1導電パターン14と第2導電パターン20とは、絶縁基板12を貫通して形成されたビア29を経由して所定箇所にて接続されている。
図5(B)に示すように、第1導電パターン14の一端は幅広に形成されてボンディングパッド16として機能する。
次に、第1導電パターン14の上面に第1メッキ膜24を形成する。本形態では、第1導電パターン同士のショートを防止するために、第1導電パターン14の上面のみにメッキ膜を付着させ、側面にはメッキ膜は形成していない。第1メッキ膜24の形成方法としては3つの方法があり、これらの方法を図6、図7および図8を参照して説明する。
図6を参照して、第1メッキ膜24を形成する第1の方法を説明する。この方法では、第1導電パターン14の上面と、第1導電パターン14の側面を被覆する第1被覆樹脂18の上面が同一平面上に位置している。図6の各図は本工程を示す断面図であり、図6(A)−図6(C)は図5(B)のA−A’線に於ける断面図であり、図6(D)は製造される回路基板を全体的に示す断面図である。
図6(A)を参照して、絶縁基板12の上面には、ボンディングパッドとして機能する第1導電パターン14が形成されている。第1導電パターン14のピッチL1は例えば80μmであり、第1導電パターン14の上面の幅L2は例えば40μm程度である。第1導電パターン14は、絶縁基板12の上面に貼着された導電箔を選択的にウェットエッチングすることにより形成されるので、第1導電パターン14の側面は裾広がりの傾斜面となっている。
図6(B)を参照して、次に、第1導電パターン14の側面が被覆されるように、第1被覆樹脂18を形成する。具体的には、第1導電パターン14の側面が被覆されるように、絶縁基板12の上面に樹脂材料(例えばエポキシ樹脂)を塗布して硬化させることにより第1被覆樹脂18が形成される。ここでは、第1導電パターン14の側面が全面的に第1被覆樹脂18により被覆され、第1被覆樹脂18の上面は第1導電パターン14の上面と同一平面上に位置している。ここで、第1導電パターン14の側面に加えて上面も被覆されるように第1被覆樹脂18を形成した後に、エッチング等の除去方法により第1被覆樹脂18を上面から均一に除去することで、第1導電パターン14の上面を第1被覆樹脂18から露出させても良い。また、本工程が終了した後に、次工程にてメッキ膜が形成される領域(ボンディングパッドとなる領域)以外の第1導電パターン14が被覆されるように、被覆樹脂が形成されても良い。
図6(C)を参照して、次に、第1導電パターン14の上面に第1メッキ膜24を形成する。ここでは、先ず、第1導電パターン14の上面に厚みが5μm程度のNi膜が形成され、このNi膜の上面に厚みが0.5μm程度のAu膜が形成される。第1メッキ膜24は、電解メッキ法により形成されても良いし無電解メッキ法により形成されても良い。電解メッキ法により形成されるときには、各第1導電パターン14がメッキ線により互いに接続された状態で電解メッキ処理が行われ、その後にメッキ線は切断される。また、無電解メッキ法により第1メッキ膜24を形成する場合は、金属との置換により、露出する第1導電パターン14の上面に第1メッキ膜24を形成する。
本実施の形態では、第1導電パターン14の側面を第1被覆樹脂18で被覆した状態でメッキ処理を行っている。従って、メッキ処理で形成される第1メッキ膜24は、第1導電パターン14の上面のみに成膜され、第1導電パターン14の側面には形成されない。このことから、隣接する第1導電パターン14の側面に形成されたメッキ膜が連続することにより、ショートが発生することが防止される。
更に、第1導電パターン14の上面および側面を被覆するようにメッキ膜を成膜すると、第1導電パターン14の角部を被覆するメッキ膜が丸みを帯びた形状となる。この様に成ると、第1導電パターン14の上面を平坦に被覆するメッキ膜の幅(トップ幅)が短くなり、安定したボンディングが困難になる恐れがある。一方、本形態では、第1導電パターン14の上面のみに第1メッキ膜24を形成しているので、第1メッキ膜24は全面的に平坦に形成され、第1メッキ膜24の幅を、第1導電パターン14の上面の幅と同等とすることができる。
図6(D)に、上記工程を経てメッキ膜が形成された回路基板の断面図を示す。上記した説明では、絶縁基板12の上面に形成された第1導電パターン14に対してメッキ処理が施されたが、絶縁基板12の下面に形成された第2導電パターン20に対しても同時にメッキ膜が形成されても良い。この場合は、第1被覆樹脂18と同様の製造方法で、第2導電パターン20の側面が被覆されるように、絶縁基板12の下面に第2被覆樹脂22が形成される。そして、第2被覆樹脂22により被覆されない第2導電パターン20の下面に、第2メッキ膜26が形成される。第2メッキ膜26の構成は、上記した第1メッキ膜24と同様であり、順次積層されたNi膜およびAu膜から成る。第2メッキ膜26により被覆された第2導電パターン20の下面には、半田から成る外部電極が溶着される。
更に、ボンディングパッドとして機能する領域以外の第1導電パターン14の上面は、第3被覆樹脂28により被覆されている。この第3被覆樹脂28は、第1メッキ膜24がメッキ処理される以前に形成されている。第1導電パターン14の上面と第1被覆樹脂18の上面とは同一平面に位置しているので、これらを被覆するように形成される第3被覆樹脂28も極めて平坦に形成される。
上記した工程に於いて、絶縁基板12の上面のみに第1被覆樹脂18を形成すると、例えばエポキシ樹脂等の熱硬化性樹脂から成る第1被覆樹脂18が硬化収縮することにより、絶縁基板12が湾曲してしまう恐れがある。本実施形態では、絶縁基板12の上面を第1被覆樹脂18により被覆すると共に、絶縁基板12の下面も第2被覆樹脂22により被覆している。従って、第1被覆樹脂18および第2被覆樹脂22により均等に硬化収縮が作用して相殺されるので、絶縁基板12の湾曲が抑制されている。
更にここでは、2層に積層された導電パターンが開示されているが、樹脂から成る絶縁層を介して更に多層(4層や6層)の導電パターンが形成されても良い。この場合は、最も外側の層(最上層や最下層)の導電パターンが、上記した第1導電パターン14および第2導電パターン20の構成となる。
図7を参照して、第1メッキ膜24を形成する他の方法を説明する。基本的な製造方法は、図6を参照して説明したものと同様であり、ここでは、第1導電パターン14の上面を、第1被覆樹脂18の上面よりも下方に位置させている。このことにより第1メッキ膜24の上方への突起が抑制される。
図7(A)を参照して、先ず、絶縁基板12の上面に第1導電パターン14を形成し、第1被覆樹脂18の側面が被覆されるように、絶縁基板12の上面に第1被覆樹脂18を形成する。第1導電パターン14の上面は第1被覆樹脂18には被覆されずに上方に露出しており、第1導電パターン14の上面と、第1被覆樹脂18の上面とは同一平面上に位置している。
図7(B)を参照して、次に、第1被覆樹脂18から露出する第1導電パターン14をウェットエッチングする。このエッチング処理により、第1導電パターン14の上端部付近が均一に除去され、第1導電パターン14の上面は、第1被覆樹脂18の上面よりも下方に位置するようになる。第1導電パターン14の上面が、第1被覆樹脂18の上面から窪む深さは、例えば5μm程度以上である。
図7(C)を参照して、次に、露出する第1導電パターン14の上面に、第1メッキ膜24を成膜する。ここでは、上記した方法と同様に、Ni膜およびAu膜から成るメッキ膜を、第1導電パターン14の上面に積層させる。ここでも、第1メッキ膜24を成膜する方法としては、電解メッキ法でも良いし無電解メッキ法でも良い。本形態では、第1導電パターン14と第1メッキ膜24とを合計した厚みが、第1被覆樹脂18と同等程度となるので、第1メッキ膜24の上面は第1被覆樹脂18の上面と同一平面上に位置する。しかしながら、第1メッキ膜24の上面は、第1被覆樹脂18よりも若干上方に位置しても良いし、下方に位置しても良い。
上記方法により形成された、第1メッキ膜24にはアンカー効果が作用することにより、第1メッキ膜24の基板からの剥離が抑制されている。具体的には、第1メッキ膜24の側面は、第1被覆樹脂18の側面に接触しており、この第1被覆樹脂18の側面は下部よりも上部の方が狭い傾斜面となっている。従って、第1被覆樹脂18の側面に第1メッキ膜24が嵌合することによるアンカー効果が発生して、第1メッキ膜24の剥離が防止される。
図7(D)に、上記方法により第1メッキ膜24が形成された回路基板の断面図を示す。ここでは、ボンディングパッドとなる領域の第1導電パターン14の上面に、第1メッキ膜24が形成されている。そして、ボンディングパッド以外の配線等と成る部分の第1導電パターン14は、第3被覆樹脂28により被覆されている。
更に、絶縁基板12の下面に形成される第2導電パターン20に関しても、第1導電パターン14と同様に第2導電パターン20により被覆される。具体的には、第2導電パターン20の側面が被覆されるように、絶縁基板12の下面を第2被覆樹脂22により被覆する。次に、露出する第2導電パターン20の下面に対してエッチング処理を行い、第2導電パターン20の下面を、第2被覆樹脂22よりも上方に位置させる。更に、第2導電パターン20の下面に第2メッキ膜26を成膜して、第2メッキ膜26の下面と第2被覆樹脂22の下面を同一平面上に位置させる。
図8を参照して、次に、第1メッキ膜を形成する更なる他の方法を説明する。ここで説明する第1メッキ膜の形成方法は、図7を参照して説明した方法と基本的には同一であり、第1導電パターンよりも広い第1メッキ膜を形成している。
図8(A)を参照して、先ず、絶縁基板12の上面に第1導電パターン14を形成し、第1導電パターン14の側面が覆われるように、絶縁基板12の上面に第1被覆樹脂18を形成する。さらに、その後ウェットエッチングを第1導電パターン14に対して施すことにより、第1導電パターン14の上面を、第1被覆樹脂18の上面よりも下方に位置している。ここで、第1導電パターン14に対してエッチングを行わずに、第1導電パターン14の上面と第1被覆樹脂18の上面とを同一平面上に位置させても良い。
ここでは、ボンディングパッドおよび配線を含む第1導電パターン14が形成されている。第1導電パターン14C、14E、14Fはボンディングパッドであり、第1導電パターン14D、14Gは配線である。配線となる第1導電パターン14D、14Gの幅は、ボンディングパッドとなる第1導電パターン14C、14E、14Fよりも狭く形成されている。
図8(B)を参照して、次に、第1被覆樹脂18が被覆されるように、第3被覆樹脂28を形成して所定の箇所に開口部を設ける。具体的には、液状またはシート状の樹脂材料から成る第3被覆樹脂28により、第1導電パターン14および第1被覆樹脂18の上面を被覆した後に、露光及び現像処理を行うことで、円形または多角形形状の開口部を設ける。具体的には、ボンディングパッドである第1導電パターン14Cの上面およびその周辺部の第1被覆樹脂18の上面が露出されるように、開口部42Cが形成される。一例として、第1導電パターン14Cの幅L5が40μmであれば、開口部42Cの幅L6は60μm程度である。同様に、第1導電パターン14E、14Fに対応して、開口部42E、42Fが形成される。一方、配線として機能する第1導電パターン14D、14Gの上面は、第3被覆樹脂28により被覆されている。
図8(C)を参照して、次に、図8(B)に示した各開口部から露出する第1導電パターンおよびその周囲の第1被覆樹脂18の上面に、メッキ処理による第1メッキ膜を形成する。具体的には、第1導電パターン14Cの上面およびその周辺部に第1メッキ膜24Cを形成する。同様に、第1導電パターン14E、14Fに対しても、第1メッキ膜24E、24Fが形成される。これらのメッキ膜は、電解メッキ処理または無電解メッキ処理により成膜される。
上記方法により、第1メッキ膜24C等を形成することで、パターンのピッチを広げることなく、第1メッキ膜24C等の幅を広く確保することができる。具体的には、第1導電パターン14には、ボンディングパットとなる部分(例えば第1導電パターン14C)と、配線となる部分(例えば第1導電パターン14D)が有り、これらのパターンは微細化の為に狭ピッチで配置されている。
第1導電パターン14Cの上面には、第1導電パターン14Cの2倍程度以上の幅を有する第1メッキ膜24Cが形成されており、幅広の第1導電パターン14Cがボンディングパッドとして機能することで、安定したワイヤボンディングが行われる。一方、第1導電パターン14Cに隣接する第1導電パターン14Dは、第3被覆樹脂28により上面が被覆されている。従って、第1メッキ膜24Cを介して、第1導電パターン14Cと第1導電パターン14Dとのショートは防止されている。
図8(D)に、上記方法によりメッキ膜が形成された回路基板の断面図を示す。上記したように、絶縁基板12の上面に形成された第1導電パターン14および第1被覆樹脂18は、第3被覆樹脂28により被覆されている。そして、第3被覆樹脂28に設けた開口部に、第1メッキ膜24が形成されている。
更に、絶縁基板12の下面にも同様に、第2導電パターン20および第2メッキ膜26が形成されている。具体的には、第2導電パターン20の側面が被覆されるように第2被覆樹脂が形成し、第2導電パターン20の配線に相当する部分および第2被覆樹脂22の下面を第4被覆樹脂38により被覆する。次に、第4被覆樹脂38を部分的に除去することで、第2メッキ膜26の下面およびその周辺部の第2被覆樹脂22の下面を露出させる。更に、第2導電パターン20の下面およびその周辺部に第2メッキ膜26を形成する。
以上の工程により、ボンディングパットとなる領域がメッキ膜により被覆された回路基板が製造される。
また、図4(A)に示したような回路装置40を製造する場合は以下の工程が必要とされる。
先ず、回路基板10の上面(第3被覆樹脂28の上面)に、エポキシ樹脂等から成る絶縁性接着材を介して、半導体素子33の下面を固着する。
次に、半導体素子33の上面に形成された電極と、第1導電パターン14とを金属細線35を介して接続する。本形態では、幅広に形成された第1導電パターン14の上面は第1メッキ膜24により被覆されており、金属細線35はこの第1メッキ膜24の上面にボンディングされる。ここで、半導体素子33がフェイスダウンで実装される場合は、半導体素子33の電極が形成された面が、バンプ電極を介して第1導電パターン14に接続される。
次に、半導体素子33、金属細線35および回路基板10の上面が被覆されるように、封止樹脂36を形成する。封止樹脂36を形成する方法としては、エポキシ樹脂等の熱硬化性樹脂を用いるトランスファーモールド、アクリル樹脂等の熱可塑性樹脂を用いるインジェクションモールド等が採用される。
また、第2メッキ膜26により被覆される第2導電パターン20の下面には、半田から成る外部電極34が形成される。
以上の工程により、回路基板10が採用された回路装置40が製造される。
10 回路基板
12 絶縁基板
14、14A、14B、14C、14D、14E、14F、14G 第1導電パターン
16 ボンディングパッド
18 第1被覆樹脂
20 第2導電パターン
22 第2被覆樹脂
24、24C、24E、24F 第1メッキ膜
26 第2メッキ膜
28 第3被覆樹脂
29 ビア
30 Ni膜
32 Au膜
33 半導体素子
34 外部電極
35 金属細線
36 封止樹脂
38 第4被覆樹脂
40 回路装置
42、42C、42E、42F 開口部

Claims (12)

  1. 絶縁基板の上面に形成されてパッドを含む第1導電パターンと、前記第1導電パターンの側面を被覆する様に前記絶縁基板の上面に形成された第1被覆樹脂と、前記パッドとなる部分の前記第1導電パターンの上面を被覆する第1メッキ膜と、を備え、
    前記第1メッキ膜が付着される前記第1導電パターンの上面は、第1被覆樹脂の上面と同一平面上または下方に位置することを特徴とする回路基板。
  2. 前記第1導電パターンの上面は、前記第1被覆樹脂の上面よりも下方に位置することを特徴とする請求項1記載の回路基板。
  3. 前記第1メッキ膜の側面は、傾斜面である前記第1被覆樹脂の側面により被覆されることを特徴とする請求項2記載の回路基板。
  4. 前記第1メッキ膜は、前記パッドとなる前記第1導電パターンおよびその周辺の前記第1被覆樹脂の上面に形成されることを特徴とする請求項3記載の回路基板。
  5. 前記第1メッキ膜は、前記第1導電パターンおよび前記第1被覆樹脂の上面を被覆する被覆樹脂に設けた開口部の内側に形成されることを特徴とする請求項4記載の回路基板。
  6. 前記絶縁基板の下面に形成された第2導電パターンと、前記第2導電パターンの側面を被覆する第2被覆樹脂と、前記第2導電パターンの下面に形成された第2メッキ膜とを更に備えることを特徴とする請求項5記載の回路基板。
  7. パッドを含む第1導電パターンが上面に形成された絶縁基板を用意する工程と、
    前記第1導電パターンの側面が被覆されるように、前記絶縁基板の上面に第1被覆樹脂を形成し、前記第1導電パターンの上面を前記第1被覆樹脂から露出させ、前記第1導電パターンの上面を前記第1被覆樹脂の上面と同一平面または下方に配置させる工程と、
    前記パッドとなる領域の前記第1導電パターンの上面に第1メッキ膜を成膜する工程と、を備えることを特徴とする回路基板の製造方法。
  8. 前記第1導電パターンの上面をエッチングすることにより、前記第1導電パターンの上面を前記第1被覆樹脂の上面よりも下方に位置させ、
    前記第1導電パターンの上面を被覆する前記第1メッキ膜の側面を前記第1被覆樹脂の側面に接触させることを特徴とする請求項7記載の回路基板の製造方法。
  9. 前記第1メッキ膜は、前記第1導電パターンの上面および前記第1導電パターンの周囲の前記第1被覆樹脂の上面に形成されることを特徴とする請求項8記載の回路基板の製造方法。
  10. 前記絶縁基板の下面に形成された第2導電パターンの側面を第2被覆樹脂により被覆し、前記第2導電パターンの下面に第2メッキ膜を形成する工程を更に備えることを特徴とする請求項9記載の回路基板の製造方法。
  11. 請求項1記載の回路基板と、前記回路基板の上面に固着されて前記第1導電パターンから成るパッドと電気的に接続された半導体素子とを備えたことを特徴とする回路装置。
  12. 請求項7記載の回路基板の製造方法により製造された回路基板に半導体素子を載置し、前記第1導電パターンパッドから成るパッドと前記半導体素子とを接続する工程を備えることを特徴とする回路装置の製造方法。
JP2009046275A 2009-02-27 2009-02-27 回路基板およびその製造方法、回路装置およびその製造方法 Pending JP2010205752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009046275A JP2010205752A (ja) 2009-02-27 2009-02-27 回路基板およびその製造方法、回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009046275A JP2010205752A (ja) 2009-02-27 2009-02-27 回路基板およびその製造方法、回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010205752A true JP2010205752A (ja) 2010-09-16

Family

ID=42967007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009046275A Pending JP2010205752A (ja) 2009-02-27 2009-02-27 回路基板およびその製造方法、回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010205752A (ja)

Similar Documents

Publication Publication Date Title
US9627309B2 (en) Wiring substrate
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9824963B2 (en) Wiring board, and semiconductor device
JP2010219489A (ja) 半導体装置およびその製造方法
JP6816964B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2015517745A (ja) ワイヤボンド相互接続を用いた基板レス積層可能パッケージ
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
TWI480989B (zh) 半導體封裝件及其製法
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP5147755B2 (ja) 半導体装置及びその製造方法
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
TW201618257A (zh) 半導體封裝
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010109274A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2005286057A (ja) 回路装置およびその製造方法
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
CN111199924B (zh) 半导体封装结构及其制作方法
TWI420610B (zh) 半導體裝置及其製造方法
JP2005150344A (ja) 半導体装置およびその製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP3914094B2 (ja) 半導体装置
JP2010205752A (ja) 回路基板およびその製造方法、回路装置およびその製造方法