JP2010199131A - 熱電素子の成膜方法 - Google Patents

熱電素子の成膜方法 Download PDF

Info

Publication number
JP2010199131A
JP2010199131A JP2009039221A JP2009039221A JP2010199131A JP 2010199131 A JP2010199131 A JP 2010199131A JP 2009039221 A JP2009039221 A JP 2009039221A JP 2009039221 A JP2009039221 A JP 2009039221A JP 2010199131 A JP2010199131 A JP 2010199131A
Authority
JP
Japan
Prior art keywords
thermoelectric element
film
pvd
plating
thermoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009039221A
Other languages
English (en)
Other versions
JP5293260B2 (ja
Inventor
Kaoru Shimano
薫 島野
Hodo Suzuki
奉努 鈴木
Kenji Io
健児 井尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP2009039221A priority Critical patent/JP5293260B2/ja
Publication of JP2010199131A publication Critical patent/JP2010199131A/ja
Application granted granted Critical
Publication of JP5293260B2 publication Critical patent/JP5293260B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 従来のPVD法と比較して低コストで、成膜時間が短く、熱電素子とバリア膜の間の密着力が高い熱電素子の成膜方法を提供すること。
【解決手段】 エッチングガスにより熱電素子1をエッチング処理するエッチング工程S1と、熱電素子1にPVD法によりPVD膜2を成膜するPVD成膜工程S2と、PVD膜2を形成した熱電素子1にメッキ法によりバリア膜3を成膜するメッキ成膜工程S3と、を備える。
【選択図】 図3

Description

本発明は、熱エネルギーと電気エネルギーとの間の変換を行う熱電素子の成膜方法に関する。
熱エネルギーと電気エネルギーを相互に変換する熱電モジュールは、トムソン効果、ペルチェ効果、ゼーベック効果等と呼ばれる熱電効果を発現するP型及びN型の熱電素子を組み合わせて構成されており、電子冷却素子や熱電発電素子等もこれに該当する。熱電モジュールは、構造が簡単かつ取り扱いが容易で安定な特性を維持できることから、広範囲に渡る利用が注目されている。
現在では、熱電性能や、取り扱い容易性等の観点から、ビスマス(Bi)、テルル(Te)、セレン(Se)、アンチモン(Sb)等を主成分とする熱電材料が広く利用されている。このような熱電材料は、ペルチェ効果(電流を流すことにより、吸熱又は放熱を生じる現象)を利用した温度制御用のモジュールに利用される場合が多い。即ち、モジュールの使用環境は、比較的低温(180℃以下)である。
ところが、このような熱電材料を、ゼーベック効果(温度差を与えると起電力が生じる現象)を利用した熱電発電用のモジュールに適用する場合には、通常、180℃よりも高温の環境下で使用されることになる。そのような場合には、熱電材料とそこに隣接している層との間における拡散が問題となる。即ち、熱電材料と半田との境界や、それら間に配置される半田接合層と熱電材料との境界において、半田等の側に含まれる異種元素が熱電材料側に拡散してしまうので、熱電性能や、熱電モジュールの耐久性等にダメージを与える。このような傾向は、熱電モジュールの使用環境の温度が高いほど顕著になる。
このような問題を解決するために、従来技術では熱電素子に対する異種元素の拡散防止、半田濡れ性向上を目的に、PVD法(Physical Vapor Deposition)の1つであるイオンプレーティング法により熱電材料と電極又は接合材料(半田)との間に膜厚が5μm程度のバリア膜(拡散防止層)を設けている(例えば、特許文献1参照)。
特開2008−10612号公報
しかしながら、従来のPVD法による成膜では、成膜時に真空排気が必要で、成膜速度がおよそ1μm/Hであり、コストと時間がかかる問題がある。また、イオンプレーティング法による成膜では、成膜条件により熱電素子とバリア膜の間の密着力の低下を招く問題がある。
本発明は、上記問題に鑑みてなされたものであり、従来のPVD法と比較して低コストで、成膜時間が短く、熱電素子とバリア膜の間の密着力が高い熱電素子の成膜方法を提供することを目的とする。
本発明の第1の課題解決手段は、エッチングガスにより熱電素子をエッチング処理するエッチング工程と、前記熱電素子にPVD法によりPVD膜を成膜するPVD成膜工程と、前記PVD膜を形成した前記熱電素子にメッキ法によりバリア膜を成膜するメッキ成膜工程と、を備えるものである。
また、第2の課題解決手段は、前記エッチングガスは、アルゴンとアンモニアの混合ガスである。
また、第3の課題解決手段は、前記PVD成膜工程では、前記熱電素子に正のバイアス電圧を付与しながら前記PVD膜を成膜することである。
本発明では、エッチングガスにより熱電素子をエッチング処理してNi等の薄いPVD膜(100〜300nm)を成膜するが、このPVD膜が熱電素子とバリア膜との間で中間層の役割を果たす。真空排気が必要なPVD膜の成膜を最小限にしてコストが安く成膜速度の速いメッキ法によりバリア膜を成膜(厚膜化)することで、低コストで、成膜時間を短くできる。また、PVD膜はバリア膜の種として作用するため、密着力の高いバリア膜が得られる。
また、エッチングガスにアルゴンとアンモニアの混合ガスを用いることで、熱電素子とPVD膜の密着力が向上する。
また、PVD成膜工程では、熱電素子に正のバイアス電圧を付与しながらPVD膜を成膜することで、熱電素子とPVD膜の密着力が向上する。
本発明のPVD膜を成膜するスパッタリング装置の構成を示す説明図である。 本発明のバリア膜を成膜するメッキ装置の構成を示す説明図である。 本発明の熱電素子の成膜工程を示すフロー図である。
以下、に本発明の実施の形態について詳細に説明する。
図1は、本発明のスパッタリング装置10の構成を示す説明図である。スパッタリング装置10は、熱電素子1が収納される真空炉11と、真空ポンプ12と、純Niのターゲット13と、ターゲット13にに高周波を付与する高周波電源14と、熱電素子1に正のバイアス電圧を付与する直流電源15と、から構成される。
エッチング処理は、Ar(アルゴン)とNH(アンモニア)の混合ガス(エッチングガス)により行い、流量割合はAr:NH=4:1である。このときの真空炉11内の圧力は0.5Pa、投入電力は高周波電源150W、処理時間は60分である。本実施例ではArとNHの混合ガス使用したが、Arの代わりにXe(キセノン)、Ne(ネオン)、He(ヘリウム)であってもよい。またNHの代わりにH(水素)であってもよい。
PVD膜2の成膜は、Niスパッタリングにより行われる。このときの真空炉11内の圧力は0.5Pa、熱電素子1へ付与されるバイアス電圧300V、投入電力は高周波電源100W、処理時間は60分である。このときの熱電素子1には膜厚が100〜300nmのNiのPVD膜が形成される。
本実施例ではバイアス電圧は300Vとしたが、50〜500Vの範囲で適宜変更可能である。バイアス電圧が50Vより低いと、PVD膜2の圧縮応力が強すぎて密着力が低下してPVD膜2が熱電素子1から剥がれる虞がある。またバイアス電圧が500Vより高いと、PVD膜2の引っ張り応力が強すぎて密着力が低下してPVD膜2が熱電素子1から剥がれる虞がある。また、熱電素子1へのバイアス電圧の付与のタイミングは、成膜前からでもよいし成膜途中からでもよい。
図2は、本発明のメッキ装置20の構成を示す説明図である。メッキ装置20は、メッキ槽21と、メッキ槽21に入れられたメッキ液22と、メッキ液22を加熱するヒータ23と、メッキ液22に浸漬された熱電素子1を吊るす針金である治具24と、から構成される。
熱電素子1へのバリア膜3の成膜は無電解Ni−Pメッキ(P:4%)を使用した。また、成膜温度は88℃で、処理時間は40分である。このとき熱電素子1には膜厚が4μmのNi−Pのバリア膜3が形成される。
本実施例のメッキ液22は日本カニゼン製S−754(P(リン)4%)であるが、これに限定されるものではなく、Ni−PメッキでPの割合が1〜15%でもよい。無電解メッキに限定されるものではなく、他のメッキ法(電解メッキ等)でもよい。
図3は、本発明の熱電素子1の成膜工程を示すフロー図である。S1はエッチング工程、S2はPVD成膜工程、S3はメッキ成膜工程を示す。
S1のエッチング工程では、ArとNHの混合ガスにより熱電素子1にエッチング処理を施す。次にS2のPVD成膜工程では、スパッタリング法(図1)により熱電素子1に応力緩和層及び無電解メッキの種となるPVD膜2(中間層)を形成する。そして、S3のメッキ成膜工程では、熱電素子1に無電解Ni−Pメッキを施してメッキ膜であるバリア膜3を形成する。
本発明では、エッチングガスにより熱電素子1をエッチング処理し、100〜300nmのNiのPVD膜2を成膜するが、このPVD膜2が熱電素子1とバリア膜3との間で中間層の役割を果たす。真空排気が必要なPVD膜2の成膜を最小限にすることでコストが安く成膜速度の速いメッキ法によりバリア膜3を成膜(厚膜化)することで、低コスト化できる。また、本発明のS1〜S3の成膜工程では、膜厚4μmのバリア膜3の成膜に2時間40分かかり、従来のメッキ処理を行わないPVDでの成膜時間(5〜10時間)と比較して、大幅に成膜時間を短縮できる。
PVD膜2はバリア膜3の種として作用するため、密着力の高いバリア膜3が得られる。エッチングガスにアルゴンとアンモニアの混合ガスを用いることで、熱電素子1とPVD膜2の密着力が向上する。また、熱電素子1に正のバイアス電圧を付与しながらPVD膜2を成膜することで、熱電素子1とPVD膜2の密着力が向上する。本発明の熱電素子1について碁盤目試験(テープ試験)を行った結果、バリア膜3に剥離は起こらなかった。
1 熱電素子
2 PVD膜
3 バリア膜
10 スパッタリング装置(PVD装置)
20 メッキ装置
S1 エッチング工程
S2 PVD成膜工程
S3 メッキ成膜工程

Claims (3)

  1. エッチングガスにより熱電素子をエッチング処理するエッチング工程と、
    前記熱電素子にPVD法によりPVD膜を成膜するPVD成膜工程と、
    前記PVD膜を形成した前記熱電素子にメッキ法によりバリア膜を成膜するメッキ成膜工程と、
    を備える熱電素子の成膜方法。
  2. 前記エッチングガスは、アルゴンとアンモニアの混合ガスであることを特徴とする請求項1に記載の熱電素子の成膜方法。
  3. 前記PVD成膜工程では、前記熱電素子に正のバイアス電圧を付与しながら前記PVD膜を成膜することを特徴とする請求項1又は請求項2のいずれかに記載の熱電素子の成膜方法。
JP2009039221A 2009-02-23 2009-02-23 熱電素子の成膜方法 Expired - Fee Related JP5293260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009039221A JP5293260B2 (ja) 2009-02-23 2009-02-23 熱電素子の成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009039221A JP5293260B2 (ja) 2009-02-23 2009-02-23 熱電素子の成膜方法

Publications (2)

Publication Number Publication Date
JP2010199131A true JP2010199131A (ja) 2010-09-09
JP5293260B2 JP5293260B2 (ja) 2013-09-18

Family

ID=42823606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009039221A Expired - Fee Related JP5293260B2 (ja) 2009-02-23 2009-02-23 熱電素子の成膜方法

Country Status (1)

Country Link
JP (1) JP5293260B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000026964A (ja) * 1992-10-28 2000-01-25 Ulvac Corp 成膜方法及び装置
JP2001023930A (ja) * 1999-07-06 2001-01-26 Ulvac Japan Ltd バリア膜製造方法、及びバリア膜
JP2001028462A (ja) * 1999-07-13 2001-01-30 Yamaha Corp 熱電素子及び熱電素子の製造方法
JP2002124707A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Works Ltd 熱電変換モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000026964A (ja) * 1992-10-28 2000-01-25 Ulvac Corp 成膜方法及び装置
JP2001023930A (ja) * 1999-07-06 2001-01-26 Ulvac Japan Ltd バリア膜製造方法、及びバリア膜
JP2001028462A (ja) * 1999-07-13 2001-01-30 Yamaha Corp 熱電素子及び熱電素子の製造方法
JP2002124707A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Works Ltd 熱電変換モジュールの製造方法

Also Published As

Publication number Publication date
JP5293260B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
US7915144B2 (en) Methods for forming thermotunnel generators having closely-spaced electrodes
Feng et al. Reliable contact fabrication on nanostructured Bi 2 Te 3-based thermoelectric materials
TWI549311B (zh) 單一接面光伏電池
WO2010083706A1 (zh) 一种温差电池及其制造方法
TWI653763B (zh) 用於金屬化的多層障壁
JP2010205977A (ja) 熱電変換素子
US20100183896A1 (en) Tin-silver bonding and method thereof
JP2013219150A (ja) 炭化珪素半導体装置のオーミック電極の製造方法
JP5468088B2 (ja) 薄膜熱電発電機及びその製造方法
US20180090660A1 (en) Flexible thin-film based thermoelectric device with sputter deposited layer of n-type and p-type thermoelectric legs
WO2012137959A1 (ja) 炭化珪素半導体装置の製造方法
KR102487993B1 (ko) 열전 모듈
JP5293260B2 (ja) 熱電素子の成膜方法
JP2006190916A (ja) 熱電素子における接合電極の形成方法及び多孔体熱電素子
KR20180022611A (ko) 열전소자 및 이를 포함하는 열전모듈
JP5252856B2 (ja) 半導体基板の製造方法
JP2011142034A (ja) 固体電解質膜とその製造方法および固体電解質電池
JP2008227319A (ja) 炭化珪素半導体装置の製造方法
JP2011060839A (ja) 電極膜、電極膜付きガラス基板及びその製造方法
TW202236702A (zh) 熱電變換模組
KR20060033456A (ko) 접착력이 우수한 다층 박막 및 이의 제조방법
JP2013026567A (ja) 熱電素子の製造方法
RU2150160C1 (ru) Способ коммутации термоэлемента
US20180277732A1 (en) Extended area of sputter deposited n-type and p-type thermoelectric legs in a flexible thin-film based thermoelectric device
CN112420638A (zh) 金刚石薄膜复铜基热沉及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R151 Written notification of patent or utility model registration

Ref document number: 5293260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees