JP2010192692A - 熱処理方法 - Google Patents

熱処理方法 Download PDF

Info

Publication number
JP2010192692A
JP2010192692A JP2009035642A JP2009035642A JP2010192692A JP 2010192692 A JP2010192692 A JP 2010192692A JP 2009035642 A JP2009035642 A JP 2009035642A JP 2009035642 A JP2009035642 A JP 2009035642A JP 2010192692 A JP2010192692 A JP 2010192692A
Authority
JP
Japan
Prior art keywords
output
heat treatment
milliseconds
light emission
target value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009035642A
Other languages
English (en)
Other versions
JP5828998B2 (ja
Inventor
Shinichi Kato
慎一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP2009035642A priority Critical patent/JP5828998B2/ja
Priority to US12/648,737 priority patent/US8461033B2/en
Publication of JP2010192692A publication Critical patent/JP2010192692A/ja
Priority to US13/759,658 priority patent/US8835813B2/en
Application granted granted Critical
Publication of JP5828998B2 publication Critical patent/JP5828998B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】基板に与えるダメージを抑制しつつ、注入された不純物の活性化および導入された欠陥の回復の双方を行うことができる熱処理方法を提供する。
【解決手段】不純物が注入された基板に光照射熱処理を行うフラッシュランプの発光出力を、1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値L1にまで上昇させ、続いて目標値L1から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持し、その後1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値L1から0まで減衰させる。すなわち、従来のフラッシュランプアニールに比較して、フラッシュランプの発光出力を緩やかに上昇させてしばらく一定に維持した後に緩やかに下降させている。その結果、基板の表面が受けるトータル熱量は従来より増大しつつもその表面温度は従来より緩やかに昇温してから緩やかに降温する。
【選択図】図11

Description

本発明は、不純物が注入された半導体ウェハーなどの基板を加熱して不純物の活性化を行う熱処理方法に関する。
半導体デバイスの製造プロセスにおいて、不純物導入は半導体ウェハー内にpn接合を形成するための必須の工程である。現在、不純物導入は、イオン打ち込み法とその後のアニール法によってなされるのが一般的である。イオン打ち込み法は、ボロン(B)、ヒ素(As)、リン(P)といった不純物の元素をイオン化させて高加速電圧で半導体ウェハーに衝突させて物理的に不純物注入を行う技術である。注入された不純物はアニール処理によって活性化される。この際に、アニール時間が数秒程度以上であると、打ち込まれた不純物が熱によって深く拡散し、その結果接合深さが要求よりも深くなり過ぎて良好なデバイス形成に支障が生じるおそれがある。
そこで、極めて短時間で半導体ウェハーを加熱するアニール法が検討されており、特許文献1にはレーザアニール(LSA)を用いてソース・ドレイン領域に打ち込まれた不純物の活性化を行うことが開示されている。また、引用文献2には、フラッシュランプアニール(FLA)によって短時間加熱で不純物の活性化を行うことが開示されている。
特開2007−281318号公報 特開2008−98640号公報
ところで、イオン打ち込み法によって高エネルギーのイオンを打ち込んだ結果、半導体ウェハーのシリコン結晶には多数の欠陥が導入される。このような欠陥は、イオン注入層よりもやや深い位置に導入される傾向がある。イオン注入後のアニール処理を行う際には、不純物の活性化とともに導入された欠陥の回復をも併せて行うことが望ましい。
しかしながら、レーザアニール或いはフラッシュランプアニールによって数ミリセカンド程度の極めて短い時間の加熱処理を行った場合、半導体ウェハーの表面の温度上昇速度の方がシリコンの熱伝導によって熱がウェハー内部に伝わるよりも早いため、イオン注入層の昇温は可能であるものの、欠陥が導入されている深さ位置までの昇温は困難であった。もっとも、半導体ウェハーに極めて高いエネルギーの光を照射すれば、数ミリセカンド程度の極短時間照射であっても欠陥が導入されている深さ位置まで昇温することができ、欠陥の回復を行うことはできるものの、表面温度が著しく上昇して半導体ウェハーにダメージを与え、最悪の場合半導体ウェハーが割れる(Shattering)という問題が発生する。
さらに、ゲート電極を形成してからアニール処理を行う場合、従来の極短時間照射ではゲート電極そのものが劣化するという問題も生じていた。
本発明は、上記課題に鑑みてなされたものであり、基板に与えるダメージを抑制しつつ、注入された不純物の活性化および導入された欠陥の回復の双方を行うことができる熱処理方法を提供することを目的とする。
上記課題を解決するため、請求項1の発明は、不純物が注入された基板を加熱して不純物の活性化を行う熱処理方法において、基板に形成される半導体素子の所定領域に不純物を注入する不純物注入工程と、前記所定領域を含む基板の表面に10ミリセカンド以上1000ミリセカンド以下の時間範囲にて光を照射して加熱する光照射工程と、を備えることを特徴とする。
また、請求項2の発明は、請求項1の発明に係る熱処理方法において、前記光照射工程は、発光出力を目標値から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持する定出力照射工程と、前記定出力照射工程の後に、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させる出力減衰工程と、を含むことを特徴とする。
また、請求項3の発明は、請求項1の発明に係る熱処理方法において、前記光照射工程は、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値にまで上昇させる出力上昇工程と、前記出力上昇工程の後に、発光出力を前記目標値から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持する定出力照射工程と、を含むことを特徴とする。
また、請求項4の発明は、請求項1の発明に係る熱処理方法において、前記光照射工程は、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値にまで上昇させる出力上昇工程と、前記出力上昇工程の後に、発光出力を前記目標値から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持する定出力照射工程と、前記定出力照射工程の後に、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させる出力減衰工程と、を含むことを特徴とする。
また、請求項5の発明は、請求項1の発明に係る熱処理方法において、前記光照射工程は、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて第1目標値にまで上昇させる出力上昇工程と、前記出力上昇工程の後に、発光出力を前記第1目標値から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持する第1定出力照射工程と、前記第1定出力照射工程の後に、発光出力を前記第1目標値から前記第1目標値よりも小さな第2目標値にまで1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させる第1出力減衰工程と、前記第1出力減衰工程の後に、発光出力を前記第2目標値から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持する第2定出力照射工程と、前記第2定出力照射工程の後に、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させる第2出力減衰工程と、を含むことを特徴とする。
また、請求項6の発明は、請求項1の発明に係る熱処理方法において、前記光照射工程は、発光出力を5ミリセカンド以下にて目標値にまで上昇させる出力上昇工程と、前記出力上昇工程の後に、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させる出力減衰工程と、を含むことを特徴とする。
また、請求項7の発明は、請求項1から請求項6のいずれかの発明に係る熱処理方法において、前記不純物注入工程は、基板に形成される電界効果トランジスタのソース・ドレイン領域に不純物を注入する工程を含むことを特徴とする。
また、請求項8の発明は、請求項7の発明に係る熱処理方法において、前記不純物注入工程は、電界効果トランジスタのエクステンション領域に不純物を注入する工程をさらに含むことを特徴とする。
また、請求項9の発明は、請求項7または請求項8の発明に係る熱処理方法において、前記光照射工程よりも前に、基板の表面に電界効果トランジスタのゲート電極を形成するゲート電極形成工程をさらに備えることを特徴とする。
また、請求項10の発明は、請求項1から請求項9のいずれかの発明に係る熱処理方法において、前記光照射工程の光照射をフラッシュランプから行うことを特徴とする。
請求項1から請求項10の発明によれば、基板に形成される半導体素子の所定領域に不純物を注入し、その所定領域を含む基板の表面に10ミリセカンド以上1000ミリセカンド以下の時間範囲にて光を照射して加熱するため、基板の表面が受けるトータル熱量は増大しつつもその表面温度は緩やかに昇温してから緩やかに降温することとなり、基板に与えるダメージを抑制しつつ、注入された不純物の活性化および導入された欠陥の回復の双方を行うことができる。
特に、請求項4の発明によれば、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値にまで上昇させた後に、発光出力をその目標値から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持し、さらにその後発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させるため、金属のゲート電極を形成した基板に光照射を行う場合に好適である。
特に、請求項6の発明によれば、発光出力を5ミリセカンド以下にて目標値にまで上昇させた後に、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させるため、ポリシリコンのゲート電極を形成した基板に光照射を行う場合に好適である。
本発明に係る熱処理方法を実施するのに好適な熱処理装置の構成を示す縦断面図である。 図1の熱処理装置のガス路を示す断面図である。 保持部の構成を示す断面図である。 ホットプレートを示す平面図である。 図1の熱処理装置の構成を示す縦断面図である。 フラッシュランプの駆動回路を示す図である。 半導体ウェハーに形成される半導体素子の構造を示す図である。 半導体ウェハーへの素子形成手順の概略を示すフローチャートである。 予備加熱が開始されてからの半導体ウェハーの表面温度の変化を示す図である。 パルス信号の波形と回路に流れる電流との相関の一例を示す図である。 フラッシュランプの発光出力プロファイルの一例を示す図である。 フラッシュランプの発光出力プロファイルの他の例を示す図である。 フラッシュランプの発光出力プロファイルの他の例を示す図である。 フラッシュランプの発光出力プロファイルの他の例を示す図である。 フラッシュランプの発光出力プロファイルの他の例を示す図である。 半導体ウェハーへの素子形成手順の他の例を示すフローチャートである。
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
まず、本発明に係る熱処理方法を実施するのに好適な熱処理装置の一例について概説する。図1は、本発明に係る熱処理方法を実施するのに好適な熱処理装置1の構成を示す縦断面図である。熱処理装置1は、基板として略円形の半導体ウェハーWにフラッシュランプから光を照射してその半導体ウェハーWを加熱するフラッシュランプアニール装置である。
熱処理装置1は、半導体ウェハーWを収容する略円筒形状のチャンバー6と、複数のフラッシュランプFLを内蔵するランプハウス5と、を備える。また、熱処理装置1は、チャンバー6およびランプハウス5に設けられた各動作機構を制御して半導体ウェハーWの熱処理を実行させる制御部3を備える。
チャンバー6は、ランプハウス5の下方に設けられており、略円筒状の内壁を有するチャンバー側部63、および、チャンバー側部63の下部を覆うチャンバー底部62によって構成される。また、チャンバー側部63およびチャンバー底部62によって囲まれる空間が熱処理空間65として規定される。熱処理空間65の上方は上部開口60とされており、上部開口60にはチャンバー窓61が装着されて閉塞されている。
チャンバー6の天井部を構成するチャンバー窓61は、石英により形成された円板形状部材であり、ランプハウス5から出射された光を熱処理空間65に透過する石英窓として機能する。チャンバー6の本体を構成するチャンバー底部62およびチャンバー側部63は、例えば、ステンレススチール等の強度と耐熱性に優れた金属材料にて形成されており、チャンバー側部63の内側面の上部のリング631は、光照射による劣化に対してステンレススチールより優れた耐久性を有するアルミニウム(Al)合金等で形成されている。
また、熱処理空間65の気密性を維持するために、チャンバー窓61とチャンバー側部63とはOリングによってシールされている。すなわち、チャンバー窓61の下面周縁部とチャンバー側部63との間にOリングを挟み込むとともに、クランプリング90をチャンバー窓61の上面周縁部に当接させ、そのクランプリング90をチャンバー側部63にネジ止めすることによって、チャンバー窓61をOリングに押し付けている。
チャンバー底部62には、保持部7を貫通して半導体ウェハーWをその下面(ランプハウス5からの光が照射される側とは反対側の面)から支持するための複数(本実施の形態では3本)の支持ピン70が立設されている。支持ピン70は、例えば石英により形成されており、チャンバー6の外部から固定されているため、容易に取り替えることができる。
チャンバー側部63は、半導体ウェハーWの搬入および搬出を行うための搬送開口部66を有し、搬送開口部66は、軸662を中心に回動するゲートバルブ185により開閉可能とされる。チャンバー側部63における搬送開口部66とは反対側の部位には熱処理空間65に処理ガス(例えば、窒素(N2)ガスやヘリウム(He)ガス、アルゴン(Ar)ガス等の不活性ガス、あるいは、酸素(O2)ガス等)を導入する導入路81が形成され、その一端は弁82を介して図示省略の給気機構に接続され、他端はチャンバー側部63の内部に形成されるガス導入バッファ83に接続される。また、搬送開口部66には熱処理空間65内の気体を排出する排出路86が形成され、弁87を介して図示省略の排気機構に接続される。
図2は、チャンバー6をガス導入バッファ83の位置にて水平面で切断した断面図である。図2に示すように、ガス導入バッファ83は、図1に示す搬送開口部66の反対側においてチャンバー側部63の内周の約1/3に亘って形成されており、導入路81を介してガス導入バッファ83に導かれた処理ガスは、複数のガス供給孔84から熱処理空間65内へと供給される。
また、熱処理装置1は、チャンバー6の内部において半導体ウェハーWを水平姿勢にて保持しつつ光照射前にその保持する半導体ウェハーWの予備加熱を行う略円板状の保持部7と、保持部7をチャンバー6の底面であるチャンバー底部62に対して昇降させる保持部昇降機構4と、を備える。図1に示す保持部昇降機構4は、略円筒状のシャフト41、移動板42、ガイド部材43(本実施の形態ではシャフト41の周りに3本配置される)、固定板44、ボールネジ45、ナット46およびモータ40を有する。チャンバー6の下部であるチャンバー底部62には保持部7よりも小さい直径を有する略円形の下部開口64が形成されており、ステンレススチール製のシャフト41は、下部開口64を挿通して、保持部7(厳密には保持部7のホットプレート71)の下面に接続されて保持部7を支持する。
移動板42にはボールネジ45と螺合するナット46が固定されている。また、移動板42は、チャンバー底部62に固定されて下方へと伸びるガイド部材43により摺動自在に案内されて上下方向に移動可能とされる。また、移動板42は、シャフト41を介して保持部7に連結される。
モータ40は、ガイド部材43の下端部に取り付けられる固定板44に設置され、タイミングベルト401を介してボールネジ45に接続される。保持部昇降機構4により保持部7が昇降する際には、駆動部であるモータ40が制御部3の制御によりボールネジ45を回転し、ナット46が固定された移動板42がガイド部材43に沿って鉛直方向に移動する。この結果、移動板42に固定されたシャフト41が鉛直方向に沿って移動し、シャフト41に接続された保持部7が図1に示す半導体ウェハーWの受渡位置と図5に示す半導体ウェハーWの処理位置との間で滑らかに昇降する。
移動板42の上面には略半円筒状(円筒を長手方向に沿って半分に切断した形状)のメカストッパ451がボールネジ45に沿うように立設されており、仮に何らかの異常により移動板42が所定の上昇限界を超えて上昇しようとしても、メカストッパ451の上端がボールネジ45の端部に設けられた端板452に突き当たることによって移動板42の異常上昇が防止される。これにより、保持部7がチャンバー窓61の下方の所定位置以上に上昇することはなく、保持部7とチャンバー窓61との衝突が防止される。
また、保持部昇降機構4は、チャンバー6の内部のメンテナンスを行う際に保持部7を手動にて昇降させる手動昇降部49を有する。手動昇降部49はハンドル491および回転軸492を有し、ハンドル491を介して回転軸492を回転することより、タイミングベルト495を介して回転軸492に接続されるボールネジ45を回転して保持部7の昇降を行うことができる。
チャンバー底部62の下側には、シャフト41の周囲を囲み下方へと伸びる伸縮自在のベローズ47が設けられ、その上端はチャンバー底部62の下面に接続される。一方、ベローズ47の下端はベローズ下端板471に取り付けられている。べローズ下端板471は、鍔状部材411によってシャフト41にネジ止めされて取り付けられている。保持部昇降機構4により保持部7がチャンバー底部62に対して上昇する際にはベローズ47が収縮され、下降する際にはべローズ47が伸張される。そして、保持部7が昇降する際にも、ベローズ47が伸縮することによって熱処理空間65内の気密状態が維持される。
図3は、保持部7の構成を示す断面図である。保持部7は、半導体ウェハーWを予備加熱(いわゆるアシスト加熱)するホットプレート(加熱プレート)71、および、ホットプレート71の上面(保持部7が半導体ウェハーWを保持する側の面)に設置されるサセプタ72を有する。保持部7の下面には、既述のように保持部7を昇降するシャフト41が接続される。サセプタ72は石英(あるいは、窒化アルミニウム(AIN)等であってもよい)により形成され、その上面には半導体ウェハーWの位置ずれを防止するピン75が設けられる。サセプタ72は、その下面をホットプレート71の上面に面接触させてホットプレート71上に設置される。これにより、サセプタ72は、ホットプレート71からの熱エネルギーを拡散してサセプタ72上面に載置された半導体ウェハーWに伝達するとともに、メンテナンス時にはホットプレート71から取り外して洗浄可能とされる。
ホットプレート71は、ステンレススチール製の上部プレート73および下部プレート74にて構成される。上部プレート73と下部プレート74との間には、ホットプレート71を加熱するニクロム線等の抵抗加熱線76が配設され、導電性のニッケル(Ni)ロウが充填されて封止されている。また、上部プレート73および下部プレート74の端部はロウ付けにより接着されている。
図4は、ホットプレート71を示す平面図である。図4に示すように、ホットプレート71は、保持される半導体ウェハーWと対向する領域の中央部に同心円状に配置される円板状のゾーン711および円環状のゾーン712、並びに、ゾーン712の周囲の略円環状の領域を周方向に4等分割した4つのゾーン713〜716を備え、各ゾーン間には若干の間隙が形成されている。また、ホットプレート71には、支持ピン70が挿通される3つの貫通孔77が、ゾーン711とゾーン712との隙間の周上に120°毎に設けられる。
6つのゾーン711〜716のそれぞれには、相互に独立した抵抗加熱線76が周回するように配設されてヒータが個別に形成されており、各ゾーンに内蔵されたヒータにより各ゾーンが個別に加熱される。保持部7に保持された半導体ウェハーWは、6つのゾーン711〜716に内蔵されたヒータにより加熱される。また、ゾーン711〜716のそれぞれには、熱電対を用いて各ゾーンの温度を計測するセンサ710が設けられている。各センサ710は略円筒状のシャフト41の内部を通り制御部3に接続される。
ホットプレート71が加熱される際には、センサ710により計測される6つのゾーン711〜716のそれぞれの温度が予め設定された所定の温度になるように、各ゾーンに配設された抵抗加熱線76への電力供給量が制御部3により制御される。制御部3による各ゾーンの温度制御はPID(Proportional,Integral,Derivative)制御により行われる。ホットプレート71では、半導体ウェハーWの熱処理(複数の半導体ウェハーWを連続的に処理する場合は、全ての半導体ウェハーWの熱処理)が終了するまでゾーン711〜716のそれぞれの温度が継続的に計測され、各ゾーンに配設された抵抗加熱線76への電力供給量が個別に制御されて、すなわち、各ゾーンに内蔵されたヒータの温度が個別に制御されて各ゾーンの温度が設定温度に維持される。なお、各ゾーンの設定温度は、基準となる温度から個別に設定されたオフセット値だけ変更することが可能とされる。
6つのゾーン711〜716にそれぞれ配設される抵抗加熱線76は、シャフト41の内部を通る電力線を介して電力供給源(図示省略)に接続されている。電力供給源から各ゾーンに至る経路途中において、電力供給源からの電力線は、マグネシア(マグネシウム酸化物)等の絶縁体を充填したステンレスチューブの内部に互いに電気的に絶縁状態となるように配置される。なお、シャフト41の内部は大気開放されている。
次に、ランプハウス5は、筐体51の内側に、複数本(本実施形態では30本)のキセノンフラッシュランプFLからなる光源と、その光源の上方を覆うように設けられたリフレクタ52と、を備えて構成される。また、ランプハウス5の筐体51の底部にはランプ光放射窓53が装着されている。ランプハウス5の床部を構成するランプ光放射窓53は、石英により形成された板状部材である。ランプハウス5がチャンバー6の上方に設置されることにより、ランプ光放射窓53がチャンバー窓61と相対向することとなる。ランプハウス5は、チャンバー6内にて保持部7に保持される半導体ウェハーWにランプ光放射窓53およびチャンバー窓61を介してフラッシュランプFLから光を照射することにより半導体ウェハーWを加熱する。
複数のフラッシュランプFLは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部7に保持される半導体ウェハーWの主面に沿って(つまり水平方向に沿って)互いに平行となるように平面状に配列されている。よって、フラッシュランプFLの配列によって形成される平面も水平面である。
図6は、フラッシュランプFLの駆動回路を示す図である。同図に示すように、コンデンサ93と、コイル94と、フラッシュランプFLと、スイッチング素子96とが直列に接続されている。フラッシュランプFLは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管(放電管)92と、該ガラス管92の外周面上に付設されたトリガー電極91とを備える。コンデンサ93には、電源ユニット95によって所定の電圧が印加され、その印加電圧に応じた電荷が充電される。また、トリガー電極91にはトリガー回路97から電圧を印加することができる。トリガー回路97がトリガー電極91に電圧を印加するタイミングは制御部3によって制御される。
本実施の形態では、スイッチング素子96として絶縁ゲートバイポーラトランジスタ(IGBT;Insulated gate bipolar transistor)を用いている。IGBTは、ゲート部にMOSFET(Metal Oxide Semiconductor Field effect transistor)を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。スイッチング素子96のゲートには制御部3のパルス発生器31からパルス信号が印加される。
コンデンサ93が充電された状態でスイッチング素子96のゲートにパルスが出力されてガラス管92の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管92内に電気は流れない。しかしながら、トリガー回路97がトリガー電極91に電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管92内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
また、図1のリフレクタ52は、複数のフラッシュランプFLの上方にそれら全体を覆うように設けられている。リフレクタ52の基本的な機能は、複数のフラッシュランプFLから出射された光を保持部7の側に反射するというものである。リフレクタ52はアルミニウム合金板にて形成されており、その表面(フラッシュランプFLに臨む側の面)はブラスト処理により粗面化加工が施されて梨地模様を呈する。このような粗面化加工を施しているのは、リフレクタ52の表面が完全な鏡面であると、複数のフラッシュランプFLからの反射光の強度に規則パターンが生じて半導体ウェハーWの表面温度分布の均一性が低下するためである。
制御部3は、熱処理装置1に設けられた上記の種々の動作機構を制御する。制御部3のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部3は、各種演算処理を行うCPU、基本プログラムを記憶する読み出し専用のメモリであるROM、各種情報を記憶する読み書き自在のメモリであるRAMおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えて構成される。また、制御部3は、パルス発生器31および波形設定部32を備えるとともに、入力部33に接続されている。入力部33としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。入力部33からの入力内容に基づいて波形設定部32がパルス信号の波形を設定し、その波形に従ってパルス発生器31がパルス信号を発生する。
上記の構成以外にも熱処理装置1は、半導体ウェハーWの熱処理時にフラッシュランプFLおよびホットプレート71から発生する熱エネルギーによるチャンバー6およびランプハウス5の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー6のチャンバー側部63およびチャンバー底部62には水冷管(図示省略)が設けられている。また、ランプハウス5は、内部に気体流を形成して排熱するための気体供給管55および排気管56が設けられて空冷構造とされている(図1,5参照)。また、チャンバー窓61とランプ光放射窓53との間隙にも空気が供給され、ランプハウス5およびチャンバー窓61を冷却する。
次に、半導体ウェハーWへのデバイス形成について説明する。図7は、半導体ウェハーWに形成される半導体素子の構造を示す図である。図8は、半導体ウェハーWへの素子形成手順の概略を示すフローチャートである。本実施形態では、半導体ウェハーWに半導体素子として電界効果トランジスタを形成する。まず、シリコン基板11上にゲート絶縁膜14およびゲート電極15を形成する(ステップS1)。ゲート電極15は、マグネシウム(Mg)、ランタン(La)およびハフニウム(Hf)の合金で形成された完全な金属ゲートである(フルメタルゲート)。このゲート電極15は、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、タングステン(W)からなる群から選択される少なくとも1種類の金属を含んで構成されても良い。また、ゲート絶縁膜14は、例えばシリコン酸化膜よりも比誘電率の高い材料により構成された高誘電率絶縁膜として、ハフニウム(Hf)、ジルコニウム(Zr)、アルミニウム(Al)、イットリウム(Y)、ランタン(La)、マグネシウム(Mg)からなる群から選択される少なくとも1種類を含んで構成される。なお、ステップS1の段階では、サイドウォール16は形成していない。
ゲート電極15を形成した後、イオン打ち込み法によってシリコン基板11のエクステンション領域13に不純物(イオン)を注入する(ステップS2)。エクステンション領域13はソース・ドレイン領域12とチャネルとの電気的接続部である。続いて、熱処理装置1によってエクステンション領域13を含む半導体ウェハーWの表面に光照射熱処理(アニール)を実行し、注入した不純物の活性化処理を行う(ステップS3)。なお、熱処理装置1による光照射熱処理についてはさらに後述する。
その後、ゲート電極15の測方にセラミックス(本実施形態では窒化ケイ素(SiN))のサイドウォール16を形成する(ステップS4)。続いて、イオン打ち込み法によってシリコン基板11のソース・ドレイン領域12に不純物を注入する(ステップS5)。そして、熱処理装置1によってソース・ドレイン領域12を含む半導体ウェハーWの表面に光照射熱処理を再度実行し、ソース・ドレイン領域12に注入した不純物の活性化処理を行う(ステップS6)。ステップS6の光照射熱処理はステップS3の処理と同じである。
次に、図8のステップS3およびステップS6にて実行される、熱処理装置1による半導体ウェハーWの光照射熱処理について詳説する。処理対象となるのは、エクステンション領域13またはソース・ドレイン領域12に不純物が注入された半導体ウェハーWであり、その不純物の活性化が熱処理装置1による光照射熱処理により実行される。以下に説明する熱処理装置1の処理手順は、制御部3が熱処理装置1の各動作機構を制御することにより進行する。
まず、保持部7が図5に示す処理位置から図1に示す受渡位置に下降する。「処理位置」とは、フラッシュランプFLから半導体ウェハーWに光照射が行われるときの保持部7の位置であり、図5に示す保持部7のチャンバー6内における位置である。また、「受渡位置」とは、チャンバー6に半導体ウェハーWの搬出入が行われるときの保持部7の位置であり、図1に示す保持部7のチャンバー6内における位置である。熱処理装置1における保持部7の基準位置は処理位置であり、処理前にあっては保持部7は処理位置に位置しており、これが処理開始に際して受渡位置に下降するのである。図1に示すように、保持部7が受渡位置にまで下降するとチャンバー底部62に近接し、支持ピン70の先端が保持部7を貫通して保持部7の上方に突出する。
次に、保持部7が受渡位置に下降したときに、弁82および弁87が開かれてチャンバー6の熱処理空間65内に常温の窒素ガスが導入される。続いて、ゲートバルブ185が開いて搬送開口部66が開放され、装置外部の搬送ロボットにより搬送開口部66を介して不純物が注入された半導体ウェハーWがチャンバー6内に搬入され、複数の支持ピン70上に載置される。
半導体ウェハーWの搬入時におけるチャンバー6への窒素ガスのパージ量は約40リットル/分とされ、供給された窒素ガスはチャンバー6内においてガス導入バッファ83から図2中に示す矢印AR4の方向へと流れ、図1に示す排出路86および弁87を介してユーティリティ排気により排気される。また、チャンバー6に供給された窒素ガスの一部は、べローズ47の内側に設けられる排出口(図示省略)からも排出される。なお、以下で説明する各ステップにおいて、チャンバー6には常に窒素ガスが供給および排気され続けており、窒素ガスの供給量は半導体ウェハーWの処理工程に合わせて様々に変更される。
半導体ウェハーWがチャンバー6内に搬入されると、ゲートバルブ185により搬送開口部66が閉鎖される。そして、保持部昇降機構4により保持部7が受渡位置からチャンバー窓61に近接した処理位置にまで上昇する。保持部7が受渡位置から上昇する過程において、半導体ウェハーWは支持ピン70から保持部7のサセプタ72へと渡され、サセプタ72の上面に載置・保持される。保持部7が処理位置にまで上昇するとサセプタ72に保持された半導体ウェハーWも処理位置に保持されることとなる。
ホットプレート71の6つのゾーン711〜716のそれぞれは、各ゾーンの内部(上部プレート73と下部プレート74との間)に個別に内蔵されたヒータ(抵抗加熱線76)により所定の温度まで加熱されている。保持部7が処理位置まで上昇して半導体ウェハーWが保持部7と接触することにより、その半導体ウェハーWはホットプレート71に内蔵されたヒータによって予備加熱されて温度が次第に上昇する。
図9は、予備加熱が開始されてからの半導体ウェハーWの表面温度の変化を示す図である。処理位置にて時間tpの予備加熱が行われ、半導体ウェハーWの温度が予め設定された予備加熱温度T1まで上昇する。予備加熱温度T1は、半導体ウェハーWに添加された不純物が熱により拡散する恐れのない、200℃ないし800℃程度、好ましくは350℃ないし600℃程度とされる(本実施の形態では600℃)。また、半導体ウェハーWの予備加熱を行う時間tpは、約3秒〜200秒とされる(本実施の形態では60秒)。なお、保持部7とチャンバー窓61との間の距離は、保持部昇降機構4のモータ40の回転量を制御することにより任意に調整することが可能とされている。
時間tpの予備加熱時間が経過した後、時刻AにてフラッシュランプFLによる半導体ウェハーWの光照射加熱が開始される。フラッシュランプFLからの光照射を行うに際しては、予め電源ユニット95によってコンデンサ93に電荷を蓄積しておく。そして、コンデンサ93に電荷が蓄積された状態にて、制御部3のパルス発生器31からスイッチング素子96にパルス信号を出力する。
図10は、パルス信号の波形と回路に流れる電流との相関の一例を示す図である。ここでは、図10(a)に示すような波形のパルス信号がパルス発生器31から出力される。パルス信号の波形は、パルス幅の時間(オン時間)とパルス間隔の時間(オフ時間)とを順次設定したレシピを入力部33から入力することによって規定することができる。このようなレシピをオペレータが入力部33から制御部3に入力すると、制御部3の波形設定部32は図10(a)に示すようなパルス波形を設定する。図10(a)に示すパルス波形においては、まず比較的長い幅と短い間隔の複数のパルスPA、それよりも幅が短く間隔が長い複数のパルスPB、それよりもさらに間隔が長い複数のパルスPCが順番に設定されている。そして、波形設定部32によって設定されたパルス波形に従ってパルス発生器31がパルス信号を出力する。その結果、スイッチング素子96のゲートには図10(a)のような波形のパルス信号が印加され、スイッチング素子96のオンオフ駆動が制御されることとなる。
また、パルス発生器31から出力するパルス信号がオンになるタイミングと同期して制御部3がトリガー回路97を制御してトリガー電極91に電圧を印加する。これにより、スイッチング素子96のゲートに入力されるパルス信号がオンのときにはガラス管92内の両端電極間で必ず電流が流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。制御部3からスイッチング素子96のゲートに図10(a)の波形のパルス信号を出力するとともに、該パルス信号がオンになるタイミングと同期してトリガー電極91に電圧を印加することにより、フラッシュランプFLを含む回路中に図10(b)に示すような波形の電流が流れる。すなわち、スイッチング素子96のゲートに入力されるパルス信号がオンのときにはフラッシュランプFLのガラス管92内に流れる電流値が増加し、オフのときには電流値が減少する。なお、各パルスに対応する個々の電流波形はコイル94の定数によって規定される。
図10(b)に示すような波形の電流が流れてフラッシュランプFLが発光する。フラッシュランプFLの発光出力は、フラッシュランプFLに流れる電流にほぼ比例する。従って、フラッシュランプFLの発光出力の出力波形(発光出力プロファイル)は概ね図11に示すようなパターンとなる。図11に示す如きフラッシュランプFLからの出力波形にて、処理位置の保持部7に保持された半導体ウェハーWの表面(ソース・ドレイン領域12およびエクステンション領域13を含む)に光照射が行われる。
従来のように、スイッチング素子96を使用することなくフラッシュランプFLを発光させた場合には、コンデンサ93に蓄積されていた電荷が1回の発光で瞬時に消費される。このため、フラッシュランプFLからの出力波形は急激に立ち上がって急激に降下する幅が0.1ミリセカンドないし10ミリセカンド程度のシングルパルスとなる(図11の点線で示す発光出力プロファイル)。
これに対して、本実施の形態のように、回路中にスイッチング素子96を接続してそのゲートに図10(a)のようなパルス信号を出力することにより、いわばフラッシュランプFLの発光がチョッパ制御されることとなり、コンデンサ93に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプFLが点滅を繰り返す。もっとも、図10(b)に示すように、電流値が完全に”0”になる前に次のパルスがスイッチング素子96のゲートに印加されて電流値が再度増加する。このため、フラッシュランプFLが点滅を繰り返している間も発光出力が完全に”0”になることはなく、細かな増減を繰り返しながらマクロにはフラッシュランプFLの発光出力は図11の実線に示すようなパターンを描く。
図11の実線にて示す発光出力プロファイルは、3段階の光照射を行っているものとみなすことができる。すなわち、比較的緩やかに発光出力が上昇する出力上昇工程と、その後概ねフラットな発光出力を維持する定出力照射工程と、その後比較的緩やかに発光出力が減衰する出力減衰工程と、によって構成される3段照射を行っている。
より詳細に述べれば、まずパルス発生器31がスイッチング素子96のゲートに比較的長い幅と短い間隔の複数のパルスPAを断続的に出力する。これによって、スイッチング素子96がオンオフを繰り返してフラッシュランプFLを含む回路に、細かな増減を繰り返しながら全体としては電流値が増大するのこぎり波形の電流が流れる。その結果、図11にて示すように、フラッシュランプFLからの発光出力が0から目標値L1まで増大する。このようにフラッシュランプFLの発光出力が0から目標値L1にまで増大する工程が出力上昇工程であり、その光照射時間t1は1ミリセカンド以上100ミリセカンド以下の範囲である。すなわち、出力上昇工程は、フラッシュランプFLの発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて0から目標値L1にまで上昇させる工程である。
次に、パルス発生器31がスイッチング素子96のゲートに複数のパルスPAよりも幅が短く間隔が長い複数のパルスPBを断続的に出力する。これによって、スイッチング素子96がオンオフを繰り返してフラッシュランプFLを含む回路に平均値がほぼ一定となるのこぎり波形の電流が流れる。その結果、図11に示すように、発光出力が目標値L1から±30%以内の変動幅の範囲内に収まる概ねフラットな出力波形にてフラッシュランプFLが発光する。このような概ねフラットな出力波形にてフラッシュランプFLが発光する工程が定出力照射工程であり、その光照射時間t2は5ミリセカンド以上100ミリセカンド以下の範囲である。すなわち、定出力照射工程は、フラッシュランプFLの発光出力を目標値L1から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持する工程である。
続いて、パルス発生器31がスイッチング素子96のゲートに複数のパルスPBよりもさらに間隔が長い複数のパルスPCを断続的に出力する。これによって、スイッチング素子96がオンオフを繰り返してフラッシュランプFLを含む回路に、細かな増減を繰り返しながら全体としては電流値が減少するのこぎり波形の電流が流れる。その結果、図11にて示すように、フラッシュランプFLからの発光出力が目標値L1から0にまで減衰する。このようにフラッシュランプFLの発光出力が目標値L1から0にまで減衰する工程が出力減衰工程であり、その光照射時間t3は1ミリセカンド以上100ミリセカンド以下の範囲である。すなわち、出力減衰工程は、フラッシュランプFLの発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値L1から0にまで減衰させる工程である。なお、本実施形態においては、1回の加熱処理におけるフラッシュランプFLの光照射の総時間、つまり出力上昇工程での光照射時間t1、定出力照射工程での光照射時間t2および出力減衰工程での光照射時間t3の合計は10ミリセカンド以上1000ミリセカンド以下である。
図11に示すような出力波形にてフラッシュランプFLから光照射を行うことによって、半導体ウェハーWの表面温度が予備加熱温度T1から目標とする処理温度T2にまで緩やかに昇温してから緩やかに降温する。半導体ウェハーWの表面温度の変化が緩やかとなるため、半導体ウェハーWに与える熱的ダメージを低減してその割れを防止することができる。また、半導体ウェハーWの表面温度が目標とする処理温度T2にまで昇温することによって、半導体ウェハーWのソース・ドレイン領域12および/またはエクステンション領域13に注入された不純物の活性化が十分に行われる。また、半導体ウェハーWの表面が受けるトータル熱量は従来よりも増大し、イオン注入時に半導体ウェハーWに導入された欠陥の回復をも進めることができる。さらに、半導体ウェハーWの表面温度が緩やかに昇温して緩やかに降温するため、金属のゲート電極15の劣化を防止することができる。なお、処理温度T2は1000℃以上である。
もっとも、半導体ウェハーWの表面温度が緩やかに昇温してから緩やかに降温するとはいえども、それは従来のレーザアニールやフラッシュランプアニールに比較すればのことであり、フラッシュランプFLの総発光時間は1000ミリセカンド以下であるため、ハロゲンランプなどを用いた光照射加熱と比較すると著しく短時間での昇温・降温である。
フラッシュランプFLによる光照射加熱が終了した後、半導体ウェハーWが処理位置において約10秒間待機してから保持部7が保持部昇降機構4により再び図1に示す受渡位置まで下降し、半導体ウェハーWが保持部7から支持ピン70へと渡される。続いて、ゲートバルブ185により閉鎖されていた搬送開口部66が開放され、支持ピン70上に載置された半導体ウェハーWは装置外部の搬送ロボットにより搬出され、熱処理装置1における半導体ウェハーWの光照射熱処理が完了する。
既述のように、熱処理装置1における半導体ウェハーWの熱処理時には窒素ガスがチャンバー6に継続的に供給されており、その供給量は、保持部7が処理位置に位置するときには約30リットル/分とされ、保持部7が処理位置以外の位置に位置するときには約40リットル/分とされる。
本実施形態においては、図11の実線にて示すように、フラッシュランプFLの発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値L1にまで上昇させ、続いて目標値L1から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持し、その後1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値L1から0まで減衰させている。すなわち、図11の点線にて示す従来のフラッシュランプアニールに比較して、フラッシュランプFLの発光出力を緩やかに上昇させてしばらく一定に維持した後に緩やかに下降させている。これにより、半導体ウェハーWの表面が受けるトータル熱量は従来より増大しつつもその表面温度は従来より緩やかに昇温してから緩やかに降温する。その結果、半導体ウェハーWに与えるダメージを抑制しつつ、注入された不純物の活性化およびイオン注入時に導入された欠陥の回復の双方を行うことができる。
また、本実施形態のように、ゲート電極15を形成してからエクステンション領域13およびソース・ドレイン領域12を形成してフラッシュランプFLによる光照射熱処理を行う場合(いわゆるゲート・ファースト・プロセスの場合)には、ゲート電極15の劣化を防止することもできる。
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、フラッシュランプFLの発光出力の出力波形は図11の例に限定されるものではなく、図12〜図15に示すようなものであっても良い。なお、図12〜図15においても、従来のシングルパルスの発光出力プロファイルを点線にて示している。また、図12〜図15においても、1回の加熱処理におけるフラッシュランプFLの光照射の総時間は10ミリセカンド以上1000ミリセカンド以下である。
図12に示す例においては、従来と同様の上昇速度にてフラッシュランプFLの発光出力を目標値L1にまで上昇させた後、上記実施形態と同様の定出力照射工程およびそれに続く出力減衰工程を行っている。具体的には、パルス発生器31が複数のパルスPAに代えて比較的長い単一のパルスを出力した後、図10(a)と同様の複数のパルスPBおよび複数のパルスPCをスイッチング素子96のゲートに出力する。これにより、フラッシュランプFLの発光出力は、目標値L1にまで上昇された後、目標値L1から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持され、その後1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値L1から0まで減衰される。
図12に示す発光出力プロファイルにてフラッシュランプFLから光照射熱処理を行えば、半導体ウェハーWの表面温度の昇温はやや急速になるものの降温は緩やかであり、上記実施形態と同様にその表面が受けるトータル熱量は従来より増大する。その結果、上記実施形態とほぼ同様の効果を得ることができる。
図13に示す例においては、上記実施形態と同様の出力上昇工程およびそれに続く定出力照射工程を行った後、フラッシュランプFLへの通電を完全に停止して発光出力を0にまで低下させている。具体的には、パルス発生器31が図10(a)と同様の複数のパルスPAおよび複数のパルスPBをスイッチング素子96のゲートに出力した後、パルスの出力を停止する。これにより、フラッシュランプFLの発光出力は、1ミリセカンド以上100ミリセカンド以下の時間をかけて0から目標値L1にまで上昇され、続いて目標値L1から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持された後、急速に0まで低下する。
図13に示す発光出力プロファイルにてフラッシュランプFLから光照射熱処理を行えば、半導体ウェハーWの表面温度の降温はやや急速になるものの昇温は緩やかであり、上記実施形態と同様にその表面が受けるトータル熱量は従来より増大する。その結果、上記実施形態とほぼ同様の効果を得ることができる。
図14に示す例においては、上記実施形態と同様の出力上昇工程の後、2段階に分けてフラッシュランプFLの発光出力を低下させている。具体的には、まずパルス発生器31が図10(a)と同様の複数のパルスPAをスイッチング素子96のゲートに出力することによってフラッシュランプFLの発光出力が0から目標値L1まで増大する出力上昇工程を実行する。出力上昇工程の光照射時間t1は1ミリセカンド以上100ミリセカンド以下の範囲である。すなわち、出力上昇工程では、フラッシュランプFLの発光出力が1ミリセカンド以上100ミリセカンド以下の時間をかけて0から目標値L1(第1目標値)にまで上昇される。
次に、パルス発生器31が図10(a)の複数のパルスPBと同様の複数のパルスを断続的に出力することによって、発光出力が目標値L1から±30%以内の変動幅の範囲内に収まる概ねフラットな出力波形にてフラッシュランプFLが発光する第1定出力照射工程を実行する。第1定出力照射工程の光照射時間t4は5ミリセカンド以上100ミリセカンド以下の範囲である。すなわち、第1定出力照射工程においては、フラッシュランプFLの発光出力が目標値L1から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持される。
次に、パルス発生器31が図10(a)の複数のパルスPCと同様の複数のパルスを断続的に出力することによって、フラッシュランプFLの発光出力が目標値L1から目標値L2(第2目標値)にまで減衰する第1出力減衰工程を実行する。目標値L2は目標値L1よりも小さい。第1出力減衰工程の光照射時間t5は1ミリセカンド以上100ミリセカンド以下の範囲である。すなわち、第1出力減衰工程においては、フラッシュランプFLの発光出力が1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値L1から目標値L2まで減衰される。
続いて、パルス発生器31が図10(a)の複数のパルスPBと同様の複数のパルスを断続的に出力することによって、発光出力が目標値L2から±30%以内の変動幅の範囲内に収まる概ねフラットな出力波形にてフラッシュランプFLが発光する第2定出力照射工程を実行する。第2定出力照射工程の光照射時間t6は5ミリセカンド以上100ミリセカンド以下の範囲である。すなわち、第2定出力照射工程においては、フラッシュランプFLの発光出力が目標値L2から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持される。
さらにその後、パルス発生器31が図10(a)の複数のパルスPCと同様の複数のパルスを断続的に出力することによって、フラッシュランプFLの発光出力が目標値L2から0にまで減衰する第2出力減衰工程を実行する。第2出力減衰工程の光照射時間t7は1ミリセカンド以上100ミリセカンド以下の範囲である。すなわち、第2出力減衰工程においては、フラッシュランプFLの発光出力が1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値L2から0にまで減衰される。これらの各工程を実行することによって、フラッシュランプFLは図14の実線にて示すような発光出力プロファイルにて発光する。
図14に示す発光出力プロファイルにてフラッシュランプFLから光照射熱処理を行っても、半導体ウェハーWの表面が受けるトータル熱量は従来より増大しつつもその表面温度は従来より緩やかに昇温してから緩やかに降温する。その結果、半導体ウェハーWに与えるダメージを抑制しつつ、注入された不純物の活性化およびイオン注入時に導入された欠陥の回復の双方を行うことができる。
また、図15に示す例においては、従来と同様の上昇速度にてフラッシュランプFLの発光出力を目標値L3にまで上昇させた後、フラッシュランプFLの発光出力を緩やかに低下させている。具体的には、まずパルス発生器31が図10(a)の複数のパルスPAに代えて比較的長い単一のパルスをスイッチング素子96のゲートに出力することによって、フラッシュランプFLの発光出力が0から目標値L3まで増大する出力上昇工程を実行する。目標値L3は従来のシングルパルスでの発光出力のピーク値とほぼ同程度である。出力上昇工程の光照射時間t8は5ミリセカンド以下である。すなわち、図15の出力上昇工程では、フラッシュランプFLの発光出力が5ミリセカンド以下にて0から目標値L3にまで上昇される。
その後、パルス発生器31が図10(a)の複数のパルスPCと同様の複数のパルスを断続的に出力することによって、フラッシュランプFLの発光出力が目標値L3から0にまで減衰する出力減衰工程を実行する。出力減衰工程の光照射時間t9は1ミリセカンド以上100ミリセカンド以下の範囲である。すなわち、出力減衰工程においては、フラッシュランプFLの発光出力が1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値L3から0にまで減衰される。これらの工程を実行することによって、フラッシュランプFLは図15の実線にて示すような発光出力プロファイルにて発光する。
図15に示す発光出力プロファイルにてフラッシュランプFLから光照射熱処理を行えば、半導体ウェハーWの表面温度の昇温は急速になるものの降温は緩やかであり、上記実施形態と同様にその表面が受けるトータル熱量は従来より増大する。その結果、上記実施形態とほぼ同様の効果を得ることができる。
図11〜図15に例示した発光出力プロファイルは、光照射熱処理の目的に応じて使い分けるようにすれば良い。発光出力が緩やかに上昇するパターンを含む発光出力プロファイル(図11,図13,図14)は、半導体ウェハーWの表面温度を緩やかに昇温させるため、半導体ウェハーWに与えるダメージが少なく、半導体ウェハーWの割れ防止に効果的である。また、発光出力が緩やかに下降するパターンを含む発光出力プロファイル(図11,図12,図14,図15)は、欠陥の拡幅に効果的である。また、図11に示した発光出力プロファイルはゲート電極15が金属である場合に好適であり、図15に示す発光出力プロファイルはゲート電極15の材料がポリシリコンの場合に好適である。
また、上記実施形態においては、ゲート電極15を形成してからソース・ドレイン領域12を形成するようにしていたが、エクステンション領域13およびソース・ドレイン領域12を形成してフラッシュランプFLによる光照射熱処理を行った後にゲート電極15を形成するようにしても良い(いわゆるゲート・ラスト・プロセス)。図16は、ゲート・ラスト・プロセスにおける、半導体ウェハーWへの素子形成手順の概略を示すフローチャートである。
図16の手順では、まず、イオン打ち込み法によってシリコン基板11のエクステンション領域13に不純物を注入する(ステップS11)。続いて、シリコン基板11のソース・ドレイン領域12にも不純物を注入する(ステップS12)。この段階では未だゲート電極15は形成していない。そして、不純物が注入されたエクステンション領域13およびソース・ドレイン領域12を含む半導体ウェハーWの表面に熱処理装置1によって光照射熱処理を実行し、注入した不純物の活性化処理を行う(ステップS13)。不純物の活性化処理が終了した後に、ゲート電極15を形成する(ステップS14)。このようなゲート・ラスト・プロセスの光照射熱処理(ステップS13)をフラッシュランプFLから図11に示す発光出力プロファイルにて行ったとしても、半導体ウェハーWの表面が受けるトータル熱量は従来より増大しつつもその表面温度は従来より緩やかに昇温してから緩やかに降温する。その結果、半導体ウェハーWに与えるダメージを抑制しつつ、注入された不純物の活性化およびイオン注入時に導入された欠陥の回復の双方を行うことができる。なお、ステップS13の光照射熱処理を図12〜図15に示すような発光出力プロファイルにて行うようにしても良い。
また、上記実施形態においては、半導体ウェハーWに電界効果トランジスタを形成していたが、これに限定されるものではなく、他の種類のトランジスタ或いはサイリスタやダイオードなどの半導体素子を形成する際にも、不純物が注入された半導体ウェハーWの表面に本発明に係る光照射熱処理を行うようにしても良い。
また、パルス信号の波形の設定は、入力部33から逐一パルス幅等のパラメータを入力することに限定されるものではなく、例えば、オペレータが入力部33から波形を直接グラフィカルに入力するようにしても良いし、以前に設定されて磁気ディスク等の記憶部に記憶されていた波形を読み出すようにしても良いし、或いは熱処理装置1の外部からダウンロードするようにしても良い。
また、上記実施形態においては、パルス信号がオンになるタイミングと同期してトリガー電極91に電圧を印加するようにしていたが、トリガー電圧を印加するタイミングはこれに限定されるものではなく、パルス信号の波形とは無関係に一定間隔で印加するようにしても良い。また、パルス信号のスペース幅が狭く、あるパルスによってフラッシュランプFLを流れた電流の電流値が所定値以上残っている状態で次のパルスによって通電を開始されるような場合であれば、そのままフラッシュランプFLに電流が流れ続けるため、パルス毎にトリガー電圧を印加する必要はない。上記実施形態の図10(a)のように、パルス信号の全てのスペース幅が狭い場合には、最初のパルスが印加されたときのみにトリガー電圧を印加するようにしても良く、その後はトリガー電圧を印加せずともスイッチング素子96のゲートに図10(a)のパルス信号を出力するだけで図10(b)のような電流波形を形成することができる。つまり、パルス信号がオンになるときに、フラッシュランプFLに電流が流れるタイミングであれば、トリガー電圧の印加タイミングは任意である。
また、上記実施形態においては、ランプハウス5に30本のフラッシュランプFLを備えるようにしていたが、これに限定されるものではなく、フラッシュランプFLの本数は任意の数とすることができる。また、フラッシュランプFLはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。
また、上記実施形態においては、スイッチング素子96としてIGBTを使用していたが、これに限定されるものではなく、IGBT以外の他のトランジスタであっても良いし、入力されたパルス信号の波形に応じて回路をオンオフできる素子であれば良い。もっとも、フラッシュランプFLの発光には相当に大きな電力が消費されるため、大電力の取り扱いに適したIGBTやGTO(Gate Turn Off)サイリスタをスイッチング素子96として採用するのが好ましい。
また、図11〜図15に示した発光出力プロファイルにて光照射を行うことができれば、図6とは異なる回路構成であっても良く、例えば、コイル定数の異なる複数の電力供給回路を1つのフラッシュランプFLに接続するようにしても良い。
さらに、上記実施形態においては、フラッシュランプFLを備えた熱処理装置1によって光照射熱処理を実行していたが、これに限定されるものではなく、レーザアニール装置によって上記実施形態と同様の光照射熱処理を行うようにしても良い。すなわち、図11〜図15に示した発光出力プロファイルにて光照射を行うことができれば、光源としてはフラッシュランプFLに限定されるものではなく、照射時間が10ミリセカンド以上1000ミリセカンド以下の光照射が可能なものであれば良く、例えばレーザであっても良い。
また、本発明に係る熱処理装置によって処理対象となる基板は半導体ウェハーに限定されるものではなく、表面にシリコン膜を形成したガラス基板であっても良い。また、本発明に係る技術は、金属とシリコンとの接合、或いはポリシリコンの結晶化に適用するようにしても良い。
1 熱処理装置
3 制御部
4 保持部昇降機構
5 ランプハウス
6 チャンバー
7 保持部
12 ソース・ドレイン領域
13 エクステンション領域
15 ゲート電極
16 サイドウォール
31 パルス発生器
32 波形設定部
33 入力部
60 上部開口
61 チャンバー窓
65 熱処理空間
71 ホットプレート
72 サセプタ
91 トリガー電極
92 ガラス管
93 コンデンサ
94 コイル
95 電源ユニット
96 スイッチング素子
97 トリガー回路
FL フラッシュランプ
W 半導体ウェハー

Claims (10)

  1. 不純物が注入された基板を加熱して不純物の活性化を行う熱処理方法であって、
    基板に形成される半導体素子の所定領域に不純物を注入する不純物注入工程と、
    前記所定領域を含む基板の表面に10ミリセカンド以上1000ミリセカンド以下の時間範囲にて光を照射して加熱する光照射工程と、
    を備えることを特徴とする熱処理方法。
  2. 請求項1記載の熱処理方法において、
    前記光照射工程は、
    発光出力を目標値から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持する定出力照射工程と、
    前記定出力照射工程の後に、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させる出力減衰工程と、
    を含むことを特徴とする熱処理方法。
  3. 請求項1記載の熱処理方法において、
    前記光照射工程は、
    発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値にまで上昇させる出力上昇工程と、
    前記出力上昇工程の後に、発光出力を前記目標値から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持する定出力照射工程と、
    を含むことを特徴とする熱処理方法。
  4. 請求項1記載の熱処理方法において、
    前記光照射工程は、
    発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて目標値にまで上昇させる出力上昇工程と、
    前記出力上昇工程の後に、発光出力を前記目標値から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持する定出力照射工程と、
    前記定出力照射工程の後に、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させる出力減衰工程と、
    を含むことを特徴とする熱処理方法。
  5. 請求項1記載の熱処理方法において、
    前記光照射工程は、
    発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて第1目標値にまで上昇させる出力上昇工程と、
    前記出力上昇工程の後に、発光出力を前記第1目標値から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持する第1定出力照射工程と、
    前記第1定出力照射工程の後に、発光出力を前記第1目標値から前記第1目標値よりも小さな第2目標値にまで1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させる第1出力減衰工程と、
    前記第1出力減衰工程の後に、発光出力を前記第2目標値から±30%以内の変動幅の範囲内に5ミリセカンド以上100ミリセカンド以下維持する第2定出力照射工程と、
    前記第2定出力照射工程の後に、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させる第2出力減衰工程と、
    を含むことを特徴とする熱処理方法。
  6. 請求項1記載の熱処理方法において、
    前記光照射工程は、
    発光出力を5ミリセカンド以下にて目標値にまで上昇させる出力上昇工程と、
    前記出力上昇工程の後に、発光出力を1ミリセカンド以上100ミリセカンド以下の時間をかけて減衰させる出力減衰工程と、
    を含むことを特徴とする熱処理方法。
  7. 請求項1から請求項6のいずれかに記載の熱処理方法において、
    前記不純物注入工程は、基板に形成される電界効果トランジスタのソース・ドレイン領域に不純物を注入する工程を含むことを特徴とする熱処理方法。
  8. 請求項7に記載の熱処理方法において、
    前記不純物注入工程は、電界効果トランジスタのエクステンション領域に不純物を注入する工程をさらに含むことを特徴とする熱処理方法。
  9. 請求項7または請求項8記載の熱処理方法において、
    前記光照射工程よりも前に、基板の表面に電界効果トランジスタのゲート電極を形成するゲート電極形成工程をさらに備えることを特徴とする熱処理方法。
  10. 請求項1から請求項9のいずれかに記載の熱処理方法において、
    前記光照射工程の光照射をフラッシュランプから行うことを特徴とする熱処理方法。
JP2009035642A 2009-01-13 2009-02-18 半導体素子の製造方法 Active JP5828998B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009035642A JP5828998B2 (ja) 2009-02-18 2009-02-18 半導体素子の製造方法
US12/648,737 US8461033B2 (en) 2009-01-13 2009-12-29 Heat treatment apparatus and method for heating substrate by light-irradiation
US13/759,658 US8835813B2 (en) 2009-01-13 2013-02-05 Heat treatment apparatus and method for heating substrate by light-irradiation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009035642A JP5828998B2 (ja) 2009-02-18 2009-02-18 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2010192692A true JP2010192692A (ja) 2010-09-02
JP5828998B2 JP5828998B2 (ja) 2015-12-09

Family

ID=42818401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009035642A Active JP5828998B2 (ja) 2009-01-13 2009-02-18 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP5828998B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191094A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2012191102A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2012199471A (ja) * 2011-03-23 2012-10-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2013120823A (ja) * 2011-12-07 2013-06-17 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
US9343313B2 (en) 2011-03-23 2016-05-17 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296834A (ja) * 1991-01-09 1992-10-21 Heimann Gmbh フラッシュランプ及びその点灯回路
JPH0951667A (ja) * 1995-08-04 1997-02-18 Canon Inc ゲート駆動回路
JP2002198322A (ja) * 2000-12-27 2002-07-12 Ushio Inc 熱処理方法及びその装置
JP2002252174A (ja) * 2000-12-08 2002-09-06 Sony Corp 半導体薄膜の形成方法、半導体装置及び電気光学装置の製造方法、これらの方法の実施に使用する装置、並びに半導体装置及び電気光学装置
JP2004200204A (ja) * 2002-12-16 2004-07-15 Dainippon Screen Mfg Co Ltd 熱処理装置
JP2005260203A (ja) * 2004-02-09 2005-09-22 Toshiba Corp 半導体装置の製造方法
JP2008277599A (ja) * 2007-05-01 2008-11-13 Ihi Corp レーザアニール方法及びレーザアニール装置
JP2009070948A (ja) * 2007-09-12 2009-04-02 Dainippon Screen Mfg Co Ltd 熱処理装置
JP2009164201A (ja) * 2007-12-28 2009-07-23 Ushio Inc 基板加熱装置及び基板加熱方法
JP2009302373A (ja) * 2008-06-16 2009-12-24 Nec Electronics Corp 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296834A (ja) * 1991-01-09 1992-10-21 Heimann Gmbh フラッシュランプ及びその点灯回路
JPH0951667A (ja) * 1995-08-04 1997-02-18 Canon Inc ゲート駆動回路
JP2002252174A (ja) * 2000-12-08 2002-09-06 Sony Corp 半導体薄膜の形成方法、半導体装置及び電気光学装置の製造方法、これらの方法の実施に使用する装置、並びに半導体装置及び電気光学装置
JP2002198322A (ja) * 2000-12-27 2002-07-12 Ushio Inc 熱処理方法及びその装置
JP2004200204A (ja) * 2002-12-16 2004-07-15 Dainippon Screen Mfg Co Ltd 熱処理装置
JP2005260203A (ja) * 2004-02-09 2005-09-22 Toshiba Corp 半導体装置の製造方法
JP2008277599A (ja) * 2007-05-01 2008-11-13 Ihi Corp レーザアニール方法及びレーザアニール装置
JP2009070948A (ja) * 2007-09-12 2009-04-02 Dainippon Screen Mfg Co Ltd 熱処理装置
JP2009164201A (ja) * 2007-12-28 2009-07-23 Ushio Inc 基板加熱装置及び基板加熱方法
JP2009302373A (ja) * 2008-06-16 2009-12-24 Nec Electronics Corp 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191094A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2012191102A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2012199471A (ja) * 2011-03-23 2012-10-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
US9343313B2 (en) 2011-03-23 2016-05-17 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light
US9805932B2 (en) 2011-03-23 2017-10-31 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light
US10276385B2 (en) 2011-03-23 2019-04-30 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light
US10879072B2 (en) 2011-03-23 2020-12-29 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light
JP2013120823A (ja) * 2011-12-07 2013-06-17 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置

Also Published As

Publication number Publication date
JP5828998B2 (ja) 2015-12-09

Similar Documents

Publication Publication Date Title
JP5221099B2 (ja) 熱処理装置および熱処理方法
JP5356725B2 (ja) 熱処理装置
JP5346484B2 (ja) 熱処理方法および熱処理装置
JP5465373B2 (ja) 熱処理装置
JP2008198674A (ja) 熱処理装置
US8835813B2 (en) Heat treatment apparatus and method for heating substrate by light-irradiation
JP5642359B2 (ja) 熱処理方法および熱処理装置
JP5828998B2 (ja) 半導体素子の製造方法
JP5465416B2 (ja) 熱処理方法
JP5238729B2 (ja) 熱処理方法および熱処理装置
JP5378817B2 (ja) 熱処理装置および熱処理方法
JP5828997B2 (ja) 熱処理方法および熱処理装置
JP5507195B2 (ja) 熱処理方法および熱処理装置
JP5627736B2 (ja) 熱処理方法および熱処理装置
JP2010045106A (ja) 熱処理装置
JP6087874B2 (ja) 熱処理方法および熱処理装置
JP5847905B2 (ja) 熱処理方法および熱処理装置
JP5998191B2 (ja) 熱処理方法
JP6062146B2 (ja) 熱処理方法
JP5718975B2 (ja) 熱処理方法
JP6062145B2 (ja) 熱処理方法
JP5813291B2 (ja) 熱処理装置および熱処理方法
JP2011082439A (ja) 熱処理方法および熱処理装置
JP6058733B2 (ja) 熱処理方法
JP5980494B2 (ja) 熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151021

R150 Certificate of patent or registration of utility model

Ref document number: 5828998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250