JPH0951667A - ゲート駆動回路 - Google Patents
ゲート駆動回路Info
- Publication number
- JPH0951667A JPH0951667A JP7218233A JP21823395A JPH0951667A JP H0951667 A JPH0951667 A JP H0951667A JP 7218233 A JP7218233 A JP 7218233A JP 21823395 A JP21823395 A JP 21823395A JP H0951667 A JPH0951667 A JP H0951667A
- Authority
- JP
- Japan
- Prior art keywords
- switching means
- input terminal
- switching
- igbt
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Stroboscope Apparatuses (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＧＢＴを高速にスイッチングできるドライ
ブ回路。 【構成】 ＩＧＢＴ１３をオンオフ制御可能な電圧を発
生する電源回路３１、３２、３３と、ＰＮＰトランジス
タ１５のコレクタとＮＰＮトランジスタ２１のコレクタ
をＩＧＢＴのゲートに接続したプッシュプルドライバ
と、ゲートを同電位に接続したＮチャンネルＦＥＴ１８
と２４によるプリドライバと、ＩＧＢＴのゲートの動作
状態を制御するための、制御信号３０ａ入力用のトラン
ジスタ２８、抵抗２９、３０による制御信号入力回路、
ならびにフォトトランジスタ２６、コンパレータ２５お
よび抵抗２７による発光光量制御回路を設けている。
ブ回路。 【構成】 ＩＧＢＴ１３をオンオフ制御可能な電圧を発
生する電源回路３１、３２、３３と、ＰＮＰトランジス
タ１５のコレクタとＮＰＮトランジスタ２１のコレクタ
をＩＧＢＴのゲートに接続したプッシュプルドライバ
と、ゲートを同電位に接続したＮチャンネルＦＥＴ１８
と２４によるプリドライバと、ＩＧＢＴのゲートの動作
状態を制御するための、制御信号３０ａ入力用のトラン
ジスタ２８、抵抗２９、３０による制御信号入力回路、
ならびにフォトトランジスタ２６、コンパレータ２５お
よび抵抗２７による発光光量制御回路を設けている。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子閃光装置等に
用いるＩＧＢＴなどの電圧駆動型半導体スイッチング素
子を制御する為のゲート駆動回路に関するものである。
用いるＩＧＢＴなどの電圧駆動型半導体スイッチング素
子を制御する為のゲート駆動回路に関するものである。
【０００２】
【従来の技術】昨今、カメラ等に用いる電子閃光装置の
発光制御回路に、ＩＧＢＴ（Insulated Gate Bipolar M
ode Transistor）が多く用いられている。ＩＧＢＴはＦ
ＥＴとトランジスタの２つを組み合わせたような素子な
ので、ＦＥＴ特有の制御電力の低電力特性と、トランジ
スタの電流特性を併わせ持ち、高速に大電流を制御する
ことが可能なスイッチング素子であるが、ＦＥＴ単体の
場合の高速スイッチング特性に比較すればスイッチング
速度は低くなる傾向を示す。
発光制御回路に、ＩＧＢＴ（Insulated Gate Bipolar M
ode Transistor）が多く用いられている。ＩＧＢＴはＦ
ＥＴとトランジスタの２つを組み合わせたような素子な
ので、ＦＥＴ特有の制御電力の低電力特性と、トランジ
スタの電流特性を併わせ持ち、高速に大電流を制御する
ことが可能なスイッチング素子であるが、ＦＥＴ単体の
場合の高速スイッチング特性に比較すればスイッチング
速度は低くなる傾向を示す。
【０００３】このようなＩＧＢＴのゲートを駆動する回
路としては、ＵＳＰ４、８３８、６８６、および、ＵＳ
Ｐ５、１０７、２９２等の提案が知られている。
路としては、ＵＳＰ４、８３８、６８６、および、ＵＳ
Ｐ５、１０７、２９２等の提案が知られている。
【０００４】また、雑誌トランジスタ技術（１９９４年
９月号、２４４ページ）に記載されているＮＰＮトラン
ジスタと、ＰＮＰトランジスタをプッシュプル接続した
ゲート駆動回路なども知られている。
９月号、２４４ページ）に記載されているＮＰＮトラン
ジスタと、ＰＮＰトランジスタをプッシュプル接続した
ゲート駆動回路なども知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、この場
合、ＵＳＰ４、８３８、６８６、ＵＳＰ５、１０７、２
９２ではＩＧＢＴのゲート回路は、基本的に電源回路よ
りプルアップされた抵抗を、スイッチング素子によりオ
ンオフ制御する動作を行なっているので、高速のスイッ
チングに対応することは難しいという問題がある。
合、ＵＳＰ４、８３８、６８６、ＵＳＰ５、１０７、２
９２ではＩＧＢＴのゲート回路は、基本的に電源回路よ
りプルアップされた抵抗を、スイッチング素子によりオ
ンオフ制御する動作を行なっているので、高速のスイッ
チングに対応することは難しいという問題がある。
【０００６】一方後者の雑誌に掲載されたＮＰＮ、ＰＮ
Ｐトランジスタのプッシュプル接続回路では、基本的に
出力トランジスタは非飽和領域で動作するために高速ス
イッチングできるが、上側のトランジスタがＮＰＮ型の
ために出力段のハイレベル出力は、電源電圧から１ＶＢ
Ｅ（約０．７Ｖ）下がってしまう。また、大きな出力電
流を得るために上側のトランジスタをダーリントン接続
した場合は、出力段のハイレベル出力は電源電圧から２
ＶＢＥ（約１．４Ｖ）降下してしまい、ＩＧＢＴのゲー
ト電圧が低下して、電源条件によってはＩＧＢＴを十分
にドライブできないという問題がある。
Ｐトランジスタのプッシュプル接続回路では、基本的に
出力トランジスタは非飽和領域で動作するために高速ス
イッチングできるが、上側のトランジスタがＮＰＮ型の
ために出力段のハイレベル出力は、電源電圧から１ＶＢ
Ｅ（約０．７Ｖ）下がってしまう。また、大きな出力電
流を得るために上側のトランジスタをダーリントン接続
した場合は、出力段のハイレベル出力は電源電圧から２
ＶＢＥ（約１．４Ｖ）降下してしまい、ＩＧＢＴのゲー
ト電圧が低下して、電源条件によってはＩＧＢＴを十分
にドライブできないという問題がある。
【０００７】本発明の目的とするところは、ＩＧＢＴを
高速にスイッチングできるゲート駆動回路を提供するこ
とにある。
高速にスイッチングできるゲート駆動回路を提供するこ
とにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、ＰＮＰトランジスタとＮＰＮトランジス
タ、あるいはＰＮＰトランジスタとＮチャンネル電界効
果トランジスタ（ＦＥＴ）、あるいはＰチャンネルＦＥ
ＴとＮチャンネルＦＥＴをそれぞれプッシュプル接続し
たＩＧＢＴのゲートドライバ回路の制御入力端子を、ゲ
ートを共通に接続した２つのＦＥＴにより制御すること
によって高速スイッチングを達成するものである。
め、本発明は、ＰＮＰトランジスタとＮＰＮトランジス
タ、あるいはＰＮＰトランジスタとＮチャンネル電界効
果トランジスタ（ＦＥＴ）、あるいはＰチャンネルＦＥ
ＴとＮチャンネルＦＥＴをそれぞれプッシュプル接続し
たＩＧＢＴのゲートドライバ回路の制御入力端子を、ゲ
ートを共通に接続した２つのＦＥＴにより制御すること
によって高速スイッチングを達成するものである。
【０００９】
【発明の実施の形態】本出願に係る発明の目的を実現す
る構成は、請求項１に記載のように、制御対象電流をス
イッチングする第１スイッチング手段をオンオフ制御可
能な制御入力電圧を発生する電源手段と、前記電源手段
に電源入力端子を接続したＰＮＰ型の第２スイッチング
手段と、前記第２スイッチング手段の電源出力端子と電
源入力端子を接続したＮＰＮ型の第３スイッチング手段
と、前記第２スイッチング手段の制御入力端子に電源入
力端子を接続したＮチャンネル型の第４スイッチング手
段と、前記第３スイッチング手段の制御入力端子に電源
入力端子を接続したＮチャンネル型の第５スイッチング
手段と、前記第４および第５スイッチング手段の制御入
力端子を同電位に接続して制御信号により前記第２スイ
ッチング手段の電源出力端子と第３スイッチング手段の
電源入力端子に接続した前記第１スイッチング手段の制
御信号入力端子の動作状態を制御する制御信号入力手段
を備えたことを特徴とするゲート駆動回路にある。
る構成は、請求項１に記載のように、制御対象電流をス
イッチングする第１スイッチング手段をオンオフ制御可
能な制御入力電圧を発生する電源手段と、前記電源手段
に電源入力端子を接続したＰＮＰ型の第２スイッチング
手段と、前記第２スイッチング手段の電源出力端子と電
源入力端子を接続したＮＰＮ型の第３スイッチング手段
と、前記第２スイッチング手段の制御入力端子に電源入
力端子を接続したＮチャンネル型の第４スイッチング手
段と、前記第３スイッチング手段の制御入力端子に電源
入力端子を接続したＮチャンネル型の第５スイッチング
手段と、前記第４および第５スイッチング手段の制御入
力端子を同電位に接続して制御信号により前記第２スイ
ッチング手段の電源出力端子と第３スイッチング手段の
電源入力端子に接続した前記第１スイッチング手段の制
御信号入力端子の動作状態を制御する制御信号入力手段
を備えたことを特徴とするゲート駆動回路にある。
【００１０】この構成によれば、第２、第３スイッチン
グ手段であるＰＮＰ−ＮＰＮトランジスタによるプッシ
ュプルドライバを、第４、第５スイッチング手段である
ＦＥＴのプリドライバで駆動することで、第１スイッチ
ング手段であるＩＧＢＴの高速スイッチングが可能にな
る。
グ手段であるＰＮＰ−ＮＰＮトランジスタによるプッシ
ュプルドライバを、第４、第５スイッチング手段である
ＦＥＴのプリドライバで駆動することで、第１スイッチ
ング手段であるＩＧＢＴの高速スイッチングが可能にな
る。
【００１１】本出願に係る発明の目的を実現する具体的
な構成は、請求項２に記載のように、制御対象電流をス
イッチングする第１スイッチング手段をオンオフ制御可
能な制御入力電圧を発生する電源手段と、前記電源手段
に電源入力端子を接続したＰＮＰ型の第２スイッチング
手段と、前記第２スイッチング手段の電源出力端子と電
源入力端子を接続したＮチャンネル型の第３スイッチ手
段と、前記第２スイッチング手段の制御入力端子に電源
入力端子を接続したＮチャンネル型の第４スイッチング
手段と、前記第３スイッチング手段の制御入力端子に電
源入力端子を接続したＮチャンネル型の第５スイッチン
グ手段と、前記第４および第５スイッチング手段の制御
入力端子を同電位に接続して制御信号により前記第２ス
イッチング手段の電源出力端子と第３スイッチング手段
の電源入力端子に接続した前記第１スイッチング手段の
制御信号入力端子の動作状態を制御する制御信号入力手
段を備えたことを特徴とするゲート駆動回路にある。
な構成は、請求項２に記載のように、制御対象電流をス
イッチングする第１スイッチング手段をオンオフ制御可
能な制御入力電圧を発生する電源手段と、前記電源手段
に電源入力端子を接続したＰＮＰ型の第２スイッチング
手段と、前記第２スイッチング手段の電源出力端子と電
源入力端子を接続したＮチャンネル型の第３スイッチ手
段と、前記第２スイッチング手段の制御入力端子に電源
入力端子を接続したＮチャンネル型の第４スイッチング
手段と、前記第３スイッチング手段の制御入力端子に電
源入力端子を接続したＮチャンネル型の第５スイッチン
グ手段と、前記第４および第５スイッチング手段の制御
入力端子を同電位に接続して制御信号により前記第２ス
イッチング手段の電源出力端子と第３スイッチング手段
の電源入力端子に接続した前記第１スイッチング手段の
制御信号入力端子の動作状態を制御する制御信号入力手
段を備えたことを特徴とするゲート駆動回路にある。
【００１２】この構成によれば、第２、第３スイッチン
グ手段であるＰＮＰトランジスタとＮチャンネルＦＥＴ
によるプッシュプルドライバを、第４、第５スイッチン
グ手段であるＦＥＴのプリドライバで駆動することで、
トランジスタ同志のプッシュプルドライバの場合よりも
第１スイッチング手段であるＩＧＢＴを高速にスイッチ
ングすることが可能になる。
グ手段であるＰＮＰトランジスタとＮチャンネルＦＥＴ
によるプッシュプルドライバを、第４、第５スイッチン
グ手段であるＦＥＴのプリドライバで駆動することで、
トランジスタ同志のプッシュプルドライバの場合よりも
第１スイッチング手段であるＩＧＢＴを高速にスイッチ
ングすることが可能になる。
【００１３】本出願に係る発明の目的を実現する他の具
体的な構成は、請求項３に記載のように、制御対象電流
をスイッチングする第１スイッチング手段をオンオフ制
御可能な制御入力電圧を発生する電源手段と、前記電源
手段に電源入力端子を接続したＰチャンネル型の第２ス
イッチング手段と、前記第２スイッチング手段の電源出
力端子と電源入力端子を接続したＮチャンネル型の第３
スイッチング手段と、前記第２スイッチング手段の制御
入力端子に電源入力端子を接続したＮチャンネル型の第
４スイッチング手段と、前記第３スイッチング手段の制
御入力端子に電源入力端子を接続したＮチャンネル型の
第５スイッチング手段と、前記第４および第５スイッチ
ング手段の制御入力端子を同電位に接続して制御信号に
より前記第２スイッチング手段の電源出力端子と第３ス
イッチング手段の電源入力端子に接続した第１スイッチ
ング手段の制御信号入力端子の動作状態を制御する制御
信号入力手段を備えたことを特徴とするゲート駆動回路
にある。
体的な構成は、請求項３に記載のように、制御対象電流
をスイッチングする第１スイッチング手段をオンオフ制
御可能な制御入力電圧を発生する電源手段と、前記電源
手段に電源入力端子を接続したＰチャンネル型の第２ス
イッチング手段と、前記第２スイッチング手段の電源出
力端子と電源入力端子を接続したＮチャンネル型の第３
スイッチング手段と、前記第２スイッチング手段の制御
入力端子に電源入力端子を接続したＮチャンネル型の第
４スイッチング手段と、前記第３スイッチング手段の制
御入力端子に電源入力端子を接続したＮチャンネル型の
第５スイッチング手段と、前記第４および第５スイッチ
ング手段の制御入力端子を同電位に接続して制御信号に
より前記第２スイッチング手段の電源出力端子と第３ス
イッチング手段の電源入力端子に接続した第１スイッチ
ング手段の制御信号入力端子の動作状態を制御する制御
信号入力手段を備えたことを特徴とするゲート駆動回路
にある。
【００１４】この構成によれば、第２、第３スイッチン
グ手段であるＰチャンネルＦＥＴとＮチャンネルＦＥＴ
によるプッシュプルドライバを、第４、第５スイッチン
グ手段であるＦＥＴのプリドライバで駆動することで、
プッシュプルドライバの構成にトランジスタが入ってい
る場合よりも第１スイッチング手段であるＩＧＢＴを更
に高速にスイッチングすることが可能になる。
グ手段であるＰチャンネルＦＥＴとＮチャンネルＦＥＴ
によるプッシュプルドライバを、第４、第５スイッチン
グ手段であるＦＥＴのプリドライバで駆動することで、
プッシュプルドライバの構成にトランジスタが入ってい
る場合よりも第１スイッチング手段であるＩＧＢＴを更
に高速にスイッチングすることが可能になる。
【００１５】
（第１の実施例）以下、本発明の一実施例を図に基づい
て説明する。図１は本発明の第１実施例に係るゲート駆
動回路の回路図である。図２は図１に示すゲート駆動回
路の主要信号波形図である。
て説明する。図１は本発明の第１実施例に係るゲート駆
動回路の回路図である。図２は図１に示すゲート駆動回
路の主要信号波形図である。
【００１６】図１において、１は電源であるところの電
池、２は電池電圧を放電可能な電圧に昇圧するＤＣ−Ｄ
Ｃコンバータ、３は発光エネルギーを蓄積するコンデン
サである。４は抵抗、５はトリガーコンデンサ、６はト
リガトランス、７はサイリスタ、８と９は抵抗であり、
以上の４〜９でトリガ回路を構成している。
池、２は電池電圧を放電可能な電圧に昇圧するＤＣ−Ｄ
Ｃコンバータ、３は発光エネルギーを蓄積するコンデン
サである。４は抵抗、５はトリガーコンデンサ、６はト
リガトランス、７はサイリスタ、８と９は抵抗であり、
以上の４〜９でトリガ回路を構成している。
【００１７】１０は放電管、１１はトリガ電極、１２は
放電管の放電時の放電電流を制限するためのコイル、１
３は第１スイッチング手段のＩＧＢＴであり、ＩＧＢＴ
１３がオン状態の時にトリガ電圧が与えられると放電を
開始する。１４はＩＧＢＴ１３がオフした時にコイル１
２に蓄積されたエネルギーを還流させるためのダイオー
ドであり、以上の１０〜１４で発光回路を構成する。
放電管の放電時の放電電流を制限するためのコイル、１
３は第１スイッチング手段のＩＧＢＴであり、ＩＧＢＴ
１３がオン状態の時にトリガ電圧が与えられると放電を
開始する。１４はＩＧＢＴ１３がオフした時にコイル１
２に蓄積されたエネルギーを還流させるためのダイオー
ドであり、以上の１０〜１４で発光回路を構成する。
【００１８】１５は第２スイッチング手段のＰＮＰトラ
ンジスタ、２１は第２スイッチング手段のＮＰＮトラン
ジスタ、１８は第４スイッチング手段のＮチャンネルＦ
ＥＴ、２４は第５スイッチング手段のＮチャンネルＦＥ
Ｔ、１６、１７は抵抗、１９、２０はＩＧＢＴ１３のゲ
ート電流を制限する抵抗、２２、２３は抵抗であり、以
上の１５〜２４でＩＣＢＴ１３のドライバ回路を構成し
ている。
ンジスタ、２１は第２スイッチング手段のＮＰＮトラン
ジスタ、１８は第４スイッチング手段のＮチャンネルＦ
ＥＴ、２４は第５スイッチング手段のＮチャンネルＦＥ
Ｔ、１６、１７は抵抗、１９、２０はＩＧＢＴ１３のゲ
ート電流を制限する抵抗、２２、２３は抵抗であり、以
上の１５〜２４でＩＣＢＴ１３のドライバ回路を構成し
ている。
【００１９】２５はコンパレータ、２６はフォトダイオ
ード、２７は抵抗、２８はトランジスタ、２９、３０は
抵抗であり、２５〜３０で発光光量制御回路を構成す
る。なお、トランジスタ２８〜抵抗３０の回路は発光開
始、停止回路で、発光制御信号３０ａがハイレベルであ
れば、ＦＥＴ１８、２４はオフ状態になり、トランジス
タ１５はオフ、トランジスタ２１はオンで、ＩＧＢＴ１
３のゲートはローレベルとなりＩＧＢＴ１３を強制的に
オフするといった動作になる。この発光開始、停止回路
および発光光量制御回路による制御動作が制御信号入力
手段である。
ード、２７は抵抗、２８はトランジスタ、２９、３０は
抵抗であり、２５〜３０で発光光量制御回路を構成す
る。なお、トランジスタ２８〜抵抗３０の回路は発光開
始、停止回路で、発光制御信号３０ａがハイレベルであ
れば、ＦＥＴ１８、２４はオフ状態になり、トランジス
タ１５はオフ、トランジスタ２１はオンで、ＩＧＢＴ１
３のゲートはローレベルとなりＩＧＢＴ１３を強制的に
オフするといった動作になる。この発光開始、停止回路
および発光光量制御回路による制御動作が制御信号入力
手段である。
【００２０】３１は抵抗、３２は定電圧ダイオード、３
３はコンデンサであり、以上の３１〜３３によってＩＣ
ＢＴ１３のドライバ回路の電源電圧発生回路を構成し、
これは電源手段に相当する。
３はコンデンサであり、以上の３１〜３３によってＩＣ
ＢＴ１３のドライバ回路の電源電圧発生回路を構成し、
これは電源手段に相当する。
【００２１】つぎに動作について説明する。このような
構成で、ＤＣ−ＤＣコンバータ２により発生した高電圧
は、コンデンサ３を充電するとともに、抵抗４を介して
トリガーコンデンサ５を充電する。一方、抵抗３１、定
電圧ダイオード３２、コンデンサ３３で構成する電源発
生回路も、ＩＧＢＴ１３のゲート駆動に必要な電圧を発
生する。なお、この電源は省電力のためにＩＧＢＴ１３
を駆動する時にのみ電源を供給するように、スイッチン
グ手段を挿入して制御してもよい。
構成で、ＤＣ−ＤＣコンバータ２により発生した高電圧
は、コンデンサ３を充電するとともに、抵抗４を介して
トリガーコンデンサ５を充電する。一方、抵抗３１、定
電圧ダイオード３２、コンデンサ３３で構成する電源発
生回路も、ＩＧＢＴ１３のゲート駆動に必要な電圧を発
生する。なお、この電源は省電力のためにＩＧＢＴ１３
を駆動する時にのみ電源を供給するように、スイッチン
グ手段を挿入して制御してもよい。
【００２２】この状態において、コンデンサ３の充電電
圧が、放電管１０が発光可能な電圧に達し、連続発光制
御する場合の動作を図２を参照して説明する。
圧が、放電管１０が発光可能な電圧に達し、連続発光制
御する場合の動作を図２を参照して説明する。
【００２３】図２（ａ）はトランジスタ２８を制御する
ように印加する発光許可信号で発光制御信号３０ａをロ
ーレベルに設定するもの、図２（ｂ）はサイリスタ７の
ゲートに印加する発光トリガ信号８ａ、図２（ｃ）はＩ
ＧＢＴ１３のゲート電圧、図２（ｄ）はコンパレータ２
５の−端子に印加する放電管１０の発光光量に相当する
電圧である。これは、放電管１０の発光光量をモニタす
るフォトトランジスタ２６が受光光量に応じて光電流を
発生し、その電流が流れる抵抗２７には光電流に応じた
モニタ電圧が発生するもので、このモニタ電圧を発光制
御に用いるものである。発光動作に先立ちコンパレータ
２５の基準電圧入力端子２５ａには、図２（ｄ）の点線
に示した所定電圧Ｖａを設定する。これは放電管１０の
連続発光光量の波高値に応じた電圧を設定する 先ず、図２（ａ）に示す発光許可信号をカメラの制御系
（図示していない）より印加して発光制御信号３０ａを
ローレベルに設定して、プリドライバＦＥＴ１８、２４
がオンすることで、ＩＧＢＴ１３のドライバ回路（トラ
ンジスタ１５オン、２１はオフ）の動作を許可する。
ように印加する発光許可信号で発光制御信号３０ａをロ
ーレベルに設定するもの、図２（ｂ）はサイリスタ７の
ゲートに印加する発光トリガ信号８ａ、図２（ｃ）はＩ
ＧＢＴ１３のゲート電圧、図２（ｄ）はコンパレータ２
５の−端子に印加する放電管１０の発光光量に相当する
電圧である。これは、放電管１０の発光光量をモニタす
るフォトトランジスタ２６が受光光量に応じて光電流を
発生し、その電流が流れる抵抗２７には光電流に応じた
モニタ電圧が発生するもので、このモニタ電圧を発光制
御に用いるものである。発光動作に先立ちコンパレータ
２５の基準電圧入力端子２５ａには、図２（ｄ）の点線
に示した所定電圧Ｖａを設定する。これは放電管１０の
連続発光光量の波高値に応じた電圧を設定する 先ず、図２（ａ）に示す発光許可信号をカメラの制御系
（図示していない）より印加して発光制御信号３０ａを
ローレベルに設定して、プリドライバＦＥＴ１８、２４
がオンすることで、ＩＧＢＴ１３のドライバ回路（トラ
ンジスタ１５オン、２１はオフ）の動作を許可する。
【００２４】次に、図２（ｂ）に示す発光トリガ信号８
ａを所定時間ハイレベルに設定すると、サイリスタ７が
オンして抵抗４を介し充電されたコンデンサ５の電荷
は、サイリスタ７と、トリガトランス６を通って放電し
トリガトランスの２次側には高圧が発生して、放電管１
０は発光を開始する。
ａを所定時間ハイレベルに設定すると、サイリスタ７が
オンして抵抗４を介し充電されたコンデンサ５の電荷
は、サイリスタ７と、トリガトランス６を通って放電し
トリガトランスの２次側には高圧が発生して、放電管１
０は発光を開始する。
【００２５】図２（ｄ）に示すように、放電管１０が発
光を開始してフォトトランジスタ２６により受光する発
光モニタ電圧が所定電圧Ｖａより高くなると、コンパレ
ータ２５が反転して出力がローレベルになり、プリドラ
イバ回路ＦＥＴ１８、２４がオフし、ドライバ回路のト
ランジスタ１５がオフして２１はオンするので、ＩＧＢ
Ｔ１３のゲート電圧波形を示す図２（ｃ）のように、時
間ｔ１でローレベルになりＩＧＢＴ１３はオフする。
光を開始してフォトトランジスタ２６により受光する発
光モニタ電圧が所定電圧Ｖａより高くなると、コンパレ
ータ２５が反転して出力がローレベルになり、プリドラ
イバ回路ＦＥＴ１８、２４がオフし、ドライバ回路のト
ランジスタ１５がオフして２１はオンするので、ＩＧＢ
Ｔ１３のゲート電圧波形を示す図２（ｃ）のように、時
間ｔ１でローレベルになりＩＧＢＴ１３はオフする。
【００２６】ＩＧＢＴ１３がオフすると放電管１０の発
光電流はダイオード１４を通って還流しつつ、発光量が
低下し時間ｔ２では発光モニタ電圧は所定電圧Ｖａ以下
になるので、コンパレータ２５の出力はローレベルから
ハイレベルに反転し、プリドライバＦＥＴ１８、２４は
オン状態になり、ドライバのトランジスタ１５はオン２
１はオフとなるので、ＩＧＢＴ１３のゲートはハイレベ
ルになりオンして再び発光量が増加する。
光電流はダイオード１４を通って還流しつつ、発光量が
低下し時間ｔ２では発光モニタ電圧は所定電圧Ｖａ以下
になるので、コンパレータ２５の出力はローレベルから
ハイレベルに反転し、プリドライバＦＥＴ１８、２４は
オン状態になり、ドライバのトランジスタ１５はオン２
１はオフとなるので、ＩＧＢＴ１３のゲートはハイレベ
ルになりオンして再び発光量が増加する。
【００２７】以上のプロセスを繰り返し、所定時間後の
ｔ３で発光制御信号３０ａがハイレベルに変わると、Ｉ
ＧＢＴ１３のドライバ回路は強制的に動作が禁止にな
り、ＩＧＢＴ１３のゲートは強制的にローレベルになり
オフして発光を終了する。
ｔ３で発光制御信号３０ａがハイレベルに変わると、Ｉ
ＧＢＴ１３のドライバ回路は強制的に動作が禁止にな
り、ＩＧＢＴ１３のゲートは強制的にローレベルになり
オフして発光を終了する。
【００２８】このように、本実施例では、ＰＮＰ、ＮＰ
Ｎ接続の上下のトランジス１５、２１によりプッシュプ
ルドライバを構成して、ＩＧＢＴ１３のゲートに電荷を
注入し排出するため、ＩＧＢＴ１３を高速にスイッチン
グできると共に、上側は従来例とは異なりＰＮＰトラン
ジスタなので、ＩＧＢＴ１３のゲート駆動電圧はトラン
ジスタのＶｓａｔ電圧（約０．２〜０．３Ｖ）しか低下
せず、ＩＧＢＴ１３を制御するのに十分なゲート電圧が
得られる。
Ｎ接続の上下のトランジス１５、２１によりプッシュプ
ルドライバを構成して、ＩＧＢＴ１３のゲートに電荷を
注入し排出するため、ＩＧＢＴ１３を高速にスイッチン
グできると共に、上側は従来例とは異なりＰＮＰトラン
ジスタなので、ＩＧＢＴ１３のゲート駆動電圧はトラン
ジスタのＶｓａｔ電圧（約０．２〜０．３Ｖ）しか低下
せず、ＩＧＢＴ１３を制御するのに十分なゲート電圧が
得られる。
【００２９】また、プリドライバをＦＥＴ１８、２４で
構成したので、ＩＧＢＴ１３のドライバ・トランジスタ
のベースへの電荷の高速な注入、排出が可能で、ＩＧＢ
Ｔ１３の一層の高速スイッチングが可能になり、放電管
１０の高速オンオフ制御および、それを応用した平滑な
連続発光を実現できる。
構成したので、ＩＧＢＴ１３のドライバ・トランジスタ
のベースへの電荷の高速な注入、排出が可能で、ＩＧＢ
Ｔ１３の一層の高速スイッチングが可能になり、放電管
１０の高速オンオフ制御および、それを応用した平滑な
連続発光を実現できる。
【００３０】なお、本実施例では放電管の連続発光を行
う閃光発光装置を例にして説明したが、コンパレータ２
５、トランジスタ２８の回路を削除し、プリドライバＦ
ＥＴ１８、２４を直接オンオフすれば、連続発光ではな
い単発の閃光発光が可能なことは言うまでもない。
う閃光発光装置を例にして説明したが、コンパレータ２
５、トランジスタ２８の回路を削除し、プリドライバＦ
ＥＴ１８、２４を直接オンオフすれば、連続発光ではな
い単発の閃光発光が可能なことは言うまでもない。
【００３１】（第２の実施例）次に、第１実施例のＩＧ
ＢＴ１３のドライバ回路下側のＮＰＮトランシスタ２１
を、ＮチャンネルのＦＥＴに換えた第２実施例について
各図を参照して説明する。図３は本発明の第２実施例に
係るゲート駆動回路の回路図である。図４は図３に示す
ゲート駆動回路の主要部分の駆動波形図である。図５は
図１に示すゲート駆動回路の主要部分の駆動波形図であ
る。
ＢＴ１３のドライバ回路下側のＮＰＮトランシスタ２１
を、ＮチャンネルのＦＥＴに換えた第２実施例について
各図を参照して説明する。図３は本発明の第２実施例に
係るゲート駆動回路の回路図である。図４は図３に示す
ゲート駆動回路の主要部分の駆動波形図である。図５は
図１に示すゲート駆動回路の主要部分の駆動波形図であ
る。
【００３２】第１実施例では、ＩＧＢＴ１３のドライバ
をプッシュプルトランジスタ回路で構成したが、上下の
ＰＮＰ、ＮＰＮトランジスタ１５、２１を飽和領域で使
用するためにベースの電荷を抜くのに多少時間がかかる
傾向があった。第２実施例はこれを改良して、図３に示
すように、ＩＧＢＴ１３のスイッチングの高速化に特に
重要な下側のトランジスタを、ＮチャンネルＦＥＴ３４
に換えて高速スイッチングを行うようにした例である。
それ以外の構成は第１実施例と全く同一なので同一符号
を付し重複する説明は省略する。
をプッシュプルトランジスタ回路で構成したが、上下の
ＰＮＰ、ＮＰＮトランジスタ１５、２１を飽和領域で使
用するためにベースの電荷を抜くのに多少時間がかかる
傾向があった。第２実施例はこれを改良して、図３に示
すように、ＩＧＢＴ１３のスイッチングの高速化に特に
重要な下側のトランジスタを、ＮチャンネルＦＥＴ３４
に換えて高速スイッチングを行うようにした例である。
それ以外の構成は第１実施例と全く同一なので同一符号
を付し重複する説明は省略する。
【００３３】図４は第２実施例の主要な部分の駆動波形
であり、ａはコンパレータ２５の出力、ｂはＩＧＢＴ１
３のゲート電流、ｃはＩＧＢＴ１３のゲート電圧であ
る。同様に、図５は比較のために示した第１実施例の主
要な部分の駆動波形であり、図４と図５を比較すると、
図４に示す第２実施例でのｔ１〜ｔ２間のＩＧＢＴゲー
ト電流波形ｂは急峻になり、ＩＧＢＴ１３の下側のドラ
イバをＦＥＴ３４に変更することによって、ＦＥＴの低
オン抵抗の効果およびゲート容量の小ささにより、短時
間でＩＧＢＴ１３のゲートに蓄積された電荷が抜けるこ
とが分かり、より高速にＩＧＢＴ１３をオフできる効果
がある。
であり、ａはコンパレータ２５の出力、ｂはＩＧＢＴ１
３のゲート電流、ｃはＩＧＢＴ１３のゲート電圧であ
る。同様に、図５は比較のために示した第１実施例の主
要な部分の駆動波形であり、図４と図５を比較すると、
図４に示す第２実施例でのｔ１〜ｔ２間のＩＧＢＴゲー
ト電流波形ｂは急峻になり、ＩＧＢＴ１３の下側のドラ
イバをＦＥＴ３４に変更することによって、ＦＥＴの低
オン抵抗の効果およびゲート容量の小ささにより、短時
間でＩＧＢＴ１３のゲートに蓄積された電荷が抜けるこ
とが分かり、より高速にＩＧＢＴ１３をオフできる効果
がある。
【００３４】このように、第２実施例では、ＩＧＢＴ１
３のプッシュプルドライバをＰＮＰトランジスタ１５
と、ＮチャンネルＦＥＴ３４により構成し、ＦＥＴ１
８、２４によるプリドライバで駆動するようにしたの
で、第１の実施例より高速なＩＧＢＴ１３のスイッチン
グが可能となり、放電管１０の高速なオンオフ制御およ
びそれを応用した平滑な連続発光を実現することができ
る。
３のプッシュプルドライバをＰＮＰトランジスタ１５
と、ＮチャンネルＦＥＴ３４により構成し、ＦＥＴ１
８、２４によるプリドライバで駆動するようにしたの
で、第１の実施例より高速なＩＧＢＴ１３のスイッチン
グが可能となり、放電管１０の高速なオンオフ制御およ
びそれを応用した平滑な連続発光を実現することができ
る。
【００３５】（第３の実施例）次に、ＩＧＢＴドライバ
上下のトランジスタを両方ともＦＥＴに変更する第３実
施例について説明する。図６は本発明の第３実施例に係
るゲート駆動回路の回路図である。図７は図６に示すゲ
ート駆動回路の主要な部分の駆動波形図である。
上下のトランジスタを両方ともＦＥＴに変更する第３実
施例について説明する。図６は本発明の第３実施例に係
るゲート駆動回路の回路図である。図７は図６に示すゲ
ート駆動回路の主要な部分の駆動波形図である。
【００３６】図６に示す第３実施例は、ＩＧＢＴドライ
バの上側をＰチャンネルＦＥＴ３５に、下側をＮチャン
ネルＦＥＴ３４と上下共にＦＥＴで構成した例である。
なお、その他の構成は前実施例と同一なので同一符号を
付し重複説明は省略する。
バの上側をＰチャンネルＦＥＴ３５に、下側をＮチャン
ネルＦＥＴ３４と上下共にＦＥＴで構成した例である。
なお、その他の構成は前実施例と同一なので同一符号を
付し重複説明は省略する。
【００３７】第２実施例では、ＩＧＢＴドライバの下側
だけＮチャンネルＦＥＴに変更したが、第３実施例は上
下共にＰチャンネル、ＮチャンネルＦＥＴに変更したの
で、ドライバのコストは高くなるものの、最も高速なＩ
ＧＢＴのスイッチングを行うことができる例である。
だけＮチャンネルＦＥＴに変更したが、第３実施例は上
下共にＰチャンネル、ＮチャンネルＦＥＴに変更したの
で、ドライバのコストは高くなるものの、最も高速なＩ
ＧＢＴのスイッチングを行うことができる例である。
【００３８】図７は第３実施例の主要な部分の駆動波形
であり、ａはコンパレータ２５の出力、ｂはＩＧＢＴ１
３のゲート電流、ｃはＩＧＢＴ１３のゲート電圧であ
る。図７のｔ１〜ｔ２間は、上側のＦＥＴ３５によりＩ
ＧＢＴ１３のゲートに電荷が注入される部分を表し、波
形がトランジスタの場合より急峻になって、上側のＦＥ
Ｔ３５によるＩＧＢＴ１３のオン側での高速化も実現さ
れ、更に、下側ＦＥＴ３４によるＩＧＢＴ１３のオフ側
での高速化と合わせ、最適なＩＧＢＴ１３のスイッチン
グ回路を構成できる。
であり、ａはコンパレータ２５の出力、ｂはＩＧＢＴ１
３のゲート電流、ｃはＩＧＢＴ１３のゲート電圧であ
る。図７のｔ１〜ｔ２間は、上側のＦＥＴ３５によりＩ
ＧＢＴ１３のゲートに電荷が注入される部分を表し、波
形がトランジスタの場合より急峻になって、上側のＦＥ
Ｔ３５によるＩＧＢＴ１３のオン側での高速化も実現さ
れ、更に、下側ＦＥＴ３４によるＩＧＢＴ１３のオフ側
での高速化と合わせ、最適なＩＧＢＴ１３のスイッチン
グ回路を構成できる。
【００３９】このように、第３実施例では、ＩＧＢＴ１
３のプッシュプルドライバをＰチャンネルＦＥＴ３５
と、ＮチャンネルＦＥＴ３４のＦＥＴ同士で構成し、Ｆ
ＥＴ１８、２４のプリドライバで駆動するようにしたの
で、第１、第２実施例より更に高速なスイッチングが可
能となり、放電管の最も高速なオンオフ制御および、そ
れを応用した最も平滑な連続発光を実現できる。
３のプッシュプルドライバをＰチャンネルＦＥＴ３５
と、ＮチャンネルＦＥＴ３４のＦＥＴ同士で構成し、Ｆ
ＥＴ１８、２４のプリドライバで駆動するようにしたの
で、第１、第２実施例より更に高速なスイッチングが可
能となり、放電管の最も高速なオンオフ制御および、そ
れを応用した最も平滑な連続発光を実現できる。
【００４０】なお、本発明はこれまで、電子閃光装置の
フラット発光制御におけるＩＧＢＴのスイッチング制御
を例に説明したが、それに限らずＩＧＢＴのゲート駆動
回路として他のスイッチング機構にも応用できることは
勿論である。
フラット発光制御におけるＩＧＢＴのスイッチング制御
を例に説明したが、それに限らずＩＧＢＴのゲート駆動
回路として他のスイッチング機構にも応用できることは
勿論である。
【００４１】
【発明の効果】請求項１に記載の発明によれば、ＩＧＢ
ＴのプッシュプルドライバをＰＮＰトランジスタとＮＰ
Ｎトランジスタの組合わせで構成し、ＮチャンネルＦＥ
Ｔによるプリドライバで駆動するようにしたので、ＩＧ
ＢＴの高速スイッチングが可能になり、放電管の高速な
オンオフ制御およびそれを利用した平滑な連続発光を実
現することができる。
ＴのプッシュプルドライバをＰＮＰトランジスタとＮＰ
Ｎトランジスタの組合わせで構成し、ＮチャンネルＦＥ
Ｔによるプリドライバで駆動するようにしたので、ＩＧ
ＢＴの高速スイッチングが可能になり、放電管の高速な
オンオフ制御およびそれを利用した平滑な連続発光を実
現することができる。
【００４２】請求項２に記載の発明によれば、ＩＧＢＴ
のプッシュプルドライバをＰＮＰトランジスタとＮチャ
ンネルＦＥＴの組合わせで構成し、ＮチャンネルＦＥＴ
によるプリドライバで駆動するようにしたので、請求項
１の発明よりもＩＧＢＴの高速なスイッチングが可能に
なり、放電管のより高速なオンオフ制御およびそれを利
用したより平滑な連続発光を実現することができる。
のプッシュプルドライバをＰＮＰトランジスタとＮチャ
ンネルＦＥＴの組合わせで構成し、ＮチャンネルＦＥＴ
によるプリドライバで駆動するようにしたので、請求項
１の発明よりもＩＧＢＴの高速なスイッチングが可能に
なり、放電管のより高速なオンオフ制御およびそれを利
用したより平滑な連続発光を実現することができる。
【００４３】請求項３に記載の発明によれば、ＩＧＢＴ
のプッシュプルドライバをＰチャンネルＦＥＴとＮチャ
ンネルＦＥＴの組合わせで構成し、ＮチャンネルＦＥＴ
によるプリドライバで駆動するようにしたので、請求項
２の発明よりも更にＩＧＢＴの高速なスイッチングが可
能になり、放電管の更なる高速なオンオフ制御およびそ
れを利用した最も平滑で安定した連続発光を実現するこ
とができる。
のプッシュプルドライバをＰチャンネルＦＥＴとＮチャ
ンネルＦＥＴの組合わせで構成し、ＮチャンネルＦＥＴ
によるプリドライバで駆動するようにしたので、請求項
２の発明よりも更にＩＧＢＴの高速なスイッチングが可
能になり、放電管の更なる高速なオンオフ制御およびそ
れを利用した最も平滑で安定した連続発光を実現するこ
とができる。
【図１】本発明の第１実施例に係るゲート駆動回路の回
路図である。
路図である。
【図２】図１に示すゲート駆動回路の主要信号波形図で
ある。
ある。
【図３】本発明の第２実施例に係るゲート駆動回路の回
路図である。
路図である。
【図４】図３に示すゲート駆動回路の主要部分の駆動波
形図である。
形図である。
【図５】図１に示すゲート駆動回路の主要部分の駆動波
形図である。
形図である。
【図６】本発明の第３実施例に係るゲート駆動回路の回
路図である。
路図である。
【図７】図６に示すゲート駆動回路の主要部分の駆動波
形図である。
形図である。
１ 電池 ２ ＤＣ−ＤＣコンバータ ３ 発光用コンデンサ ４，８，９，１６，１７，２２，２３，２７，２９，３
０，３１ 抵抗 ５，３３ コンデンサ ６ トリガートランス ７ サイリスタ １０ 放電管 １２ コイル １３ ＩＧＢＴ １４ ダイオード １５ ＰＮＰトランジスタ １８，２４，３４ ＮチャンネルＦＥＴ １９，２０ ＩＧＢＴゲート電流制限用抵抗 ２１ ＮＰＮトランジスタ ２５ コンパレータ ２６ フォトトランジスタ ２８ トランジスタ ３２ 定電圧ダイオード ３５ ＰチャンネルＦＥＴ
０，３１ 抵抗 ５，３３ コンデンサ ６ トリガートランス ７ サイリスタ １０ 放電管 １２ コイル １３ ＩＧＢＴ １４ ダイオード １５ ＰＮＰトランジスタ １８，２４，３４ ＮチャンネルＦＥＴ １９，２０ ＩＧＢＴゲート電流制限用抵抗 ２１ ＮＰＮトランジスタ ２５ コンパレータ ２６ フォトトランジスタ ２８ トランジスタ ３２ 定電圧ダイオード ３５ ＰチャンネルＦＥＴ
Claims (3)
- 【請求項１】 制御対象電流をスイッチングする第１ス
イッチング手段をオンオフ制御可能な制御入力電圧を発
生する電源手段と、前記電源手段に電源入力端子を接続
したＰＮＰ型の第２スイッチング手段と、前記第２スイ
ッチング手段の電源出力端子と電源入力端子を接続した
ＮＰＮ型の第３スイッチング手段と、前記第２スイッチ
ング手段の制御入力端子に電源入力端子を接続したＮチ
ャンネル型の第４スイッチング手段と、前記第３スイッ
チング手段の制御入力端子に電源入力端子を接続したＮ
チャンネル型の第５スイッチング手段と、前記第４およ
び第５スイッチング手段の制御入力端子を同電位に接続
して制御信号により前記第２スイッチング手段の電源出
力端子と第３スイッチング手段の電源入力端子に接続し
た前記第１スイッチング手段の制御信号入力端子の動作
状態を制御する制御信号入力手段を備えたことを特徴と
するゲート駆動回路。 - 【請求項２】 制御対象電流をスイッチングする第１ス
イッチング手段をオンオフ制御可能な制御入力電圧を発
生する電源手段と、前記電源手段に電源入力端子を接続
したＰＮＰ型の第２スイッチング手段と、前記第２スイ
ッチング手段の電源出力端子と電源入力端子を接続した
Ｎチャンネル型の第３スイッチング手段と、前記第２ス
イッチング手段の制御入力端子に電源入力端子を接続し
たＮチャンネル型の第４スイッチング手段と、前記第３
スイッチング手段の制御入力端子に電源入力端子を接続
したＮチャンネル型の第５スイッチング手段と、前記第
４および第５スイッチング手段の制御入力端子を同電位
に接続して制御信号により前記第２スイッチング手段の
電源出力端子と第３スイッチング手段の電源入力端子に
接続した前記第１スイッチング手段の制御信号入力端子
の動作状態を制御する制御信号入力手段を備えたことを
特徴とするゲート駆動回路。 - 【請求項３】 制御対象電流をスイッチングする第１ス
イッチング手段をオンオフ制御可能な制御入力電圧を発
生する電源手段と、前記電源手段に電源入力端子を接続
したＰチャンネル型の第２スイッチング手段と、前記第
２スイッチング手段の電源出力端子と電源入力端子を接
続したＮチャンネル型の第３スイッチング手段と、前記
第２スイッチング手段の制御入力端子に電源入力端子を
接続したＮチャンネル型の第４スイッチング手段と、前
記第３スイッチング手段の制御入力端子に電源入力端子
を接続したＮチャンネル型の第５スイッチング手段と、
前記第４および第５スイッチング手段の制御入力端子を
同電位に接続して制御信号により前記第２スイッチング
手段の電源出力端子と第３スイッチング手段の電源入力
端子に接続した前記第１スイッチング手段の制御信号入
力端子の動作状態を制御する制御信号入力手段を備えた
ことを特徴とするゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7218233A JPH0951667A (ja) | 1995-08-04 | 1995-08-04 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7218233A JPH0951667A (ja) | 1995-08-04 | 1995-08-04 | ゲート駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951667A true JPH0951667A (ja) | 1997-02-18 |
Family
ID=16716699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7218233A Pending JPH0951667A (ja) | 1995-08-04 | 1995-08-04 | ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0951667A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006008959A1 (ja) * | 2004-07-15 | 2006-01-26 | Konica Minolta Photo Imaging, Inc. | 調光ストロボユニット、及び調光ストロボユニットを有する撮像装置、及び調光ストロボユニットを有するカメラ付き携帯式通信装置 |
| JP2007003898A (ja) * | 2005-06-24 | 2007-01-11 | Stanley Electric Co Ltd | ストロボ装置 |
| JP2007122878A (ja) * | 2005-07-08 | 2007-05-17 | Rafael-Armament Development Authority Ltd | アーク灯による放出される光パルスを整形する方法 |
| JP2009164201A (ja) * | 2007-12-28 | 2009-07-23 | Ushio Inc | 基板加熱装置及び基板加熱方法 |
| JP2010177496A (ja) * | 2009-01-30 | 2010-08-12 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
| JP2010192692A (ja) * | 2009-02-18 | 2010-09-02 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
| JP2011517026A (ja) * | 2008-03-31 | 2011-05-26 | サイデン リミテッド | フラッシュランプ等のための制御回路 |
| JP2011197530A (ja) * | 2010-03-23 | 2011-10-06 | Panasonic Corp | ストロボ装置 |
| US8835813B2 (en) | 2009-01-13 | 2014-09-16 | Dainippon Screen Mfg. Co., Ltd | Heat treatment apparatus and method for heating substrate by light-irradiation |
| US8864888B2 (en) | 2009-12-10 | 2014-10-21 | Ihi Corporation | Oil-water separation device and refining device |
| CN105790554A (zh) * | 2016-04-06 | 2016-07-20 | 杭州电子科技大学 | 一种具有双重隔离的igbt驱动电路及控制方法 |
| CN110401334A (zh) * | 2019-08-29 | 2019-11-01 | 河北新华北集成电路有限公司 | 分时电控电路和高压驱动器 |
-
1995
- 1995-08-04 JP JP7218233A patent/JPH0951667A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006008959A1 (ja) * | 2004-07-15 | 2006-01-26 | Konica Minolta Photo Imaging, Inc. | 調光ストロボユニット、及び調光ストロボユニットを有する撮像装置、及び調光ストロボユニットを有するカメラ付き携帯式通信装置 |
| JP2007003898A (ja) * | 2005-06-24 | 2007-01-11 | Stanley Electric Co Ltd | ストロボ装置 |
| JP4698298B2 (ja) * | 2005-06-24 | 2011-06-08 | スタンレー電気株式会社 | ストロボ装置 |
| JP2007122878A (ja) * | 2005-07-08 | 2007-05-17 | Rafael-Armament Development Authority Ltd | アーク灯による放出される光パルスを整形する方法 |
| JP2009164201A (ja) * | 2007-12-28 | 2009-07-23 | Ushio Inc | 基板加熱装置及び基板加熱方法 |
| US8476561B2 (en) | 2007-12-28 | 2013-07-02 | Ushiodenki Kabushiki Kaisha | Substrate heating device and substrate heating method |
| US8692166B2 (en) | 2007-12-28 | 2014-04-08 | Ushio Denki Kabushiki Kaisha | Substrate heating device and substrate heating method |
| JP2011517026A (ja) * | 2008-03-31 | 2011-05-26 | サイデン リミテッド | フラッシュランプ等のための制御回路 |
| US8835813B2 (en) | 2009-01-13 | 2014-09-16 | Dainippon Screen Mfg. Co., Ltd | Heat treatment apparatus and method for heating substrate by light-irradiation |
| JP2010177496A (ja) * | 2009-01-30 | 2010-08-12 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
| JP2010192692A (ja) * | 2009-02-18 | 2010-09-02 | Dainippon Screen Mfg Co Ltd | 熱処理方法 |
| US8864888B2 (en) | 2009-12-10 | 2014-10-21 | Ihi Corporation | Oil-water separation device and refining device |
| JP2011197530A (ja) * | 2010-03-23 | 2011-10-06 | Panasonic Corp | ストロボ装置 |
| CN105790554A (zh) * | 2016-04-06 | 2016-07-20 | 杭州电子科技大学 | 一种具有双重隔离的igbt驱动电路及控制方法 |
| CN105790554B (zh) * | 2016-04-06 | 2018-02-06 | 杭州电子科技大学 | 一种具有双重隔离的igbt驱动电路及控制方法 |
| CN110401334A (zh) * | 2019-08-29 | 2019-11-01 | 河北新华北集成电路有限公司 | 分时电控电路和高压驱动器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0563580B1 (en) | Drive circuit for semiconductor light-emitting device | |
| JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| US4581542A (en) | Driver circuits for emitter switch gate turn-off SCR devices | |
| US8531212B2 (en) | Drive circuit for voltage-control type of semiconductor switching device | |
| US7737737B2 (en) | Drive circuit for voltage driven electronic element | |
| WO1985005742A1 (en) | Transformerless drive circuit for field-effect transistors | |
| US20070127276A1 (en) | Power supply and display | |
| JPH0951667A (ja) | ゲート駆動回路 | |
| JPS61107813A (ja) | 半導体装置 | |
| US7053678B2 (en) | Driving circuit for a control terminal of a bipolar transistor in an emitter-switching configuration and corresponding method for reducing the VCESAT dynamic phenomenon | |
| US20070018194A1 (en) | Driving circuit | |
| US5475333A (en) | Built-in drive power-source semiconductor device | |
| US4491807A (en) | FET Negative resistance circuits | |
| US5523940A (en) | Feedback control circuit for a synchronous rectifier having zero quiescent current | |
| US4916378A (en) | Inductive load discharge current recirculation circuit with selectable "fast" and "low" modes | |
| US4847520A (en) | Fast PNP transistor turn-off circuit | |
| US20070109020A1 (en) | High-side transistor driver having positive feedback for improving speed and power saving | |
| US5410190A (en) | Circuit for shortening the turn-off time of a power transistor | |
| US5107292A (en) | Electronic flash unit | |
| CN110380599B (zh) | 一种混合型栅极驱动电路 | |
| JP2009219017A (ja) | 負荷制御装置、及びその入力パルスの生成方法 | |
| JP3005367B2 (ja) | ドライブ回路 | |
| JPS6162367A (ja) | 多重電極半導体電力装置をドライブするための電源 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JPH0583100A (ja) | Ｍｏｓｆｅｔの駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |