JP2010182404A - 偽造に耐えられる固定記憶のオプションをもつ不揮発性記憶装置 - Google Patents

偽造に耐えられる固定記憶のオプションをもつ不揮発性記憶装置 Download PDF

Info

Publication number
JP2010182404A
JP2010182404A JP2010021072A JP2010021072A JP2010182404A JP 2010182404 A JP2010182404 A JP 2010182404A JP 2010021072 A JP2010021072 A JP 2010021072A JP 2010021072 A JP2010021072 A JP 2010021072A JP 2010182404 A JP2010182404 A JP 2010182404A
Authority
JP
Japan
Prior art keywords
access
access change
memory device
current
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010021072A
Other languages
English (en)
Other versions
JP2010182404A5 (ja
Inventor
Wolfgang Klausberger
クラウスベルガー ウォルフギャング
Meinolf Blawat
ブラワ マイノフ
Joern Jachalsky
ジャチャルスキー ジョーン
Herbert Schutze
シュッツェ ヘルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2010182404A publication Critical patent/JP2010182404A/ja
Publication of JP2010182404A5 publication Critical patent/JP2010182404A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

【課題】永続的な、偽造に耐えられる記憶の利点と消去可能な記憶の利点とを結合して、不揮発性記憶装置の使用を更にフレキシブルなものとする。
【解決手段】本発明は、記憶ユニットFM、アクセス変更の指示を受信する手段CON、及びアクセス変更の指示に応答して記憶ユニットへのアクセスを変更する手段WPを有する不揮発性記憶装置を提案する。アクセス変更の指示の受信前のアクセスは、データが記憶ユニットに記憶することができ、且つ既に記憶されているデータを変更することができるように行われ、アクセス変更の後のアクセスは、既に記憶されているデータの少なくとも幾つかが変更不可能であるが、なお読取ることができるように行われる。既に記憶されているデータの少なくとも幾つかへのアクセスは、アクセス変更の指示の受信に応答してアクセス変更の後に逆にできない。
【選択図】図2

Description

本発明は、不揮発性記憶装置に関する。
より詳細には、本発明は、データの記憶及び既に記憶されているデータの変更を可能にする不揮発性記憶装置に関する。
かかる不揮発性記憶装置の例は、フラッシュのようなEEPROM(Electrically Erasable Programmable Read-Only Memories)、FeRAM(Ferroelectric Random Access Memories)、MRAM(Magneto-Resistive Random Access Memories)又はPRAM(Phase-Change Memory)である。
かかる不揮発性記憶装置は、デジタルスチルカメラ、デジタルビデオカメラ、mp3−プレーヤ、モバイルフォン、ディクタフォン等のような家庭用電子機器に含まれる。
これら記憶装置は、電源に依存しないデータの記憶が可能であり、したがって家庭用電子機器又は検出装置の非常に柔軟な使用が可能である。たとえば、ユーザは、昼間に写真又はビデオクリップを作成し、夜に画像を検討又は後処理する場合がある。価値のない画像は廃棄することができ、たとえば画像をフィルタリングすることで他の画像の品質を高めることができる。
欧州特許出願第0806772A2号は、故意でない消去又はプログラミングの可能性を大幅に低減するため、EEPROMの消去及びプログラミングプロテクションを提供する方法を記載している。外部から供給される信号は、書込みアクセスを可能にするために集積回路に供給される必要がある。
米国特許第5999477号は、ソフトウェアデータプロテクション機能及び1回限りのプロテクション機能を提供する不揮発性EEPROMを記載している。コントロールピンを通してメモリの外から制御されるシーケンサは、メモリセルを消去又はプログラムするために必要とされる高電圧を発生する電圧ブースタの動作を制御する。出力イネーブル入力での入力が非アクティブであって、書込みイネーブル入力での入力がアクティブとなるとき、書込み動作が作動される。
欧州特許出願第0806772A2号 米国特許第5999477号
かかる記憶装置が使用される大部分の応用について、記憶されているデータを変える可能性が一般に広く普及している使用にとって極めて重要な特徴である一方、変更不可能であって固定の記憶が望まれる用途がある。たとえば、自動車事故の後、事故に係った者は、責任又は保険金の解決において更に使用するため、自動車の位置及び/又は事故により生じた損害を記録するために写真を撮影する。しかし、かかる画像が何れかのやり方で操作される方法で記憶される場合、画像は価値がない。
したがって、請求項1記載の不揮発性記憶装置が提案される。
当該不揮発性記憶装置は、記憶ユニット、アクセス変更の指示を受信する手段、前記アクセス変更の指示に応答して前記記憶ユニットへのアクセスを変更する手段を有する。アクセス変更の前のアクセスは、データが前記記憶ユニットに記憶することができ、且つ既に記憶されているデータを変更することができるように行われ、アクセス変更の後のアクセスは、既に記憶されているデータの少なくとも幾つかが変更不可能であるが、なお読取ることができるように行われ、前記既に記憶されているデータの少なくとも幾つかは、前記アクセス変更の指示の受信に応答してアクセス変更の後に逆にできない。
これにより、固定の、偽造に耐えられる記憶の利点と消去可能な記憶の利点とが結合されるので、不揮発性記憶装置の使用は更にフレキシブルになる。
実施の形態では、前記記憶装置は、書込み制御する手段をさらに有し、前記アクセス変更の指示に応答して、不作動(deactivation)電圧及び/又は不作動電流を生成する。
更なる実施の形態では、不作動電圧及び/又は不作動電流は、アクセス変更の指示を受信した直後に生成される。または、アクセス変更の指示の受信と不作動電圧/電流の生成との間に幾つかの遅延が実現される。
遅延を実現する更なる実施の形態では、アクセス変更は、アクセス変更の指示の受信後であって、アクセス変更の前に記憶されているデータに制限される。
記憶ユニットが電荷ポンプをもつフラッシュメモリセルを有する更なる実施の形態では、不作動電圧及び/又は不作動電流は、電荷ポンプをディスエーブルにするアンチヒューズの作動向けである。
電荷ポンプは、アンチヒューズの作動後にそれらが短絡されるように、アンチヒューズに接続されるソース及びドレインをもつ少なくとも1つのパストランジスタを有する。
記憶ユニットが非破壊リードアウト及び強誘電体メモリ(FeRAM)セルをプログラミングする電場を発生する手段をもつ強誘電体メモリ(FeRAM)セルを有する場合、不作動電圧及び/又は不作動電流は、電場を発生する手段を動作不能にするために使用される。
記憶ユニットがMRAMセル及びMRAMセルをプログラミングする電流を生成する手段を有する場合、不作動電圧及び/又は不作動電流は、電流を発生する前記手段により生成することができる電流を制限するために使用される。
記憶装置は、既に記憶されているデータがアクセス変更の指示の受信後に削除不可能であるように適合される場合がある。
たとえば、アクセスは、アクセス変更の指示の受信後に読取り専用に変更される。
本発明は、請求項10に係る不揮発性記憶装置を使用する方法を更に提案する。前記方法は、記憶装置に記憶されているデータの変更、アクセス変更の指示の受信、及びアクセス変更の指示の受信後に記憶装置に記憶されているデータの変更の禁止を含む。
前記方法の実施の形態では、変更の禁止は、アクセス変更の指示に応答して、記憶装置の記憶ユニットに含まれるフラッシュメモリセルの電荷ポンプを動作不能にすることを含む。
電荷ポンプの動作不能は、電荷ポンプに含まれる少なくとも1つのパストランジスタのソース及びドレインを短絡することを含む。
短絡は、ソース及びドレインに接続されるアンチヒューズを作動することを含む。
本発明の例示的な実施の形態は、図面に例示されており、以下の説明において詳細に説明される。例示的な実施の形態は、本発明を説明するためにのみ説明され、請求項に定義される本発明の開示、範囲又は精神を限定するものではない。
フラッシュに基づく従来技術の記憶ユニットの例示的なブロック図である。 本発明に係る例示的な記憶装置の例示的なブロック図である。 本発明の例示的な実施の形態の例示的なフローチャートである。
図1に示されるように、フラッシュメモリに基づいた例示的な従来技術の記憶ユニットは、1以上のフラッシュモジュールFM、及び、ホスティングシステムHSと情報のやり取りをするインタフェースとしての役割を果たすコントローラCONを有しており、ホスティングシステムは、家庭用電子機器、トラフィックセンサ、パーソナルコンピュータ又は他のホスティングシステムHSである。
図1に示されていないが、例示的な不揮発性のフラッシュメモリFMは、少なくとも1つの電荷ポンプを有する。電荷ポンプは、プログラミング及び消去のために必要とされる高電圧を得るために使用される。電荷ポンプは、単一電源動作の便宜のために設けられる。それぞれのフラッシュモジュールFM又はフラッシュモジュールFMのグループのために個別の電荷ポンプが存在する場合がある。
図2は、提案される発明が書込み保護(write protection)の役目を果たすモジュールWPにより図1の従来技術のシステムをどのように充実させるかを示す。ブロックWPは、固定記憶の機能を達成する。モジュールWPの作動前に、記憶ユニットは、データの記憶と同様に、変更及び消去のような記憶されたデータの操作のために利用される。
モジュールWPは、ユーザ自身の選択で彼/彼女により作動される。または、トリガイベントは書込み保護WPを作動する。たとえば、クラッシュセンサは、データロガーにおける自動車又は航空機のデータの固定記憶をトリガする。かかるトリガの前に、装置で記録されるデータは、固定された時間サイクルで上書きされる。
記憶ユニットのコンテンツは、ホストHSを介して制御される。装置が固定記憶のために選択されたとき、ホストは、適切なコマンドを送出し、メモリコントローラは、フラッシュモジュールFMについて書込み保護WPを作動する。
ユーザ又はイベントで発生されたトリガの受信後、モジュールWPは、アクセスしやすさが変更されるようにメモリモジュールFMに即座に作用するか、又は、タイムカウンタを始動し、ある遅延が経過した後にメモリモジュールFMへのアクセスが変更される。モジュールWPは、更なる入力として遅延を受けるか、又は予め決定された遅延を使用する。
アクセス変更が遅延されて生じた場合、モジュールWPは、トリガの後であって遅延の経過前に記憶されたデータが利用可能なメモリセルのサブセットに記憶されるように、トリガの受信直後にフラッシュモジュールFMに作用する場合がある。次いで、アクセス変更は、前記サブセットに制限され、記憶ユニットの他のメモリセルへのアクセスは、データの書込み、消去及び/又は修正が許容されるように維持される。
実際のアクセス変更は、1以上の電荷ポンプの操作により達成される場合がある。1つの電荷ポンプを動作不能にするための1つの可能性は、他に加えて、1つの電荷ポンプに含まれるパストランジスタのソース及びドレインを短絡することである。次いで、動作不能にされた又は短絡された電荷ポンプは、動作不能にされた電荷ポンプに接続される不揮発性メモリを消去又はプログラミングするために必要とされる前記高いプログラミング電圧を生成することはもはやできない。
したがって、動作不能にされた電荷ポンプに接続されるメモリセルに記憶されているデータは、偽造に耐えることができ、永続的に(forgery-proof and persistently)記憶される。
短絡は、たとえば前記ソースとドレインを接続するアンチヒューズにより達成される場合がある。次いで、書込み制御ブロックWPは、プログラミング又は動作不能の電圧を生成し、この電圧は、アンチヒューズを永続的に導通状態、したがってパストランジスタを短絡状態にする。
不揮発性記憶装置のセルがプログラムされることから防止されるように、アクセスを変更するために利用可能な多くの他のメカニズムが存在する。たとえば、プログラミング電流は、専用の熱素子、ピエゾ素子又はマイクロエレクトロニカルシステム(MEMS)により遮断される。印加された高いスイッチング電流の直接の反応とは対照的に、熱素子は、プログラミング回路を電源に間接的に接続している導電体のセグメントを破壊する。電圧又は電流により強制されるメカニズムに加えて又は代替的に、ストレージセルの更なるプログラミングからの防止は、メカニカルスイッチにより達成される場合がある。たとえば、ピエゾ素子は、プログラミング回路に電力を供給する導体をばらばらにするため、ピエゾ素子が設けられる場合がある。又は、たとえばボールポイントのメカニズムのような特別に設計されたマイクロエレクトロメカニカルシステム(MEMS)は、プログラミング電力を最終的にオフにスイッチするために使用される場合がある。全てのケースにおいて、不揮発性記憶装置のパッケージは、記憶された値を後に操作するために機械的に破壊される必要がある。
別の実施の形態では、書込み及び消去機能の不作動は、既存のプログラミング機能を使用することで、メモリ装置における更なる回路技術なしに達成される。
相変化メモリ(PRAM)又は磁気抵抗RAM(MRAM)のような他の不揮発性メモリは、書込みのための電流を使用する。たとえばPRAMでは、カルコゲナイド材料のセラミック合金を加熱するために書込み電流が使用される。抵抗性アモルファス状態(リセット状態)又は結晶状態(セット状態)といったカルコゲナイド材料の異なる状態によりビットが表現される。適切な書込み電流を発生するため、電流ドライバが使用される。
同様に、MRAMは、絶縁層により分離される強誘電性磁性体プレートのペアのうちの一方のプレートに磁場を誘導するために書き込み電流を使用し、前記ペアの他方のプレートは、永久磁石である。
したがって、提案される発明の原理は、書込み電流ドライバがPRAM又はMRAMへの書込みのために必要とされる電流を発生することことから防止される点で、PRAM又はMRAMのために実現される場合がある。たとえば、アンチヒューズは、相変化のために不十分なレベルに電流ドライバの出力電流を制限するために使用される場合がある。又は、上述された他のメカニズムのうちの1つは、出力電流の制限のために使用される。
提案される発明は、光アドレス指定が非破壊的な読取り(NDRO: Non-Destructive Read-Out)のために使用される。NDROによるFeRAMへの書込みについて、セルに含まれる強誘電体層にわたり電場が誘導され、前記層の分極が生じる。電場を発生するために使用されるドライバは、たとえばフラッシュの電荷ポンプが動作不能にされるやり方に同様なやり方で、アンチヒューズにより動作不能にされるか又はバイパスされる。又は、上述された他のメカニズムが使用される場合がある。
書込み及び消去機能を永続的に動作不能にすることで、偽造に耐えられる書込み保護されたストレージについて提案される方法は、固体ディスク(SSD)において更に利用される場合がある。SSDが固定記憶のために選択されるとき、ホストは、適切なコマンドを送出し、SSDコントローラは、全て又は一部のフラッシュモジュールについて書込み保護を作動する。
図3は、本発明の実施の形態に係るコントローラCONのステートダイアグラムを例示する。フルアクセスモードにある間、ホストHSからコマンドを受信するために状態RECOMD0にある。次いで、状態WPCMD?において、受信されたコマンドが書き込みプロテクトコマンドであるかが判定される。判定が“NO”である場合、コントローラCONは、実行状態EXECとなり、コマンドを実行する。実行後、コントローラCONは、コマンド受信状態RECOMD0に戻る。判定が“Yes”である場合、コントローラCONは、電荷ポンプ動作不能状態CPDEACTとなり、モジュールWPに指示して、たとえば電流ドライバ又は電荷ポンプといった書き込み電流又は書き込み電圧発生装置の障害により、書込みアクセス、修正アクセス、変更アクセス及び消去アクセスを不可能にする。
書込み電流又は書込み電圧発生装置の障害の後、メモリFMは、読み取り専用アクセスモードとなり、コントローラは、コマンドを受信するための変更された状態RECMD1となる。コマンドの受信に応じて、コントローラは、状態RDCMD?において、受信されたコマンドが読取りコマンドであるかをチェックする。チェック結果が“NO”である場合、コマンドは状態REFにおいて拒否され、コントローラは、RECMD1に戻る。チェック結果が“YES”である場合、要求された読取りが実行され、コントローラCONは、状態RECMD1に戻る前に、状態OUTにおいて読取りデータを出力する。
本発明に係る装置は、たとえば交渉、契約手続き、メディカルアイテムの間といった、偽造に耐えることができ、且つ書込みがプロテクトされたやり方でデータを記録することができる。装置は、一般的な多目的記憶ユニットとして動作することができるが、望まれる場合には、偽造に耐えられるモードに不可逆的に切り替えることができる。
HS:ホスティングシステム
CON:コントローラ
FM:フラッシュモジュール
WP:書込み保護モジュール

Claims (13)

  1. 記憶ユニット、アクセス変更の指示を受信する手段、及び前記アクセス変更の指示に応答して前記記憶ユニットへのアクセスを変更する手段を有する不揮発性記憶装置であって、
    前記アクセス変更の指示の受信前のアクセスは、データが前記記憶ユニットに記憶することができ、且つ既に記憶されているデータを変更することができるように行われ、
    アクセス変更の後のアクセスは、既に記憶されているデータの少なくとも幾つかが変更不可能であるが、なお読取ることができるように行われ、
    前記既に記憶されているデータの少なくとも幾つかへのアクセスは、前記アクセス変更の指示の受信に応答してアクセス変更の後に逆にできない、
    ことを特徴とする不揮発性記憶装置。
  2. 当該記憶装置は、前記アクセス変更の指示に応答して、不作動電圧及び/又は不作動電流を発生する書込み制御する手段を更に有する、
    請求項1記載の不揮発性記憶装置。
  3. 前記アクセス変更の指示の受信と前記不作動電圧及び/又は前記不作動電流の発生との間に遅延が設けられ、
    アクセスの変更は、アクセス変更の指示の受信後であって、前記アクセス変更の前に記憶されているデータに制限される、
    請求項2記載の不揮発性記憶装置。
  4. 前記記憶ユニットは、電荷ポンプをもつフラッシュメモリセルを有し、
    前記不作動電圧及び/又は前記不作動電流は、電荷ポンプを動作不能にするアンチヒューズの作動のために使用される、
    請求項2又は3記載の不揮発性記憶装置。
  5. 前記電荷ポンプは、前記アンチヒューズの作動後に該アンチヒューズに接続されるソース及びドレインが短絡されるように、該アンチヒューズに接続されるソース及びドレインをもつ少なくとも1つのパストランジスタを有する、
    請求項4記載の不揮発性記憶装置。
  6. 前記記憶ユニットは、非破壊的読み出しをもつ強誘電体ランダムアクセスメモリセルと、前記強誘電体ランダムアクセスメモリセルをプログラミングする電場を発生する手段とを有し、
    前記不作動電圧及び/又は前記不作動電流は、電場を発生する手段を動作不能にするために使用される、
    請求項2又は3記載の不揮発性記憶装置。
  7. 前記記憶ユニットは、磁気抵抗性ランダムアクセスメモリセルと、前記磁気抵抗性ランダムアクセスメモリをプログラミングする電流を発生する手段とを有し、
    前記不作動電圧及び/又は前記不作動電流は、前記電流を発生する手段により発生することができる電流を制限するために使用される、
    請求項2又は3記載の不揮発性記憶装置。
  8. 前記既に記憶されているデータは、前記アクセス変更の指示の受信後に削除不可能である、
    請求項1乃至7の何れか記載の不揮発性記憶装置。
  9. 前記アクセス変更の指示の受信後にアクセスは読取り専用に変更される、
    請求項1乃至8の何れか記載の不揮発性記憶装置。
  10. 不揮発性記憶装置を使用する方法であって、
    前記記憶装置に記憶されるデータの変更を可能にするステップと、
    アクセス変更の指示を受信するステップと、
    前記アクセス変更の指示の受信後に、前記記憶装置に記憶されているデータの変更を永久に禁止するステップと、
    を含むことを特徴とする方法。
  11. 前記変更を禁止するステップは、前記アクセス変更の指示に応答して、不可逆的な方法で前記記憶装置の記憶ユニットに含まれるフラッシュメモリセルの電荷ポンプを動作不能にするステップを含む、
    請求項10記載の方法。
  12. 前記電荷ポンプを動作不能にするステップは、前記電荷ポンプに含まれる少なくとも1つのパストランスジスタのソース及びドレインを短絡するステップを含む、
    請求項11記載の方法。
  13. 前記短絡は、前記ソース及びドレインに接続されるアンチヒューズを作動するステップを含む、
    請求項12記載の方法。
JP2010021072A 2009-02-05 2010-02-02 偽造に耐えられる固定記憶のオプションをもつ不揮発性記憶装置 Pending JP2010182404A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP09305108A EP2221825A1 (en) 2009-02-05 2009-02-05 Non-volatile storage device with forgery-proof permanent storage option

Publications (2)

Publication Number Publication Date
JP2010182404A true JP2010182404A (ja) 2010-08-19
JP2010182404A5 JP2010182404A5 (ja) 2013-01-24

Family

ID=40727251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010021072A Pending JP2010182404A (ja) 2009-02-05 2010-02-02 偽造に耐えられる固定記憶のオプションをもつ不揮発性記憶装置

Country Status (5)

Country Link
US (1) US20100199028A1 (ja)
EP (2) EP2221825A1 (ja)
JP (1) JP2010182404A (ja)
KR (1) KR20100090214A (ja)
CN (1) CN101800080A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620203B2 (en) 2014-09-17 2017-04-11 Kabushiki Kaisha Toshiba Nonvolatile memory integrated circuit with built-in redundancy

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236800A (ja) * 1985-08-09 1987-02-17 Hitachi Ltd Icメモリ装置
JPH01155595A (ja) * 1987-12-11 1989-06-19 Toshiba Corp 不揮発性半導体記憶装置
JP2000268584A (ja) * 1999-03-15 2000-09-29 Nec Corp 不揮発性半導体記憶装置およびその製造方法
JP2000293996A (ja) * 1999-02-03 2000-10-20 Seiko Instruments Inc メモリ回路
JP2003059283A (ja) * 2001-08-10 2003-02-28 Sony Corp 半導体記憶装置
JP2008140018A (ja) * 2006-11-30 2008-06-19 Denso Corp 電子制御装置
JP2013069379A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796235A (en) * 1987-07-22 1989-01-03 Motorola, Inc. Write protect mechanism for non-volatile memory
US5890191A (en) * 1996-05-10 1999-03-30 Motorola, Inc. Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory
FR2771839B1 (fr) * 1997-11-28 2000-01-28 Sgs Thomson Microelectronics Memoire non volatile programmable et effacable electriquement
KR100268947B1 (ko) * 1998-04-03 2000-10-16 김영환 비휘발성 강유전체 메모리 및 그의 제어회로
US5999477A (en) 1998-06-23 1999-12-07 Vanguard International Semiconductor Corporation Distributed array activation arrangement
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
JP3734408B2 (ja) * 2000-07-03 2006-01-11 シャープ株式会社 半導体記憶装置
US6731536B1 (en) * 2001-03-05 2004-05-04 Advanced Micro Devices, Inc. Password and dynamic protection of flash memory data
DE10126281A1 (de) * 2001-05-29 2002-12-12 Infineon Technologies Ag Programmgesteuerte Einheit
DE10162308A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Zugriffssteuerung auf EEPROMs sowie ein entsprechendes Computerprogrammprodukt und eine entsprechendes computerlesbares Speichermedium
JP4133166B2 (ja) * 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6948041B2 (en) * 2002-10-24 2005-09-20 Micron Technology, Inc. Permanent memory block protection in a flash memory device
US6944083B2 (en) * 2003-11-17 2005-09-13 Sony Corporation Method for detecting and preventing tampering with one-time programmable digital devices
US7283384B1 (en) * 2004-03-24 2007-10-16 Silicon Magnetic Systems Magnetic memory array architecture
US7046570B1 (en) * 2004-06-02 2006-05-16 Xilinx, Inc. Programmable logic devices optionally convertible to one time programmable devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236800A (ja) * 1985-08-09 1987-02-17 Hitachi Ltd Icメモリ装置
JPH01155595A (ja) * 1987-12-11 1989-06-19 Toshiba Corp 不揮発性半導体記憶装置
JP2000293996A (ja) * 1999-02-03 2000-10-20 Seiko Instruments Inc メモリ回路
JP2000268584A (ja) * 1999-03-15 2000-09-29 Nec Corp 不揮発性半導体記憶装置およびその製造方法
JP2003059283A (ja) * 2001-08-10 2003-02-28 Sony Corp 半導体記憶装置
JP2008140018A (ja) * 2006-11-30 2008-06-19 Denso Corp 電子制御装置
JP2013069379A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620203B2 (en) 2014-09-17 2017-04-11 Kabushiki Kaisha Toshiba Nonvolatile memory integrated circuit with built-in redundancy

Also Published As

Publication number Publication date
US20100199028A1 (en) 2010-08-05
CN101800080A (zh) 2010-08-11
EP2221824A1 (en) 2010-08-25
EP2221825A1 (en) 2010-08-25
KR20100090214A (ko) 2010-08-13

Similar Documents

Publication Publication Date Title
US8711628B2 (en) Use of emerging non-volatile memory elements with flash memory
US10956622B2 (en) Thermal hardware-based data security device that permanently erases data by using local heat generation phenomenon and method thereof
KR101476773B1 (ko) 가변 저항 메모리 장치를 포함하는 반도체 메모리 장치 및메모리 시스템
JP5613867B2 (ja) 不揮発性メモリセルを不可逆的にプログラミングし、読み出すための方法及びデバイス
KR20150030190A (ko) 메모리 칩 전력 관리
JP4146006B2 (ja) フラッシュメモリを有する電子機器
KR100813629B1 (ko) 향상된 섹터 보호 스킴
JP2011514568A (ja) ライトワンスメモリデバイスおよびライトメニーメモリデバイスを備えるコンピュータのストレージサブシステムおよび関連する方法
JP2012203919A (ja) 半導体記憶装置およびその制御方法
US11495299B2 (en) Non-volatile memory devices and systems with volatile memory features and methods for operating the same
KR101795417B1 (ko) 비휘발성 메모리 셀 어레이 및 비휘발성 메모리 장치
KR20140056657A (ko) 메인 메모리를 구비한 컴퓨터 시스템 및 그것의 제어 방법
JP4661369B2 (ja) メモリコントローラ
JP2010182404A (ja) 偽造に耐えられる固定記憶のオプションをもつ不揮発性記憶装置
JP2004227723A (ja) 不揮発性半導体記憶装置
US9183909B2 (en) Non-volatile semiconductor memory device
JP2003331575A (ja) 高速ランダムアクセス可能な不揮発性メモリの制御回路
US7934051B2 (en) Program and erase disabling control of WPCAM by double controls
US8423705B2 (en) Semiconductor device and method for controlling thereof
TW200303135A (en) Key management device and method for the encrypted storage of digital data words
US9218858B2 (en) Data storage device and operating method thereof
JP2004206821A (ja) 半導体記憶装置
WO2024009064A1 (en) Data erasure system
JP2006040168A (ja) フラッシュメモリシステム及びフラッシュメモリの制御方法
JP6674275B2 (ja) 情報処理装置及びその制御方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131008

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408