KR20140056657A - 메인 메모리를 구비한 컴퓨터 시스템 및 그것의 제어 방법 - Google Patents

메인 메모리를 구비한 컴퓨터 시스템 및 그것의 제어 방법 Download PDF

Info

Publication number
KR20140056657A
KR20140056657A KR1020120121381A KR20120121381A KR20140056657A KR 20140056657 A KR20140056657 A KR 20140056657A KR 1020120121381 A KR1020120121381 A KR 1020120121381A KR 20120121381 A KR20120121381 A KR 20120121381A KR 20140056657 A KR20140056657 A KR 20140056657A
Authority
KR
South Korea
Prior art keywords
memory
data
area
address information
computer system
Prior art date
Application number
KR1020120121381A
Other languages
English (en)
Inventor
박영진
정일규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120121381A priority Critical patent/KR20140056657A/ko
Priority to US14/040,968 priority patent/US9342257B2/en
Publication of KR20140056657A publication Critical patent/KR20140056657A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2024—Rewritable memory not requiring erasing, e.g. resistive or ferroelectric RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Memory System (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 보안 성능 및 동작 속도가 향상된 컴퓨터 시스템을 제공한다. 본 발명의 실시 예에 따른 메인 메모리를 구비한 컴퓨터 시스템은 중앙 처리 장치, 데이터를 저장하기 위한 제 1 메모리 영역과 데이터의 어드레스 정보를 저장하기 위한 제 2 메모리 영역을 포함하는 불휘발성 메모리, 불휘발성 메모리를 제어하는 메모리 컨트롤러 및 메모리 컨트롤러로부터의 데이터 삭제 명령에 응답하여, 제 2 메모리 영역으로부터 어드레스 정보를 읽어내고, 읽어낸 어드레스 정보에 따라 제 1 메모리 영역에 저장된 데이터를 삭제하는 메모리 관리 유닛을 포함하되, 불휘발성 메모리, 메모리 컨트롤러 및 메모리 관리 유닛은 메인 메모리를 구성한다.

Description

메인 메모리를 구비한 컴퓨터 시스템 및 그것의 제어 방법{COMPUTER SYSTEM HAVING MAIN MEMORY AND CONTROL METHOD THEREOF}
본 발명은 컴퓨터 시스템에 관한 것으로서, 좀 더 구체적으로는 불휘발성 메모리를 메인 메모리로서 사용하는 컴퓨터 시스템 및 그것의 제어 방법에 관한 것이다.
정보를 저장하기 위한 장치로서, 반도체 메모리 장치는 휘발성 메모리 장치와 불 휘발성 메모리 장치로 분류될 수 있다. 기존 컴퓨터 시스템은 일반적으로 데이터 처리 속도가 빠른 DRAM을 메인 메모리로 사용하고, 하드 디스크 드라이브 및 플래시 메모리 등과 같은 불 휘발성 메모리를 보조 기억 장치로 사용하였다. 그리고, 운영 체제 프로그램이나 응용 프로그램들은 불 휘발성 메모리를 가지는 보조 기억 장치에 저장되었다가 실행 시에 메인 메모리도 로딩되었다.
한편, 새로운 메모리 장치 분야가 발전함에 따라 메인 메모리에 DRAM을 대신하여 불 휘발성 메모리로 대체하려는 시도가 있다. 그러나, 불 휘발성 메모리를 메인 메모리로 사용하는 경우, 컴퓨터 시스템의 전원이 오프된 후에도 데이터가 메인 메모리에 남게된다. 따라서, 메인 메모리에 남겨진 정보는 해킹에 의해 유출될 수 있으므로, 컴퓨터 시스템의 보안이 취약해지는 문제점이 있다. 그러므로, 불휘발성 메모리를 구비한 메인 메모리를 이용하면서도, 컴퓨터 시스템의 보안 성능을 향상시키는 방법이 요구된다.
본 발명의 목적은 삭제 명령에 의해 메인 메모리의 데이터 저장 영역을 직접 삭제하는 컴퓨터 시스템 및 그것의 제어 방법을 제공하는 데 있다.
본 발명의 목적은 유휴 시간에 메인 메모리를 삭제함으로써 동작 속도가 향상된 컴퓨터 시스템 및 그것의 제어 방법을 제공하는 데 있다.
본 발명에 따른 메인 메모리를 구비한 컴퓨터 시스템은 중앙 처리 장치; 데이터를 저장하기 위한 제 1 메모리 영역과 상기 데이터의 어드레스 정보를 저장하기 위한 제 2 메모리 영역을 포함하는 불휘발성 메모리; 상기 불휘발성 메모리를 제어하는 메모리 컨트롤러; 및 상기 메모리 컨트롤러로부터의 상기 데이터 삭제 명령에 응답하여, 상기 제 2 메모리 영역으로부터 상기 어드레스 정보를 읽어내고, 상기 어드레스 정보에 따라 상기 제 1 메모리 영역에 저장된 상기 데이터를 삭제하는 메모리 관리 유닛을 포함하되, 상기 불휘발성 메모리, 상기 메모리 컨트롤러 및 상기 메모리 관리 유닛은 상기 메인 메모리를 구성한다.
실시 예로서, 상기 불휘발성 메모리는 STT-MRAM, PRAM 또는 RRAM 중 하나이다.
실시 예로서, 상기 메모리 관리 유닛은 상기 메모리 컨트롤러에 임베디드(embeded)된다.
실시 예로서, 상기 메모리 관리 유닛은 상기 데이터 삭제 명령에 응답하여 상기 어드레스 정보를 읽어낸 후, 상기 제 2 메모리 영역에서 상기 어드레스 정보를 삭제한다.
실시 예로서, 응용 프로그램을 저장하기 위한 스토리지를 더 포함하되, 상기 스토리지는 하드 디스크 드라이브(Hard Disk Drive) 또는 솔리드 스테이트 드라이브(Solid State Drive, SSD)이다.
실시 예로서, 상기 중앙 처리 장치가 상기 응용 프로그램을 구동할 때, 상기 응용 프로그램의 적어도 일부는 상기 스토리지로부터 독출되어 상기 불휘발성 메모리에 로드된다.
실시 예로서, 상기 데이터 삭제 명령은 데이터 타입 함수에 의해 정의되고, 상기 데이터 타입 함수는 정수(integer) 삭제 함수, 행(string) 삭제 함수 또는 범위 삭제 함수를 포함한다.
실시 예로서, 상기 데이터 삭제 명령은 어플리케이션 프로그램 인터페이스(Application Program Interface, 이하 API) 함수에 의해 정의된다.
실시 예로서, 상기 데이터 삭제 명령은 상기 응용 프로그램의 구동이 종료된 후 수행된다.
실시 예로서, 상기 어드레스 정보는 상기 제 2 메모리 영역에 포함된 글로벌 기술자 테이블(Global Descriptor Table, 이하 GDT)에 저장된다.
실시 예로서, 상기 제 1 메모리 영역에 저장된 상기 데이터를 삭제하는 동작은 상기 중앙 처리 장치가 유휴(idle) 상태인 유휴 시간 구간에서 수행된다.
본 발명에 따른 메인 메모리를 구비한 컴퓨터 시스템의 제어 방법은 데이터 삭제 명령을 수신하는 단계; 상기 삭제 명령에 대응하여, 상기 메인 메모리의 어드레스 영역으로부터 상기 데이터의 어드레스 정보를 읽어내는 단계; 및 상기 읽어낸 어드레스 정보에 따라, 상기 메인 메모리의 데이터 영역에 저장된 상기 데이터를 삭제하는 단계를 포함하되, 상기 메인 메모리는 불휘발성 메모리를 포함하고, 상기 불휘발성 메모리는 상기 어드레스 영역 및 상기 데이터 영역을 포함한다.
실시 예로서, 상기 어드레스 정보를 읽어낸 후, 상기 어드레스 영역으로부터 상기 어드레스 정보를 삭제하는 단계를 더 포함한다.
실시 예로서, 상기 불휘발성 메모리는 STT-MRAM, PRAM 또는 RRAM 중 하나이다.
실시 예로서, 상기 데이터를 삭제하는 단계는 상기 컴퓨터 시스템의 중앙 처리 장치가 유휴(idle) 상태인 유휴 시간 구간에서 수행된다.
본 발명의 실시 예들에 따르면, 메인 메모리를 구비한 컴퓨터 시스템에 있어서 삭제 명령에 의해 메인 메모리의 데이터 저장 영역이 직접 삭제될 수 있다.
또한, 컴퓨터 시스템의 동작 속도가 향상될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 컴퓨터 시스템을 나타내는 블록도이다.
도 2는 도 1의 메모리 장치(1320)의 일 실시 예를 나타내는 회로도이다.
도 3은 도 2의 불휘발성 메모리 셀(30)의 일 실시 예로서, STT-MRAM의 구현 예를 나타내는 입체도이다.
도 4는 메인 메모리에 대한 데이터 삭제 명령에 응답하여 컴퓨터 시스템이 데이터를 삭제하는 일반적인 방법을 나타내는 도면이다.
도 5는 본 발명에 따른 컴퓨터 시스템이 삭제 명령에 응답하여 메인 메모리의 데이터 저장 영역을 직접 삭제하는 방법을 나태는 도면이다.
도 6은 본 발명에 따른 메모리 관리 유닛(1330)의 어드레스 매핑 방법을 예시적으로 나타내는 도면이다.
도 7은 본 발명에 따른 컴퓨터 시스템에 있어서, 삭제 명령의 다양한 구현 예를 보여주는 도면이다.
도 8은 본 발명에 따른 컴퓨터 시스템의 제어 방법을 나타내는 순서도이다.
도 9는 본 발명의 일 실시 예에 따른 메모리 모듈을 나타내는 블록도이다.
도 10은 본 발명의 일 실시 예에 따른 메인 보드 및 복수의 메모리 모듈을 나타내는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명들은 모두 청구된 발명의 부가적인 설명을 제공하기 위한 예시적인 것이다. 그러므로 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해 질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 부분이 어떤 구성요소를 포함한다고 언급되는 경우에, 이는 그 외의 다른 구성요소를 더 포함할 수도 있다는 것을 의미한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명에 따른 컴퓨터 시스템을 나타내는 블록도이다. 도 1을 참조하면, 컴퓨터 시스템(1000)은 시스템 버스(1100)에 전기적으로 연결되는 중앙 처리 장치(CPU, 1200), 메인 메모리(Main memory, 1300), 스토리지(Storage, 1400), 입력 인터페이스(Input interface, 1500) 및 출력 인터페이스(Output interface, 1600)를 포함한다. 또한, 실시 예로서 컴퓨터 시스템(1000)은 중앙 처리 장치(1200)에 연결된 별도의 캐시 메모리(Cache, 1210)를 더 포함할 수 있다.
컴퓨터 시스템(1000)은 모바일 기기, 퍼스널 컴퓨터, 서버 컴퓨터 및 프로그램 가능한 가전제품, 메인 프레임 컴퓨터 등과 같이 범용 또는 특수 목적의 컴퓨터 시스템이 될 수 있다.
메인 메모리(1300)는 불휘발성 메모리들을 포함한다. 이 때, '메모리'는 동작 메모리, 캐시 메모리 등과 같이 컴퓨터 시스템(1000)가 데이터를 단기적으로 그리고 임시로 저장하고자 하는 매체를 가리킨다. 더불어, 메인 메모리(1300)는 파일 시스템 형식의 데이터도 저장할 수 있으며, 판독 전용 공간을 별도로 두어 운영 체제 프로그램도 저장할 수 있다.
한편, 중앙 처리 장치가 응용 프로그램을 구동할 때, 응용 프로그램의 적어도 일부는 스토리지(1400)로부터 독출되어 메인 메모리(1300)의 불휘발성 메모리에 로드될 수 있다.
실시 예로서, 메인 메모리(1300)는 데이터가 저장되는 메모리 장치(1320), 메모리 장치(1320)를 제어하는 메모리 컨트롤러(1310) 및 메모리 컨트롤러(1310)로부터 제공되는 명령에 응답하여 데이터의 논리 어드레스를 물리 어드레스로 변환하는 메모리 관리 유닛(MMU, 1330)을 포함한다. 다만, 여기서, 메모리 관리 유닛(1330)은 메모리 컨트롤러(1310)와 별개인 것으로 표현되었다. 그러나, 이는 예시적인 것으로서, 메모리 관리 유닛(1330)은 메모리 컨트롤러(1310)의 일 구성 요소로서 포함될 수 있다.
스토리지(1400)는 하드 디스크 드라이브(이하, HDD) 또는 솔리드 스테이트 드라이브(이하, SSD)로 구현될 수 있다. 이 때, '스토리지'는 컴퓨터 시스템(1000)이 사용자 데이터를 장기적으로 저장하고자 하는 저장 매체를 가리킨다. 스토리지(1400)에는 운영 시스템(Operation System, OS), 응용 프로그램(application program), 프로그램 데이터(program data) 등을 저장할 수 있다.
입력 인터페이스(1500)는 외부 입력 장치(1510)와 연결될 수 있다. 실시 예로서, 외부 입력 장치(1510)는 키보드(keyboard), 마우스(Mouse), 마이크(Mike) 또는 스캐너(Scanner) 등일 수 있다. 사용자는 외부 입력 장치(1510)를 통해 명령, 데이터 및 정보를 컴퓨터 시스템(1000)에 입력할 수 있다.
출력 인터페이스(1600)는 외부 출력 장치(1610)와 연결될 수 있다. 실시 예로서, 외부 출력 장치(1610)는 모니터(Monitor), 프린터(Printer) 또는 스피커(Speaker) 등일 수 있다. 사용자 명령에 대한 컴퓨터 시스템(1000)의 실행 및 처리 결과는 외부 출력 장치를 통해 표현된다. 최근, 태블릿 유형의 퍼스널 컴퓨터 시스템의 경우에는 터치 스크린 패널과 모니터가 결합되어 있다.
도 1에는 도시되지 않았지만, 컴퓨터 시스템은 응용 칩셋(Application chip set), 카메라 이미지 프로세서(Camera Image Processor: CIS) 및 모뎀(Modem)등을 더 포함할 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 2는 도 1의 메모리 장치(1320)의 일 실시 예를 나타내는 회로도이다. 도 2를 참조하면, 메모리 장치(1320)는 로우 디코더(1321), 컬럼 디코더(1322), 셀 어레이(1323), 센스 앰프(1324), 라이트 드라이버(1325) 및 소스 전압 생성부(1326)를 포함할 수 있다.
셀 어레이(1323)는 복수의 워드라인(WL1~WLn, 단 n은 1 이상의 자연수), 복수의 비트라인(BL1~BLm, 단 m은 1 이상의 자연수) 및 워드라인들(WL1~WLn)과 비트라인들(BL1~BLm)이 교차하는 영역에 배치되는 다수의 메모리 셀(30)을 포함한다. 메모리 셀(30)이 STT-MRAM(Spin transfer torque magneto resistive random access memory)셀로 구현되는 경우, 셀 트랜지스터 및 자성 물질을 가지는 자기 터널 접합 소자(magnetic tunnel junction, 이하 MTJ 소자)를 포함할 수 있다.
상기 MTJ 소자들은 상 변화 물질을 이용하는 PRAM(Phase Change Random Access Memory), 전이금속산화물(Complex Metal Oxide) 등의 가변 저항 물질을 이용한 RRAM(Resistive Random Access Memory) 또는 강자성체 물질을 이용한 MRAM(Magnetic Random Access Memory)등의 저항성 소자로 대체 될 수도 있다. 저항성 소자들을 구성하는 물질들은 전류 또는 전압의 크기 및/ 또는 방향에 따라서 그 저항 값이 가변 되며, 전류 또는 전압이 차단되어도 그 저항 값을 그대로 유지하는 불 휘발성 특성을 갖는다.
로우 디코더(1321) 및 컬럼 디코더(1322)는 각각 다수의 스위치들을 포함한다. 로우 디코더(1321)는 로우 어드레스에 응답하여 스위칭되어 워드라인(WL)을 선택하며, 컬럼 디코더(1322)는 컬럼 선택 신호(CSL1~CSLM)를 생성하여, 어느 하나의 비트라인을 선택할 수 있다. 복수의 비트라인들은 라이트 드라이버(1325)와 연결된다. 라이트 드라이버(1325)는 외부의 커맨드에 응답하여 라이트 동작을 하기 위한 전류를 메모리 셀(1324)에 인가할 수 있다.
데이터 리드 시에는 메모리 셀(30)의 저항에 따라 비트 라인에 인가되는 전압이 달라진다. 비트라인에 인가된 전압이 센스 앰프(1324)로 전달되면, 센스 앰프(1324)에서는 레퍼런스 전압(VREF)을 기준으로 하여 비트라인에 인가된 전압과의 차를 센싱하여 데이터 신호를 출력할 수 있다.
도 3은 도 2의 불휘발성 메모리 셀(30)의 일 실시 예로서, STT-MRAM의 구현 예를 나타내는 입체도이다. 도 3을 참조하면, 메모리 셀(30)은 MTJ(Magnetic Tunnel Junction) 소자(10) 및 셀 트랜지스터(CT)를 포함할 수 있다. 셀 트랜지스터(CT)의 게이트는 워드라인(예컨대, 제 1 워드라인 WL1)에 연결되고, 셀 트랜지스터(CT)의 일 전극은 MTJ 소자(10)를 통해 비트라인(예컨대, 제 1 비트라인 BL1)에 연결된다. 또한 셀 트랜지스터(CT)의 다른 전극은 소스라인(SL)에 연결된다.
MTJ 소자(10)는 고정 층(Pinned layer, 13)과 자유 층(free layer, 11) 및 이들 사이에 터널 층(12)을 포함할 수 있다. 고정 층(13)의 자화 방향은 고정되어 있으며, 자유 층(11)의 자화 방향은 조건에 따라 고정 층(13)의 자화 방향과 같거나 역 방향이 될 수 있다. 고정 층(13)의 자화 방향을 고정시켜 주기 위하여, 예컨대, 반 강자성층(anti-ferromagnetic layer, 미도시)이 더 구비될 수 있다.
상기 STT-MRAM의 라이트 동작을 하기 위해서는, 워드라인(WL1)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트라인(BL1)과 소스 라인(SL) 사이에 라이트 전류(WC1, WC2)를 인가한다.
상기 STT-MRAM의 리드 동작을 하기 위해서는, 워드라인(WL1)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트라인(BL1)으로부터 소스 라인(SL) 방향으로 리드 전류를 인가하여, 측정되는 저항 값에 따라 MTJ 소자(10)에 저장된 데이터를 판별할 수 있다.
도 4는 메인 메모리에 대한 데이터 삭제 명령에 응답하여 컴퓨터 시스템이 데이터를 삭제하는 일반적인 방법을 나타내는 도면이다. 도 4를 참조하면, 컴퓨터 시스템은 중앙 처리 장치(1200) 및 메인 메모리(1300)를 포함한다. 그리고, 메인 메모리(1300)는 메모리 컨트롤러(1310), 메모리 관리 유닛(1330) 및 메모리 장치(1320)를 포함한다. 이때, 메모리 장치(1320)는 불휘발성 메모리 장치일 수 있다.
실시 예로서, 메모리 장치(1320)는 STT-MRAM, PRAM 또는 RRAM 중 하나일 수 있다.
실시 예로서, 메모리 장치(1320)는 데이터가 저장되는 데이터 영역과 저장된 데이터의 어드레스 정보를 저장하는 글로벌 기술자 테이블(Global Descriptor Table, 이하 GDT) 영역을 포함할 수 있다.
다시 도 4를 참조하면, 중앙 처리 장치로부터 메인 메모리(1300)에 저장된 데이터에 대한 삭제 명령이 전달된다. 삭제 명령은 메모리 컨트롤러(1310)에 전달되고, 메모리 컨트롤러(1310)는 메모리 관리 유닛(1330)을 개입시켜 메모리 장치(1320)의 삭제 동작을 제어한다. 이때, 일반적인 컴퓨터 시스템에서 메인 메모리(1310)는 데이터 삭제 명령에 응답하여, GDT 영역에 저장된 어드레스 정보만을 삭제한다.
즉, 메인 메모리(1310)는 삭제 명령에 응답하여, 데이터가 저장된 데이터 영역에 대해 삭제 동작(또는, 소거 동작)을 수행하지 않는다. 다만, GDT 영역의 대응되는 어드레스 정보를 삭제함으로써, 메인 메모리(1310)는 삭제 데이터가 저장된 데이터 영역을 비어있는(empty) 공간으로 정의한다. 그리고, 메인 메모리는 이후 삭제 데이터가 저장된 데이터 영역에 새로운 데이터를 겹쳐쓰기(overwrite)함으로써, 별도의 삭제 동작 없이 삭제 데이터가 삭제되도록 한다.
그러나, 이와 같은 컴퓨터 시스템은 데이터에 대한 삭제 명령이 수행되어도, 데이터는 실질적으로 데이터 영역에 존재한다. 따라서, 해킹 등에 의해 삭제된 데이터가 유출되는 등, 보안 성능이 저하되는 문제점이 있다.
도 5는 본 발명에 따른 컴퓨터 시스템이 데이터 삭제 명령에 응답하여 메인 메모리의 데이터 저장 영역을 직접 삭제하는 방법을 나태는 도면이다. 도 5를 참조하면, 컴퓨터 시스템은 중앙 처리 장치(1200) 및 메인 메모리(1300)를 포함한다. 그리고, 메인 메모리(1300)는 메모리 컨트롤러(1310), 메모리 관리 유닛(1330) 및 메모리 장치(1320)를 포함한다. 이때, 메모리 장치(1320)는 불휘발성 메모리 장치일 수 있다.
실시 예로서, 메모리 장치(1320)는 STT-MRAM, PRAM 또는 RRAM 중 하나일 수 있다.
실시 예로서, 메모리 장치(1320)는 데이터가 저장되는 데이터 영역과 저장된 데이터의 어드레스 정보를 저장하는 글로벌 기술자 테이블(Global Descriptor Table, 이하 GDT) 영역을 포함할 수 있다.
다시 도 5를 참조하면, 중앙 처리 장치로부터 메인 메모리(1300)에 저장된 데이터에 대한 삭제 명령이 전달되면, 메모리 컨트롤러(1310)는 메모리 관리 유닛(1330)을 개입시켜 메모리 장치(1320)의 삭제 동작을 제어한다.
이때, 메모리 관리 유닛(1330)은 메모리 컨트롤러(1310)를 통해 전달된 삭제 명령에 응답하여, GDT 영역으로부터 삭제 데이터의 어드레스 정보를 읽어낸다. 읽어낸 어드레스 정보는 삭제 데이터의 물리 어드레스 정보를 포함한다. 여기서, 삭제 데이터의 물리 어드레스 정보는 메모리 장치(1320)의 데이터 영역 중 삭제 데이터가 저장된 물리적 위치를 나타낸다.
메모리 관리 유닛(1330)은 읽어낸 물리 어드레스 정보에 따라 삭제 데이터가 저장된 데이터 영역을 삭제한다. 실시 예로서, 메모리 관리 유닛(1330)은 삭제 데이터가 저장된 데이터 영역의 메모리 셀 또는 물리 페이지를 소거함으로써 삭제 동작을 수행한다.
한편, 메모리 관리 유닛(1330)은 삭제 데이터가 저장된 데이터 영역이 비어있는(empty) 공간으로 정의되도록, GDT 영역으로부터 삭제 데이터의 어드레스 정보를 삭제한다. 실시 예로서, 어드레스 정보의 삭제는 삭제 데이터가 저장된 데이터 영역의 삭제를 전후하여 수행될 수 있다.
실시 예로서, 데이터 영역으로부터 삭제 데이터를 삭제하는 동작은 중앙 처리 장치가 유휴(idle) 상태인 유휴 시간 구간에서 수행될 수 있다. 삭제 동작이 유휴 시간 구간에서 수행되면, 메인 메모리(1300)의 삭제 동작에 의해 중앙 처리 장치의 동작이 지연되는 현상이 감소될 수 있다. 따라서, 컴퓨터 시스템의 동작 속도가 향상될 수 있다.
상기와 같은 구성에 따르면, 중앙 처리 장치(1200)의 삭제 명령에 응답하여, 메모리 장치(1320)에 저장된 데이터가 물리적으로 삭제된다. 따라서, 메모리 장치(1320)에 삭제 데이터가 남아있지 않아, 해킹 등에 의한 삭제 데이터 유출로부터 보호될 수 있다. 또한, 데이터 삭제 동작이 유휴 시간 구간에 수행됨으로써, 데이터 삭제 동작에 따른 처리 속도 지연이 최소화된다. 그 결과, 컴퓨터 시스템의 동작 속도가 향상될 수 있다.
도 6은 본 발명에 따른 메모리 관리 유닛(1330)의 어드레스 매핑 방법을 예시적으로 나타내는 도면이다. 도 6을 참조하면, 글로벌 기술자 테이블(Global Descriptor Table, 이하 GDT)은 메모리 장치(1320, 도 5 참조)의 데이터 영역에 저장된 데이터들의 물리 어드레스를 포함한다.
메모리 관리 유닛(1330)은 데이터 삭제 명령에 응답하여 삭제 데이터의 어드레스 정보를 GDT로부터 읽어낸다. 실시 예로서, GDT에 저장된 어드레스 정보는 삭제 데이터의 시작 위치 및 종료 위치를 포함할 수 있다. 그리고, 메모리 관리 유닛(1330)은 사상법(mapping)을 통해 읽어낸 어드레스 정보로부터 삭제 데이터가 저장된 물리 어드레스를 계산한다. 그리고, 메모리 관리 유닛(1330)은 계산된 물리 어드레스에 대응되는 메모리 셀 또는 메모리 페이지가 소거되도록 메모리 장치(1320)를 제어함으로써 데이터 영역으로부터 삭제 데이터를 삭제한다.
예를 들면, 메모리 관리 유닛(1330)은 제 1 데이터(Data1)의 삭제 명령에 응답하여, 제 1 데이터(Data1)의 어드레스 정보를 GDT로부터 읽어내고, 읽어낸 어드레스 정보에 따라 대응하는 메모리 영역(A)을 소거한다.
또는, 메모리 관리 유닛(1330)은 제 2 데이터(Data2)의 삭제 명령에 응답하여, 제 2 데이터(Data2)의 어드레스 정보를 GDT로부터 읽어내고, 읽어낸 어드레스 정보에 따라 대응하는 메모리 영역(B)을 소거한다.
도 7은 본 발명에 따른 컴퓨터 시스템에 있어서, 삭제 명령의 다양한 구현 예를 보여주는 도면이다. 도 7을 참조하면, 삭제 명령은 데이터 타입 함수 또는 어플리케이션 프로그램 인터페이스(Application Program Interface, 이하 API) 함수에 의해 정의될 수 있다.
삭제 명령이 데이터 타입 함수에 의해 정의되는 경우, 정의되는 데이터 타입 함수는 정수 삭제 함수(Dint), 행 삭제 함수(Dstring) 또는 범위 삭제 함수(Dfunction)일 수 있다. 여기서, 정수 삭제 함수(Dint)는 정수(integer) 단위로 데이터를 삭제하는 함수이다. 행 삭제 함수(Dstring)는 행(string) 단위로 데이터를 삭제하는 함수이다. 범위 삭제 함수(Dfunction)은 대응하는 논리 어드레스 범위에 단위로 데이터를 삭제하는 함수이다. 데이터 타입 함수는 C++, Visual Studio 또는 Java등의 프로그램 개발 언어에서 지원하는 함수로서 구현된다. 삭제 명령이 데이터 타입 함수에 의해 정의되는 경우, 삭제 명령은 메인 메모리(1300, 도 1 참조)에 로드된 응용 프로그램이 중앙 처리 장치에 의해 구동되는 도중에 수행될 수 있다.
삭제 명령이 API 함수에 의해 정의되는 경우, 삭제 명령에 의해 API 함수에 의해 지정된 논리 어드레스에 속하는 데이터가 일괄적으로 삭제된다. 다만, 삭제 명령이 API 함수에 의해 정의되면, 삭제 명령은 메인 메모리(1300)에 로드된 응용 프로그램이 구동되는 동안에는 수행될 수 없다. 이 경우, 삭제 명령은 응용 프로그램의 구동이 종료된 후 수행된다.
도 8은 본 발명에 따른 컴퓨터 시스템의 제어 방법을 나타내는 순서도이다. 도 8을 참조하면, 컴퓨터 시스템의 제어 방법은 S110 단계 내지 S140 단계를 포함한다.
S110 단계에서, 메인 메모리(1300, 도 1 참조)는 중앙 처리 장치(1200, 도 1 참조)로부터 데이터 삭제 명령을 수신한다. 수신된 삭제 명령은 메모리 컨트롤러(1310, 도 1 참조)에 전달된다.
S120 단계에서, 메모리 컨트롤러(1310)는 메모리 관리 유닛(1330, 도 1 참조)를 개입시켜, 메모리 장치(1320, 도 1 참조)의 제 1 영역으로부터 삭제 데이터의 어드레스 정보를 읽어낸다. 실시 예로서, 제 1 영역은 메인 메모리(1300)에 저장된 데이터들의 글로벌 기술자 테이블(Global Descriptor Table, 이하 GDT)을 포함할 수 있다. 이때, 메모리 관리 유닛(1330)은 메모리 컨트롤러(1310)를 통해 전달된 삭제 명령에 응답하여, GDT로부터 삭제 데이터의 어드레스 정보를 읽어낸다. 실시 예로서, 읽어낸 어드레스 정보는 메모리 장치(1320)의 제 2 영역 중 삭제 데이터가 저장된 위치의 물리 어드레스 정보를 포함할 수 있다.
S130 단계에서, 메모리 관리 유닛(1330)은 삭제 데이터의 어드레스 정보를 읽어낸 후, 제 1 영역에 저장된 어드레스 정보를 삭제한다.
S140 단계에서, 메모리 관리 유닛(1330)은 읽어낸 어드레스 정보를 참조하여, 삭제 데이터가 저장된 물리 어드레스를 계산한다. 그리고, 메모리 관리 유닛(1330)은 계산된 물리 어드레스에 따라 제 2 영역에 저장된 삭제 데이터를 삭제한다. 여기서, 삭제 데이터를 삭제한다는 의미는 삭제 데이터가 저장된 물리 메모리(메모리 셀 또는 물리 페이지)를 삭제 또는 소거하는 것을 의미한다.
이때, 물리 어드레스에 따라 삭제 데이터를 삭제하는 구체적인 내용은 앞에서 설명한 바와 동일하다.
실시 예로서, 삭제 데이터를 삭제하는 동작은 컴퓨터 시스템의 중앙 처리 장치(1200)가 유휴(idle) 상태인 유휴 시간 구간에서 수행될 수 있다.
실시 예로서, 메모리 장치(1320)는 불휘발성 메모리를 포함하고, 메모리 장치(1320)의 불휘발성 메모리는 메모리 장치(1320)의 제 1 영역 및 제 2 영역을 포함할 수 있다. 또한, 메모리 장치(1320)의 불휘발성 메모리는 STT-MRAM, PRAM 또는 RRAM 중 하나일 수 있다.
상기와 같은 구성에 따르면, 중앙 처리 장치(1200)의 삭제 명령에 응답하여, 메모리 장치(1320)에 저장된 데이터가 물리적으로 삭제된다. 따라서, 메모리 장치(1320)에 삭제 데이터가 남아있지 않아, 해킹 등에 의한 삭제 데이터 유출로부터 보호될 수 있다. 또한, 데이터 삭제 동작이 유휴 시간 구간에 수행됨으로써, 데이터 삭제 동작에 따른 처리 속도 지연이 최소화된다. 그 결과, 컴퓨터 시스템의 동작 속도가 향상될 수 있다.
도 9는 본 발명의 일 실시 예에 따른 메모리 모듈을 나타내는 블록도이다. 도 9를 참조하면, 메모리 모듈(2000)은 복수의 MRAM 칩들(2110), 컨트롤러(2300), 커넥터(2400), 인쇄 회로 기판(2500)을 포함한다.
복수의 MRAM 칩들(2110)은 컨트롤러(2300)의 일 측면(2100) 또는 양 측면(2100, 2200)에 배치될 수 있다. 복수의 MRAM 칩들(2110)은 인쇄 회로 기판(2500)의 상면과 하면에 결합될 수 있다.
커넥터(2400)는 도전선들(미도시)을 통해 복수의 MRAM 칩들(2110)과 전기적으로 연결된다. 또한, 커넥터(2400)는 컴퓨터 시스템의 메인 보드에 구비되는 슬롯에 연결될 수 있다.
컨트롤러(2300)는 MRAM 칩들(2110) 내부의 MRAM 셀들의 데이터의 기록/삭제 등을 제어한다. 컨트롤러(2300)는 도시된 바와 같이 인쇄 회로 기판(2500) 상에 별도의 칩으로 구현되거나, MRAM 칩들(2110) 내부에 함께 구비될 수 있다. 또한, 컨트롤러(2300)는 메모리 모듈(2000) 외부에 배치될 수도 있다.
그리고, 컨트롤러(2300)로부터의 삭제 명령에 응답하여, MRAM 칩들(2110)의 데이터 영역이 직접 삭제될 수 있다. MRAM 칩들(2110)의 데이터 영역을 삭제하는 구체적인 내용은 위에서 설명한 바와 동일하다. 또한, MRAM 칩들(2110)의 데이터 영역을 삭제할 때, 컴퓨터 시스템의 동작 속도를 향상시키기 위해 삭제 동작은 유휴 시간에 수행될 수 있다.
도 10은 본 발명의 일 실시 예에 따른 메인 보드 및 복수의 메모리 모듈을 나타내는 블록도이다. 도 10을 참조하면, 메인 보드(3100)는 컴퓨터 시스템(3000)에 기본적인 부품을 장착하기 위한 기판으로, 복수의 메모리 모듈(3310)들을 장착할 수 있다.
복수의 메모리 모듈(3310)들은 각각 저장 슬롯에 결합되어 메인 보드에 연결될 수 있다. 또한, 복수의 메모리 모듈(3310)은 복수의 영역(3200, 3300)으로 구분되어 메인 보드에 연결될 수 있다.
메인 기판에는 중앙 처리 장치(3110), 복수의 메모리 모듈(3310) 외에 다수의 전자부품들이 각각 실장 되어 배치될 수 있다. 또한, 메인 보드(3100)에는 다수의 전자 부품들 각각과 전기적으로 접속될 수 있는 회로 패턴이 형성될 수 있다.
그리고, CPU(3110)로부터의 삭제 명령에 응답하여, 복수의 메모리 모듈(3310)의 데이터 영역이 직접 삭제될 수 있다. 구체적으로, 삭제 명령에 응답하여, 복수의 메모리 모듈(3310)은 내부에 구비된 MRAM 칩들의 데이터 영역을 삭제한다. MRAM 칩들의 데이터 영역이 삭제되는 구체적인 내용은 위에서 설명한 바와 동일하다. 또한, 복수의 메모리 모듈(3310)이 MRAM 칩들의 데이터 영역을 삭제할 때, 컴퓨터 시스템의 동작 속도를 향상시키기 위해 삭제 동작은 유휴 시간에 수행될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예를 들어 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한 각 실시 예는 여러 가지 형태로 변형될 수 있다. 또한, 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허 청구범위뿐만 아니라 이 발명의 특허 청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (10)

  1. 응용 프로그램을 구동하는 중앙 처리 장치; 및
    상기 응용 프로그램의 구동을 위한 메모리 공간을 상기 중앙 처리 장치에 제공하고, 상기 중앙 처리 장치에 의해 수행된 연산의 결과를 저장하는 메인 메모리를 포함하되,
    상기 메인 메모리는,
    데이터를 저장하기 위한 제 1 메모리 영역과 상기 데이터의 어드레스 정보를 저장하기 위한 제 2 메모리 영역을 포함하는 불휘발성 메모리;
    상기 불휘발성 메모리를 제어하는 메모리 컨트롤러; 및
    상기 중앙 처리 장치로부터의 데이터 삭제 명령 및 상기 메모리 컨트롤러의 제어에 응답하여, 상기 제 2 메모리 영역으로부터 상기 어드레스 정보를 읽어내고, 상기 읽어낸 어드레스 정보에 따라 상기 제 1 메모리 영역에 저장된 상기 데이터를 삭제하는 메모리 관리 유닛을 포함하는 컴퓨터 시스템.
  2. 제 1 항에 있어서,
    상기 불휘발성 메모리는 STT-MRAM, PRAM 또는 RRAM 중 하나인 컴퓨터 시스템.
  3. 제 1 항에 있어서,
    상기 메모리 관리 유닛은 상기 데이터 삭제 명령에 응답하여 상기 어드레스 정보를 읽어낸 후, 상기 제 2 메모리 영역에서 상기 어드레스 정보를 삭제하는 컴퓨터 시스템.
  4. 제 1 항에 있어서,
    상기 응용 프로그램을 저장하기 위한 스토리지를 더 포함하되,
    상기 스토리지는 하드 디스크 드라이브(Hard Disk Drive) 또는 솔리드 스테이트 드라이브(Solid State Drive, SSD)인 컴퓨터 시스템.
  5. 제 4 항에 있어서,
    상기 중앙 처리 장치가 상기 응용 프로그램을 구동할 때, 상기 응용 프로그램의 적어도 일부는 상기 스토리지로부터 독출되어 상기 불휘발성 메모리에 로드되는 컴퓨터 시스템.
  6. 제 1 항에 있어서,
    상기 데이터 삭제 명령은 데이터 타입 함수에 의해 정의되고, 상기 데이터 타입 함수는 정수(integer) 삭제 함수, 행(string) 삭제 함수 또는 범위 삭제 함수를 포함하는 컴퓨터 시스템.
  7. 제 1 항에 있어서,
    상기 데이터 삭제 명령은 어플리케이션 프로그램 인터페이스(Application Program Interface, 이하 API) 함수에 의해 정의되는 컴퓨터 시스템
  8. 제 1 항에 있어서,
    상기 어드레스 정보는 상기 제 2 메모리 영역에 포함된 글로벌 기술자 테이블(Global Descriptor Table, 이하 GDT)에 저장되는 컴퓨터 시스템.
  9. 제 1 항에 있어서,
    상기 제 1 메모리 영역에 저장된 상기 데이터를 삭제하는 동작은 상기 중앙 처리 장치가 유휴(idle) 상태인 유휴 시간 구간에서 수행되는 컴퓨터 시스템.
  10. 메인 메모리를 구비한 컴퓨터 시스템의 제어 방법에 있어서,
    데이터 삭제 명령을 수신하는 단계;
    상기 삭제 명령에 대응하여, 상기 메인 메모리의 제 1 영역으로부터 상기 데이터의 어드레스 정보를 읽어내는 단계; 및
    상기 읽어낸 어드레스 정보에 따라, 상기 메인 메모리의 제 2 영역에 저장된 상기 데이터를 삭제하는 단계를 포함하되,
    상기 메인 메모리는 불휘발성 메모리를 포함하고, 상기 불휘발성 메모리는 상기 제 1 영역 및 상기 제 2 영역을 포함하는 컴퓨터 시스템의 제어 방법.
KR1020120121381A 2012-10-30 2012-10-30 메인 메모리를 구비한 컴퓨터 시스템 및 그것의 제어 방법 KR20140056657A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120121381A KR20140056657A (ko) 2012-10-30 2012-10-30 메인 메모리를 구비한 컴퓨터 시스템 및 그것의 제어 방법
US14/040,968 US9342257B2 (en) 2012-10-30 2013-09-30 Computer system having main memory and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120121381A KR20140056657A (ko) 2012-10-30 2012-10-30 메인 메모리를 구비한 컴퓨터 시스템 및 그것의 제어 방법

Publications (1)

Publication Number Publication Date
KR20140056657A true KR20140056657A (ko) 2014-05-12

Family

ID=50548559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120121381A KR20140056657A (ko) 2012-10-30 2012-10-30 메인 메모리를 구비한 컴퓨터 시스템 및 그것의 제어 방법

Country Status (2)

Country Link
US (1) US9342257B2 (ko)
KR (1) KR20140056657A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220040204A (ko) 2020-09-23 2022-03-30 재단법인대구경북과학기술원 하이브리드 메모리 제어 장치 및 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9665743B2 (en) * 2015-02-26 2017-05-30 Whitecanyon Software, Inc. Selective storage device wiping system and method
EP3387535B1 (en) 2016-08-25 2021-12-29 Huawei Technologies Co., Ltd. Apparatus and method for software self test
JP2018160156A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 メモリシステム
US11720504B2 (en) * 2021-04-15 2023-08-08 Apple Inc. Secure storage of datasets in a thread network device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US6178132B1 (en) * 1999-09-09 2001-01-23 Macronix International Co., Ltd. Non-volatile integrated circuit having read while write capability using one address register
DE10341618A1 (de) 2003-09-10 2005-05-04 Hyperstone Ag Verwaltung gelöschter Blöcke in Flash-Speichern
US8504798B2 (en) 2003-12-30 2013-08-06 Sandisk Technologies Inc. Management of non-volatile memory systems having large erase blocks
US7269708B2 (en) * 2004-04-20 2007-09-11 Rambus Inc. Memory controller for non-homogenous memory system
JP2006039966A (ja) * 2004-07-27 2006-02-09 Toshiba Corp メモリカードおよびメモリカードに搭載されるカード用コントローラ並びにメモリカードの処理装置
KR100688463B1 (ko) 2005-11-22 2007-03-02 디지털시스 주식회사 물리 메모리의 데이터 기록 및 삭제 방법
KR100941368B1 (ko) 2007-12-27 2010-02-11 한국전자통신연구원 파일 안전 삭제 기능을 갖는 플래시 메모리 장치 및 플래시파일 안전 삭제 방법
TWI457940B (zh) * 2009-05-15 2014-10-21 Macronix Int Co Ltd 區塊為基礎快閃記憶體之位元組存取
KR20110066697A (ko) 2009-12-11 2011-06-17 삼성전자주식회사 어드레스 맵핑 테이블 관리 방법 및 그것을 사용하는 메모리 장치
JP5295286B2 (ja) * 2011-02-23 2013-09-18 株式会社日立製作所 記憶装置およびそれを搭載した計算機
JP2012234482A (ja) * 2011-05-09 2012-11-29 Canon Inc 記憶制御装置及びその制御方法、並びにプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220040204A (ko) 2020-09-23 2022-03-30 재단법인대구경북과학기술원 하이브리드 메모리 제어 장치 및 방법

Also Published As

Publication number Publication date
US9342257B2 (en) 2016-05-17
US20140122821A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
US11309040B2 (en) Managed NAND performance throttling
US20130326112A1 (en) Computer system having non-volatile memory and method of operating the computer system
TWI738926B (zh) 包括電壓鉗位電路的非揮發性記憶體裝置
KR20150130634A (ko) 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US9342257B2 (en) Computer system having main memory and control method thereof
KR20150141238A (ko) 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR20180061851A (ko) 바이트 액세서블 인터페이스 및 블록 액세서블 인터페이스를 지원하는 스토리지 장치 및 이를 포함하는 전자 시스템
KR102636091B1 (ko) 저항성 메모리 장치, 이를 위한 선택적 쓰기 장치 및 동작 방법
KR20200117374A (ko) 비휘발성 메모리 장치, 이의 동작 방법 및 이를 이용하는 시스템
KR20190019543A (ko) 데이터 저장 장치 및 그것의 동작 방법
JP2022172270A (ja) ファームウェアの状態に基づく自動パワーダウン
KR102645776B1 (ko) 저항성 메모리 장치, 이를 위한 리드 회로 및 방법
KR102033974B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190085644A (ko) 데이터 처리 시스템 및 그것의 동작 방법
US9025366B2 (en) Main memory system storing operating system program and computer system including the same
KR20220073998A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200015185A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11822800B2 (en) Storage system including host and storage device and operation method thereof
US11450394B2 (en) Controller and operating method thereof
US20230170014A1 (en) Nonvolatile memory devices that support enhanced power saving during standby modes
KR20210031367A (ko) 컨트롤러 및 그것의 동작 방법
KR20200090289A (ko) 메모리 장치 및 그 동작 방법
KR20220142660A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230143048A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid