JP2012203919A - 半導体記憶装置およびその制御方法 - Google Patents

半導体記憶装置およびその制御方法 Download PDF

Info

Publication number
JP2012203919A
JP2012203919A JP2011064536A JP2011064536A JP2012203919A JP 2012203919 A JP2012203919 A JP 2012203919A JP 2011064536 A JP2011064536 A JP 2011064536A JP 2011064536 A JP2011064536 A JP 2011064536A JP 2012203919 A JP2012203919 A JP 2012203919A
Authority
JP
Japan
Prior art keywords
write
data
address
memory
mask data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011064536A
Other languages
English (en)
Inventor
Ryosuke Takizawa
澤 亮 介 滝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011064536A priority Critical patent/JP2012203919A/ja
Priority to PCT/JP2012/054985 priority patent/WO2012128000A1/ja
Priority to US14/006,296 priority patent/US9256523B2/en
Priority to CN201280011665.1A priority patent/CN103403805B/zh
Publication of JP2012203919A publication Critical patent/JP2012203919A/ja
Priority to US14/988,558 priority patent/US9582414B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory

Abstract

【課題】不揮発性ＲＯＭおよび揮発性ＲＡＭの両方に代わって不揮発性ＲＡＭを用いても、内部データを強固に保護可能なメモリを提供する。
【解決手段】メモリは、データを記憶するメモリセルアレイと、メモリセルにデータを書き込むライトドライバとを備える。ライトドライバは、書込みデータとともに入力されるライトマスクデータに従ってデータの書込みを実行し、あるいは、書込みを実行しない。マルチプレクサは、ライトマスクデータのうち書込みデータの書き込みを禁止するコマンドに固定された書込み禁止信号とライトマスクデータとのいずれかを選択的に出力する。ライトプロテクトコントローラは、書込み禁止領域のアドレスと書込みデータのアドレスとが一致する場合に書込み禁止信号をマルチプレクサに出力させ、書込み禁止領域のアドレスと書込みデータのアドレスとが一致しない場合にライトマスクデータをそのまま出力させる。
【選択図】図３

Description

本発明の実施形態は、半導体記憶装置およびその制御方法に関する。
従来から不揮発性ＲＯＭ（Read Only Memory）は、書き込みが１度しかできないメモリ、あるいは、ファームウェア保存用のメモリのように極端に書換え頻度の少ないメモリとして用いられてきた。また、揮発性ＲＡＭ（Random Access Memory）とは異なり、不揮発性ＲＯＭは、ユーザの不注意による書換え、並びに、オペーレーションシステムおよびアプリケーションシステムの動作による書換えに対して内部のプログラムやデータを強固に保護することができるメモリとも言える。
これに対し、近年、抵抗変化型素子を用いた不揮発性ＲＡＭ（ＭＲＡＭ（Magnetic Random Access Memory）、ＰＣＲＡＭ (Phase Change Random Access Memory)、ＲＲＡＭ (Resistive Random Access Memory等)が開発されている。例えば、これらの不揮発性ＲＡＭがＤＤＲ（Double Data Rate）インタフェースを備え、高速書込みが可能になると、ファームウェア等の書換え頻度の少ないメモリとしてだけでなく、不揮発性の大容量ワーキングメモリとしても用いることができる。従って、これらの不揮発性ＲＡＭは、既存の不揮発性ＲＯＭおよび揮発性ＲＡＭの両方を代替することができるメモリとして注目されている。
しかし、既存の不揮発性ＲＯＭおよび揮発性ＲＡＭの両方に代わって上記不揮発性ＲＡＭ単体を使用した場合、ユーザの不注意による書換え、並びに、オペーレーションシステムおよびアプリケーションシステムの動作による書換えによって、不揮発性ＲＡＭ内部のプログラムやデータは、依然として書き換えられてしまう危険性がある。従って、不揮発性ＲＡＭにおいては、保護の必要なプログラムやデータを、望ましくない書換えから強固に保護する必要性が依然としてある。
特開２００９−４３１１０号公報
JEDEC STANDARD "DDR2 SDRAM SPECIFICATION" JESD79-2F Page 40-41
不揮発性ＲＯＭおよび揮発性ＲＡＭの両方に代わって不揮発性ＲＡＭを使用した場合であっても、不揮発性ＲＡＭの内部のプログラムやデータを強固に保護することができる半導体記憶装置およびその制御方法を提供する。
本実施形態による半導体記憶装置は、データを記憶する複数のメモリセルからなるメモリセルアレイと、メモリセルにデータを書き込むライトドライバとを備える。ライトドライバは、書込みデータとともに入力されるライトマスクデータに従って該書込みデータの書込みを実行し、あるいは、該書込みデータの書込みを実行しない。マルチプレクサは、ライトマスクデータのうち書込みデータの書き込みを禁止する第１のライトマスクデータに固定された書込み禁止信号とライトマスクデータとのいずれかを選択的に出力する。ライトプロテクトコントローラは、メモリセルアレイのうち書込み禁止領域のアドレスと書込みデータのアドレスとが一致する場合に書込み禁止信号を出力させ、メモリセルアレイのうち書込み禁止領域のアドレスと書込みデータのアドレスとが一致しない場合にライトマスクデータをそのまま出力させるようにマルチプレクサを制御する。
第１の実施形態に従ったＭＲＡＭのメモリチップを示すブロック図。 単一のメモリセルＭＣの構成を示す説明図。 メインデータコントローラＭＤＣおよびその周辺の回路の構成を示すブロック図。 書込み禁止領域アドレスＷＰＡＤＤの記憶部をライトプロテクトスイッチＷＰＳＷで構成したＭＲＡＭのブロック図。 第１の実施形態によるＭＲＡＭの動作を示すフロー図。 第２の実施形態に従ったＭＲＡＭの構成を示すブロック図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１は、第１の実施形態に従った磁気ランダムアクセスメモリ（以下、ＭＲＡＭ）のメモリチップを示すブロック図である。尚、本実施形態は、ＭＲＡＭ以外の抵抗変化型素子を用いたメモリ（例えば、ＰＣＲＡＭ、ＲＲＡＭ等）にも適用可能である。
本実施形態によるＭＲＡＭは、メモリセルアレイＭＣＡと、センスアンプＳＡと、メインデータコントローラＭＤＣと、ＤＱバッファＤＱＢと、カラムコントローラＣＣと、ロウコントローラＲＣと、クロックバッファＣＢと、コマンドコントローラＣＭＤＣと、アドレスコントローラＡＤＤＣと、アレイコントローラＡＣとを備えている。
メモリセルアレイＭＣＡは、マトリクス状に二次元配置された複数のメモリセルＭＣを備えている。各メモリセルＭＣはビット線ＢＬ（あるいはビット線対）とワード線ＷＬとの交点に対応して配置されている。ビット線ＢＬは、カラム方向に延伸している。ワード線ＷＬは、カラム方向に対して直交するロウ方向に延伸している。
センスアンプＳＡは、ビット線ＢＬを介してメモリセルＭＣに接続されており、メモリセルＭＣのデータを検出するように構成されている。ライトドライバＷＤは、ビット線ＢＬを介してメモリセルＭＣに接続されており、メモリセルＭＣにデータを書き込むように構成されている。
メインデータコントローラＭＤＣは、ＤＱバッファＤＱＢから受け取ったデータを、カラムコントローラＣＣの制御を受けて、所望のカラムに書き込むようにライトドライバＷＤへ転送し、あるいは、カラムコントローラＣＣの制御を受けて、所望のカラムから読み出したデータをＤＱバッファＤＱＢへ転送する。また、メインデータコントローラＭＤＣは、後述するように、ライトマスクデータＷＭまたは書込み禁止領域アドレスＷＯＡＤＤに従って、データの書込みを禁止するように構成されている。
ＤＱバッファＤＱＢは、ＤＱパッドＤＱを介して読出しデータを一時的に保持し、その読出しデータをメモリチップ１の外部へ出力する。あるいは、ＤＱバッファＤＱＢは、ＤＱパッドＤＱを介して書込みデータをメモリチップ１の外部から受け取り、一時的に保持する。
尚、ＤＤＲ型インタフェースを有する本実施形態によるＭＲＡＭは、書込み時に、書込みデータと共にライトマスクデータＷＭを受け取る。ライトマスクデータＷＭは、所定ビットごとの書込みデータに対してそのデータを実際に書き込むか否かを指示するコマンドである。例えば、１６ビットのデータごとに２ビットのライトマスクデータＷＭが付加されている。ライトマスクデータＷＭのうち１ビットは、１６ビットデータのうち前半分の８ビットデータ（バイト単位のデータ）の書込みの要否を示すビットであり、ライトマスクデータＷＭのうち他の１ビットは、１６ビットデータのうち後半分の８ビットデータ（他の１バイトデータ）の書込みの要否を示すビットである。これにより、ライトマスクデータＷＭは、各バイトデータごとに書込みの要否を命令することができる。このように、通常、ライトマスクデータＷＭは、バイトデータごとに設定されるコマンドであるため、ＲＯＭ領域の設定には使用できない。
カラムコントローラＣＣは、カラムアドレスに従って所望のカラムのビット線ＢＬを選択的に駆動するようにセンスアンプＳＡまたはライトドライバＷＤを動作させる。
ロウコントローラＲＣは、ロウアドレスに従って所望のワード線ＷＬを選択的に駆動させるようにワード線ドライバ（図示せず）を動作させる。
クロックバッファＣＢは、メモリチップ１全体の動作のタイミングを決定するクロック信号を入力する。
コマンドコントローラＣＭＤＣは、読出し動作、書込み動作等の各種動作を示すコマンドを受け取り、それらのコマンドに従ってカラムコントローラＣＣおよびロウコントローラＲＣを制御する。
アドレスコントローラＡＤＤＣは、ロウアドレスおよびカラムアドレス等を受け取り、これらのアドレスをデコードし、カラムコントローラＣＣおよびロウコントローラＲＣにこれらのアドレスを送る。
アレイコントローラＡＣは、メモリセルアレイＭＣＡの全体的な制御を行う。
図２は、単一のメモリセルＭＣの構成を示す説明図である。各メモリセルＭＣは、それぞれ磁気トンネル接合素子（ＭＴＪ（Magnetic Tunnel Junction）素子）ＭＴＪと、セルトランジスタＣＴとを含む。ＭＴＪ素子ＭＴＪおよびセルトランジスタＣＴは、ビット線ＢＬとソース線ＳＬとの間に直列に接続されている。メモリセルＭＣにおいて、セルトランジスタＣＴがビット線ＢＬ側に配置され、ＭＴＪ素子ＭＴＪがソース線ＳＬ側に配置されている。セルトランジスタＣＴのゲートは、ワード線ＷＬに接続されている。
ＴＭＲ（tunneling magnetoresistive）効果を利用したＭＴＪ素子は、２枚の強磁性層とこれらに挟まれた非磁性層（絶縁薄膜）とからなる積層構造を有し、スピン偏極トンネル効果による磁気抵抗の変化によりデジタルデータを記憶する。ＭＴＪ素子は、２枚の強磁性層の磁化配列によって、低抵抗状態と高抵抗状態とを取り得る。例えば、低抵抗状態をデータ“０”と定義し、高抵抗状態をデータ“１”と定義すれば、ＭＴＪ素子に１ビットデータを記録することができる。もちろん、低抵抗状態をデータ“１”と定義し、高抵抗状態をデータ“０”と定義してもよい。例えば、ＭＴＪ素子は、固定層、トンネルバリア層、記録層を順次積層して構成される。固定層Ｆおよび記録層Ｐは、強磁性体で構成されており、トンネルバリア層は、絶縁膜からなる。固定層Ｆは、磁化の向きが固定されている層であり、記録層Ｐは、磁化の向きが可変であり、その磁化の向きによってデータを記憶する。
書込み時に矢印Ａ１の向きに反転閾値電流以上の電流を流すと、固定層Ｆの磁化の向きに対して記録層Ｐのそれがアンチパラレル状態となり、高抵抗状態（データ“１”）となる。書込み時に矢印Ａ２の向きに反転閾値電流以上の電流を流すと、固定層Ｆと記録層Ｐとのそれぞれの磁化の向きがパラレル状態となり、低抵抗状態（データ“０”）となる。このように、ＴＭＪ素子は、電界の印加方向によって異なるデータを書き込むことができる。
図３は、メインデータコントローラＭＤＣおよびその周辺の回路の構成を示すブロック図である。尚、本実施形態は書込みに関するものであるため、書込み動作に関する構成を説明し、読出し動作に関する構成の説明はここでは省略する。
メインデータコントローラＭＤＣは、ライトマスクマルチプレクサＷＭＭＵＸと、ライトプロテクトコントローラＷＰＣと、ラッチ回路ＳＬと、シリアル−パラレルコンバータＳＰＣと、リード・ライトマルチプレクサＲＷＭＵＸと、データパスＤＰとを備えている。
メインデータコントローラＭＤＣは、メモリセルアレイＭＣＡにデータを書き込むときに、ライトマスクデータＷＭまたは書込み禁止領域アドレスＷＰＡＤＤに従って、データの書込みを禁止し、あるいは、データの書込みを許可するように構成されている。
ライトプロテクトコントローラＷＰＣは、書込み禁止領域アドレスＷＰＡＤＤ、アドレスＡＤＤおよびライトコマンドＷＣを受け取ると、書込み禁止領域アドレスＷＰＡＤＤとアドレスＡＤＤとを比較する。書込み禁止領域アドレスＷＰＡＤＤは、単数または複数のメモリセルアレイＭＣＡのうちデータの書込み禁止領域を示すアドレスであり、例えば、ファームウェアのように通常は書き換えてはならない（アクセスしてはならない）ソフトウェアを記憶した領域のアドレスである。
書込み禁止領域アドレスＷＰＡＤＤは、ライトプロテクトスイッチＷＰＳＷ（図４）またはライトプロテクトレジスタＷＰＲＥＧ（図６）に予め設定または記憶されている。書込みアドレスＷＡＤＤは、データの書込み対象である選択メモリセルアレイＭＣＡ、選択メモリセルＭＣ、選択ページ、選択メモリバンク、あるいは、選択メモリブロックを特定するカラムアドレスおよびロウアドレスである。
書込み禁止領域アドレスＷＰＡＤＤとアドレスＡＤＤとの比較の結果、書込み禁止領域アドレスＷＰＡＤＤと書込みアドレスＷＡＤＤとが一致する場合、ユーザの不注意等で書込み禁止領域にアクセスしようとしている可能性がある。従って、ライトプロテクトコントローラＷＰＣは、ライトマスクマルチプレクサＷＭＭＵＸへの書込み禁止選択信号ＷＰＳＳを活性化する。
一方、書込み禁止領域アドレスＷＰＡＤＤと書込みアドレスＷＡＤＤとが一致しない場合、ライトプロテクトコントローラＷＰＣは、ライトマスクマルチプレクサＷＭＭＵＸへ送られる書込み禁止選択信号ＷＰＳＳを不活性化する。
書込み禁止選択信号ＷＰＳＳは、ライトマスクマルチプレクサＷＭＭＵＸに、ライトマスクデータＷＭまたは書込み禁止信号ＷＰＳのいずれか一方を排他的に（選択的に）出力させる信号である。例えば、書込み禁止選択信号ＷＰＳＳが活性状態のときには、ライトマスクマルチプレクサＷＭＭＵＸは、書込み禁止信号ＷＰＳを選択的に出力する。書込み禁止選択信号ＷＰＳＳが不活性状態のときには、ライトマスクマルチプレクサＷＭＭＵＸは、ライトマスクデータＷＭＣをそのまま選択的に出力する。
ラッチ回路ＳＬは、カラムコントローラＣＣからの制御信号をラッチする。また、ラッチ回路ＳＬは、ライトコマンドＷＣを受け取ると、ライトマスクマルチプレクサＷＭＭＵＸへの書込み禁止信号ＷＰＳを活性化させる。書込み禁止信号ＷＰＳは、活性状態のライトマスクデータＷＭと同一信号であり、ＤＱバッファＤＱＢからの書込みデータをメモリセルアレイＭＣＡへ書き込むことを禁止する信号である。ラッチ回路ＳＬは、書込み期間中、書込み禁止信号ＷＰＳを常に活性状態に維持される。即ち、書込み禁止信号ＷＰＳは、ライトマスクデータＷＭのうちデータの書き込みを禁止する第１のライトマスクデータ（例えば、論理ハイ）に固定された固定信号として機能する。
ライトマスクマルチプレクサＷＭＭＵＸは、ライトマスクデータＷＭおよび書込み禁止信号ＷＰＳを受け取り、書込み禁止選択信号ＷＰＳＳに従ってライトマスクデータＷＭまたは書込み禁止信号ＷＰＳのいずれか一方を排他的にシリアル−パラレルコンバータＳＰＣへ出力する。
シリアル−パラレルコンバータＳＰＣは、ラッチ回路ＳＬにラッチされた制御信号に同期してＤＱバッファＤＱＢからの入力されるシリアル形式のデータをパラレル形式のデータへ変換するように構成されている。
リード・ライトマルチプレクサＲＷＭＵＸは、パラレル形式に変換された書込みデータをアレイコントローラＡＣへ送り、あるいは、パラレル形式の読出しデータをシリアル−パラレルコンバータＳＰＣへ送る。
書込みデータおよびライトマスクデータＷＭ（または書込み禁止信号ＷＰＳ）は、データパスＤＰを介してアレイコントローラＡＣへ送られる。
アレイコントローラＡＣがライトマスクデータＷＭを受け取った場合、ライトドライバＷＤは、ライトマスクデータＷＭに従って動作する。即ち、ライトドライバＷＤは、ライトマスクデータＷＭの論理状態に従って、データの書込みを実行し、あるいは、データの書込みを実行しない。例えば、書込みデータ（例えば、８ビットデータ）に対応するライトマスクデータＷＭが論理ロウに不活性化されている場合、ライトドライバＷＤは、その書込みデータをメモリセルアレイＭＣＡへ書き込む。他の書込みデータ（例えば、８ビットデータ）に対応するライトマスクデータＷＭが論理ハイに活性化されている場合、ライトドライバＷＤは、その書込みデータをメモリセルアレイＭＣＡへ書き込まない。
データアレイコントローラＡＣがライトマスクデータＷＭに代わって書込み禁止信号ＷＰＳを受け取った場合、ライトドライバＷＤは、書込み禁止信号ＷＰＳに従って動作する。即ち、ライトドライバＷＤは、書込み禁止信号ＷＰＳの論理状態（例えば、常時論理ハイ）に従ってデータの書込みを禁止する。書込み禁止信号ＷＰＳは、書込み動作中において常時論理ハイに活性化されているため、ライトドライバＷＤは、書込み禁止信号ＷＰＳを受けている限りにおいて、データの書込みを実行しない。
このように、本実施形態によるＭＲＡＭは、予め設定された書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域にアクセスしようとすると、ライトマスクデータＷＭに代えて書込み禁止信号ＷＰＳをアレイコントローラＡＣへ送る。換言すると、本実施形態によるＭＲＡＭは、予め設定された書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域にアクセスしようとすると、ライトマスクデータＷＭを活性状態に固定する。これにより、書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域にデータが書き込まれることを強制的に禁止することができる。即ち、本実施形態は、書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域をＲＯＭ領域として設定することができる。
図４は、書込み禁止領域アドレスＷＰＡＤＤの記憶部をライトプロテクトスイッチＷＰＳＷで構成したＭＲＡＭのブロック図である。ライトプロテクトスイッチＷＰＳＷは、メモリ機器に設けられた物理スイッチ（例えば、ディップスイッチ、フューズ）あるいはソフトウェアに組み込まれたソフトスイッチでもよい。尚、本実施形態では、入出力インタフェースは、ＤＤＲ型インタフェースを採用している。
ライトプロテクトスイッチＷＰＳＷは、書込みを禁止するメモリバンクＢＡＮＫのアドレスを記憶する。これにより、そのメモリバンクＢＡＮＫにアクセスする場合、ライトプロテクトコントローラＷＰＣは、そのメモリバンクＢＡＮＫにデータが書き込まれないように書込み禁止選択信号ＷＰＳＳを活性化させる。
例えば、ライトプロテクトスイッチＷＰＳＷが、書込みを禁止するメモリバンクとしてメモリバンクＢＡＮＫ１のアドレスを記憶していると仮定する。ライトプロテクトコントローラＷＰＣが書込みアドレスＷＡＤＤとしてメモリバンクＢＡＮＫ１のアドレスを受けと取ると、ライトプロテクトコントローラＷＰＣは、書込みアドレス（ＢＡＮＫ１）と書込み禁止領域アドレス（ＢＡＮＫ１）とを比較する。この場合、書込みアドレス（ＢＡＮＫ１）と書込み禁止領域アドレス（ＢＡＮＫ１）とが一致するので、ライトプロテクトコントローラＷＰＣは、書込み禁止選択信号ＷＰＳＳを活性化させる。
ライトマスクマルチプレクサＷＭＭＵＸは、活性化された書込み禁止選択信号ＷＰＳＳに従って、書込み禁止信号ＷＰＳ（論理ハイ）をメモリバンクＢＡＮＫ１へ出力する。このとき、書込みデータは、メモリバンクＢＡＮＫ１へ送られるが、書込み禁止信号ＷＰＳが活性状態であるので、実際にはデータはメモリバンクＢＡＮＫ１に書き込まれない。
一方、ライトプロテクトコントローラＷＰＣが書込みアドレスＷＡＤＤとしてメモリバンクＢＡＮＫ０のアドレスを受けと取ると、ライトプロテクトコントローラＷＰＣは、書込みアドレス（ＢＡＮＫ０）と書込み禁止領域アドレス（ＢＡＮＫ１）とを比較する。この場合、書込みアドレス（ＢＡＮＫ０）と書込み禁止領域アドレス（ＢＡＮＫ１）とは一致しない。このため、ライトプロテクトコントローラＷＰＣは、書込み禁止選択信号ＷＰＳＳを不活性化させる。
ライトマスクマルチプレクサＷＭＭＵＸは、書込み禁止選択信号ＷＰＳＳが不活性状態であるので、ライトマスクデータＷＭをそのままメモリバンクＢＡＮＫ０へ出力する。このとき、書込みデータは、ライトマスクデータＷＭに従ってメモリバンクＢＡＮＫ０に書き込まれる。従って、ライトマスクデータＷＭが活性状態（論理ハイ）である場合には、そのライトマスクデータＷＭに対応する書込みデータ（例えば、８ビットデータ）は、メモリバンクＢＡＮＫ０へ書き込まれない。しかし、ライトマスクデータＷＭが不活性状態（論理ロウ）である場合には、そのライトマスクデータＷＭに対応する書込みデータは、メモリバンクＢＡＮＫ０へ書き込まれる。このように、メモリバンクごとに書込み禁止領域アドレスを設定してもよい。
図５は、第１の実施形態によるＭＲＡＭの動作を示すフロー図である。まず、ライトコマンドＷＣおよび書込みアドレスＷＡＤＤが入力される（Ｓ１０）。ライトコマンドＷＣおよび書込みアドレスＷＡＤＤは、カラムコントローラＣＣとともに、ラッチ回路ＳＬおよびライトプロテクトコントローラＷＰＣにも送られる。
ラッチ回路ＳＬは、ライトコマンドＷＣを受け取ると、書込み禁止信号ＷＰＳを論理ハイに活性化させる（Ｓ２０）。
ライトプロテクトコントローラＷＰＣは、書込みアドレスＷＡＤＤを書込み禁止領域アドレスＷＰＡＤＤと比較する（Ｓ３０）。書込みアドレスＷＡＤＤが書込み禁止領域アドレスＷＰＡＤＤと一致する場合（Ｓ３０のＹＥＳ）、ライトプロテクトコントローラＷＰＣは、書込み禁止選択信号ＷＰＳＳを活性化させる（Ｓ４０）。
ライトマスクマルチプレクサＷＭＭＵＸは、書込み禁止選択信号ＷＰＳＳに従って、書込み禁止信号ＷＰＳをシリアル−パラレルコンバータＳＰＣへ送信する（Ｓ５０）。これにより、ライトドライバＷＤは、書込み禁止信号ＷＰＳに従って、書込みデータをメモリセルアレイＭＣＡへ書き込まない（Ｓ６０）。
一方、書込みアドレスＷＡＤＤが書込み禁止領域アドレスＷＰＡＤＤと一致しない場合（Ｓ３０のＮＯ）、ライトプロテクトコントローラＷＰＣは、書込み禁止選択信号ＷＰＳＳを不活性化させる（Ｓ７０）。
ライトマスクマルチプレクサＷＭＭＵＸは、書込み禁止選択信号ＷＰＳＳに従って、ライトマスクデータＷＭをシリアル−パラレルコンバータＳＰＣへ送信する（Ｓ８０）。これにより、ライトドライバＷＤは、ライトマスクデータＷＭに従って、メモリセルアレイＭＣＡへ書き込む（あるいは書き込まない）（Ｓ９０）。
以上のように、本実施形態によるＭＲＡＭは、予め設定された書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域にアクセスしようとすると、ライトマスクデータＷＭの代わりに書込み禁止信号ＷＰＳを送る。これにより、書込み禁止領域アドレスＷＰＡＤＤで指定されたメモリ領域にデータが書き込まれることを強制的に禁止することができる。従って、不揮発性ＲＯＭおよび揮発性ＲＡＭの両方に代わって本実施形態によるＭＲＡＭを使用した場合であっても、ライトマスクデータＷＭを利用してＲＯＭ領域を設定することによって、メモリ内部のプログラムやデータを充分強固に保護することができる。勿論、ファームウェアの更新時など、書込み禁止領域のデータの書換えが必要な場合、ライトプロテクトスイッチＷＰＳＷはオフ状態に切り替えられ、書込み禁止選択信号ＷＰＳＳは、常時不活性状態にする。
尚、書込み禁止領域アドレスＷＰＡＤＤは、ＤＤＲインタフェースを介してメモリチップ１の外部から受け取ってもよい。この場合、本実施形態によるＭＲＡＭは、書込み禁止領域アドレスＷＰＡＤＤを受け取る書込み禁止領域指定ピン（図示せず）をさらに設ければよい。
ライトプロテクトスイッチＷＰＳＷで設定された書込み禁止領域アドレスＷＰＡＤＤは、ライトプロテクトコントローラＷＰＣ内に設けられたレジスタに一旦格納される場合がある。このような場合、ライトプロテクトスイッチＷＰＳＷの設定が変更された場合には、ライトプロテクトコントローラＷＰＣ内のレジスタに保持された書込み禁止領域アドレスＷＰＡＤＤはリセットされる。
（第２の実施形態）
図６は、第２の実施形態に従ったＭＲＡＭの構成を示すブロック図である。第２の実施形態では、書込み禁止領域アドレスＷＰＡＤＤの記憶部を書込み禁止領域アドレスレジスタＷＰＡＲで構成している。書込み禁止領域アドレスレジスタＷＰＡＲは、不揮発性メモリで構成されており、書込みを禁止するメモリバンクＢＡＮＫのアドレスを記憶している。
図６に示すＭＲＡＭのその他の構成は、図４に示すＭＲＡＭの構成と同様でよい。また、図６に示すＭＲＡＭの動作も、図４に示すＭＲＡＭの動作と同様でよい。ただし、ライトプロテクトコントローラＷＰＣは、書込み禁止領域アドレスＷＰＡＤＤを書込み禁止領域アドレスレジスタＷＰＡＲから得る。
書込み禁止領域アドレスレジスタＷＰＡＲは、書込み禁止領域アドレスＷＰＡＤＤを格納した記憶部である。書込み禁止領域アドレスレジスタＷＰＡＲは、ヒューズのように書換えできないように書込み禁止領域アドレスＷＰＡＤＤを格納してもよく、あるいは、書込み禁止領域アドレスＷＰＡＤＤを書換え可能な状態で格納していてもよい。これにより、メモリ内の書込み禁止領域を必要に応じて変更する（増減させる）ことができる。この場合、不要になった書込み禁止領域のアドレスＷＰＡＤＤを書込み禁止領域アドレスレジスタＷＰＡＲから削除して、そのメモリ領域を書換え可能な領域に変更することができる。逆に、書換え可能なメモリ領域のアドレスを書込み禁止領域アドレスＷＰＡＤＤとして書込み禁止領域アドレスレジスタＷＰＡＲに登録してもよい。これにより、書換え可能なメモリ領域を書込み禁止領域へ変更することができる。
さらに、第２の実施形態は、第１の実施形態と同様の効果を得ることができる。
書込み禁止領域アドレスレジスタＷＰＡＲで設定された書込み禁止領域アドレスＷＰＡＤＤは、ライトプロテクトコントローラＷＰＣ内に設けられたレジスタに一旦格納される場合がある。このような場合、書込み禁止領域アドレスレジスタＷＰＡＲ内の書込み禁止領域アドレスＷＰＡＤＤの設定が変更された場合には、ライトプロテクトコントローラＷＰＣ内のレジスタに保持された書込み禁止領域アドレスＷＰＡＤＤはリセットされる。
（第１および第２の実施形態の変形例）
図４および図６では、書込み禁止領域アドレスＷＰＡＤＤは、メモリバンクＢＡＮＫごとに設定されている。しかし、書込み禁止領域アドレスＷＰＡＤＤは、ページごと、メモリセルアレイＭＣＡごと、メモリチップごとに設定されてもよい。メモリバンクＢＡＮＫは、メモリの管理単位である。複数のメモリバンクに並列アクセスできるように、各メモリバンクごとにワード線ＷＬおよびビット線ＢＬが個別に設けられている。ページは、列アクセス可能な書込みデータ単位または読出しデータ単位である。１ページのデータは、行アドレスで選択された複数のメモリセルＭＣのデータに相当する。このように、書込み禁止領域アドレスＷＰＡＤＤのメモリ単位は、臨機応変に変更してよい。
ＭＣＡ・・・メモリセルアレイ、ＳＡ・・・センスアンプ、ＭＤＣ・・・メインデータコントローラ、ＤＱＢ・・・ＤＱバッファ、ＣＣ・・・カラムコントローラ、ＲＣ・・・ロウコントローラ、ＣＢ・・・クロックバッファ、ＣＭＤＣ・・・コマンドコントローラ、ＡＤＤＣ・・・アドレスコントローラ、ＡＣ・・・アレイコントローラ、ＷＭＭＵＸ・・・ライトマスクマルチプレクサ、ＷＰＣ・・・ライトプロテクトコントローラ、ＳＬ・・・ラッチ回路、ＳＰＣ・・・シリアル−パラレルコンバータ、ＲＷＭＵＸ・・・リード・ライトマルチプレクサ、ＤＰ・・・データパス、ＷＰＡＲ・・・書込み禁止領域アドレスレジスタ

Claims (5)

  1. データを記憶する複数のメモリセルからなるメモリセルアレイと、
    前記メモリセルにデータを書き込むライトドライバであって、書込みデータとともに入力されるライトマスクデータに従って該書込みデータの書込みを実行し、あるいは、該ライトマスクデータに従って前記書込みデータの書込みを実行しないライトドライバと、
    前記ライトマスクデータのうち前記書込みデータの書き込みを禁止するコマンドに固定された書込み禁止信号と前記ライトマスクデータとのいずれかを選択的に出力するマルチプレクサと、
    前記メモリセルアレイのうち書込み禁止領域のアドレスと前記書込みデータのアドレスとが一致する場合に前記書込み禁止信号を出力させ、前記書込み禁止領域のアドレスと前記書込みデータのアドレスとが一致しない場合に前記ライトマスクデータをそのまま出力させるように前記マルチプレクサを制御するライトプロテクトコントローラとを備えた半導体記憶装置。
  2. 前記書込み禁止領域のアドレスを記憶するライトプロテクトレジスタをさらに備えたことを特徴とする請求項１に記載の半導体記憶装置。
  3. 前記書込み禁止領域のアドレスを指定するライトプロテクトスイッチをさらに備えたことを特徴とする請求項１または請求項２に記載の半導体記憶装置。
  4. 前記ライトプロテクトレジスタは、前記書込み禁止領域のアドレスを書換え可能なメモリで構成されていることを特徴とする請求項２または請求項３に記載の半導体記憶装置。
  5. データを記憶する複数のメモリセルからなるメモリセルアレイと、書込みデータとともに入力されるライトマスクデータに従って記メモリセルにデータを書き込むライトドライバと、前記ライトマスクデータのうち前記書込みデータの書き込みを禁止する第１のライトマスクデータに固定された書込み禁止信号と前記ライトマスクデータとのいずれかを選択的に出力するマルチプレクサとを備えた半導体記憶装置の制御方法であって、
    書込みデータとともに入力されるライトマスクデータを入力し、
    前記メモリセルアレイのうち書込み禁止領域のアドレスと前記書込みデータのアドレスとが一致する場合に、前記マルチプレクサは、前記書込み禁止信号を前記ライトドライバへ出力し、
    前記書込み禁止領域のアドレスと前記書込みデータのアドレスとが一致しない場合に、前記マルチプレクサは、前記ライトマスクデータをそのまま出力することを具備した半導体記憶装置の制御方法。
JP2011064536A 2011-03-23 2011-03-23 半導体記憶装置およびその制御方法 Withdrawn JP2012203919A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011064536A JP2012203919A (ja) 2011-03-23 2011-03-23 半導体記憶装置およびその制御方法
PCT/JP2012/054985 WO2012128000A1 (ja) 2011-03-23 2012-02-28 半導体記憶装置およびその制御方法
US14/006,296 US9256523B2 (en) 2011-03-23 2012-02-28 Semiconductor storage device and control method thereof
CN201280011665.1A CN103403805B (zh) 2011-03-23 2012-02-28 半导体存储装置及其控制方法
US14/988,558 US9582414B2 (en) 2011-03-23 2016-01-05 Semiconductor storage device and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011064536A JP2012203919A (ja) 2011-03-23 2011-03-23 半導体記憶装置およびその制御方法

Publications (1)

Publication Number Publication Date
JP2012203919A true JP2012203919A (ja) 2012-10-22

Family

ID=46879159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011064536A Withdrawn JP2012203919A (ja) 2011-03-23 2011-03-23 半導体記憶装置およびその制御方法

Country Status (4)

Country Link
US (2) US9256523B2 (ja)
JP (1) JP2012203919A (ja)
CN (1) CN103403805B (ja)
WO (1) WO2012128000A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012203919A (ja) 2011-03-23 2012-10-22 Toshiba Corp 半導体記憶装置およびその制御方法
US20140089573A1 (en) * 2012-09-24 2014-03-27 Palsamy Sakthikumar Method for accessing memory devices prior to bus training
US9478271B2 (en) * 2013-03-14 2016-10-25 Seagate Technology Llc Nonvolatile memory data recovery after power failure
CN104951405B (zh) * 2014-03-28 2019-09-06 三星电子株式会社 存储系统以及对存储系统执行和验证写保护的方法
KR102196971B1 (ko) 2014-03-28 2020-12-31 삼성전자주식회사 스토리지 시스템, 그것의 쓰기 방지 수행 방법, 그리고 그것의 쓰기 방지 인증 방법
CN105279094A (zh) * 2014-06-09 2016-01-27 中兴通讯股份有限公司 NAND Flash操作处理方法、装置及逻辑器件
CN107408405B (zh) * 2015-02-06 2021-03-05 美光科技公司 用于并行写入到多个存储器装置位置的设备及方法
EP3254287A4 (en) 2015-02-06 2018-08-08 Micron Technology, INC. Apparatuses and methods for memory device as a store for program instructions
US9870325B2 (en) * 2015-05-19 2018-01-16 Intel Corporation Common die implementation for memory devices with independent interface paths
US9779798B1 (en) * 2017-01-06 2017-10-03 Qualcomm Incorporated Systems, methods, and computer programs for providing row tamper protection in a multi-bank memory cell array
US11024361B2 (en) 2017-01-06 2021-06-01 Qualcomm Incorporated Coincident memory bank access via cross connected shared bank resources
US11049565B2 (en) 2018-04-23 2021-06-29 Micron Technology, Inc. Non-volatile memory devices and systems with volatile memory features and methods for operating the same
US10446248B1 (en) * 2018-04-23 2019-10-15 Micron Technology, Inc. Non-volatile memory devices and systems with read-only memory features and methods for operating the same
US11216219B2 (en) * 2020-05-11 2022-01-04 Micron Technology, Inc. Management of peak current of memory dies in a memory sub-system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314049B1 (en) 2000-03-30 2001-11-06 Micron Technology, Inc. Elimination of precharge operation in synchronous flash memory
DE60142959D1 (de) * 2000-03-30 2010-10-14 Round Rock Res Llc Sektoren eines synchronen flash-speichers
US6654847B1 (en) 2000-06-30 2003-11-25 Micron Technology, Inc. Top/bottom symmetrical protection scheme for flash
US6728798B1 (en) 2000-07-28 2004-04-27 Micron Technology, Inc. Synchronous flash memory with status burst output
US6625081B2 (en) 2001-08-13 2003-09-23 Micron Technology, Inc. Synchronous flash memory with virtual segment architecture
US6904498B2 (en) * 2002-10-08 2005-06-07 Netcell Corp. Raid controller disk write mask
KR100492774B1 (ko) * 2002-12-24 2005-06-07 주식회사 하이닉스반도체 라이트 보호 영역을 구비한 비휘발성 메모리 장치
KR100516694B1 (ko) 2003-04-02 2005-09-22 주식회사 하이닉스반도체 반도체 메모리 장치
ITMI20032134A1 (it) * 2003-11-06 2005-05-07 St Microelectronics Srl Dispositivo integrato di memoria con comando di cancellazione multisettore
JP2008204581A (ja) 2007-02-22 2008-09-04 Elpida Memory Inc 不揮発性ｒａｍ
JP2009043110A (ja) * 2007-08-10 2009-02-26 Toshiba Corp 半導体記憶装置
JP2012203919A (ja) 2011-03-23 2012-10-22 Toshiba Corp 半導体記憶装置およびその制御方法

Also Published As

Publication number Publication date
CN103403805B (zh) 2016-01-27
US20140075113A1 (en) 2014-03-13
CN103403805A (zh) 2013-11-20
WO2012128000A1 (ja) 2012-09-27
US9582414B2 (en) 2017-02-28
US20160154732A1 (en) 2016-06-02
US9256523B2 (en) 2016-02-09

Similar Documents

Publication Publication Date Title
WO2012128000A1 (ja) 半導体記憶装置およびその制御方法
US10387276B2 (en) Semiconductor memory devices with error correction and methods of operating the same
KR20170121798A (ko) 반도체 메모리 장치 및 이의 동작 방법
US20150074489A1 (en) Semiconductor storage device and memory system
TWI587297B (zh) 半導體儲存裝置
US9082495B2 (en) Nonvolatile memory module, memory system including nonvolatile memory module, and controlling method of nonvolatile memory module
JP2018513517A (ja) サブアレイを有するマルチビットスピントルクトランスファ磁気抵抗ランダムアクセスメモリ
US9606743B2 (en) Semiconductor memory device and driving method of the same
US9153308B2 (en) Magnetic random access memory device
US9947380B2 (en) Adjustable read reference voltage to reduce errors in memory devices
JP2020047352A (ja) 半導体記憶装置
EP3826017B1 (en) Non-volatile sram device
US11392466B2 (en) Storage system
US10658063B2 (en) Semiconductor memory device including a correcting circuit
US11853178B2 (en) Storage system
JP2013191263A (ja) 半導体記憶装置およびその駆動方法
JP2022181808A (ja) 半導体装置
JP2020155179A (ja) 半導体記憶装置
JP2013200906A (ja) 半導体記憶装置およびその駆動方法
JP2013196746A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603