JP2010171441A - 電子回路基板 - Google Patents
電子回路基板 Download PDFInfo
- Publication number
- JP2010171441A JP2010171441A JP2010060295A JP2010060295A JP2010171441A JP 2010171441 A JP2010171441 A JP 2010171441A JP 2010060295 A JP2010060295 A JP 2010060295A JP 2010060295 A JP2010060295 A JP 2010060295A JP 2010171441 A JP2010171441 A JP 2010171441A
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminals
- frequency device
- substrate
- electrode terminal
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】半田等の流動性導電材料により隣接する電極端子間が短絡されるのを低減できる。
【解決手段】本発明に係る高周波装置用基板１０は、半田等の流動可能な導電性材料を用いて、電子部品または他の電子回路基板と接続される複数の電極端子１１、１２ａ〜１２ｈを有し、電極端子１１内に形成され、半田等の流動可能な導電材料を蓄積する溝１１１ａ、１１１ｂを備えている。
詳しくは、高周波装置用基板１０の表面上には高周波部品が実装され、複数の電極端子１１、１２ａ〜１２ｈは高周波装置用基板１０の裏面上に形成されている。複数の電極端子１１、１２ａ〜１２ｈのうち、グランド電極端子１１は、高周波装置用基板１０の裏面の中央部に形成され接地電位に接続されている。半田等を蓄積する溝１１１ａ、１１１ｂはグランド電極端子１１内に形成されている。
【選択図】 図１
【解決手段】本発明に係る高周波装置用基板１０は、半田等の流動可能な導電性材料を用いて、電子部品または他の電子回路基板と接続される複数の電極端子１１、１２ａ〜１２ｈを有し、電極端子１１内に形成され、半田等の流動可能な導電材料を蓄積する溝１１１ａ、１１１ｂを備えている。
詳しくは、高周波装置用基板１０の表面上には高周波部品が実装され、複数の電極端子１１、１２ａ〜１２ｈは高周波装置用基板１０の裏面上に形成されている。複数の電極端子１１、１２ａ〜１２ｈのうち、グランド電極端子１１は、高周波装置用基板１０の裏面の中央部に形成され接地電位に接続されている。半田等を蓄積する溝１１１ａ、１１１ｂはグランド電極端子１１内に形成されている。
【選択図】 図１
Description
この発明は、電子回路基板に関し、特に流動可能な導電性材料を用いて、電子部品や他の電子回路基板と接続される複数の電極端子を有する電子回路基板に関する。
近年、あらゆる電気製品では、実装基板上にトランジスタやＩＣ等の半導体装置やコンデンサやフィルタなどの電気部品が表面実装されている。
特に、携帯電話機や携帯デジタルカメラのような小型携帯電子機器の分野では、機器本体の軽薄短小化が著しく進んできている。また、これに伴って、電子機器に搭載される電子部品の小型化、高機能化、高密度実装化が急速に図られてきている。
電子部品の小型化、高機能化により、電子部品に設けられる電極端子のピッチも狭くなる。これに合わせて、電子部品が実装される実装基板上に形成された電極端子のピッチも狭くなる。また、実装基板上の電子部品の高密度実装化により各電子部品間の距離も狭くなる。
特に、携帯電話機や携帯デジタルカメラのような小型携帯電子機器の分野では、機器本体の軽薄短小化が著しく進んできている。また、これに伴って、電子機器に搭載される電子部品の小型化、高機能化、高密度実装化が急速に図られてきている。
電子部品の小型化、高機能化により、電子部品に設けられる電極端子のピッチも狭くなる。これに合わせて、電子部品が実装される実装基板上に形成された電極端子のピッチも狭くなる。また、実装基板上の電子部品の高密度実装化により各電子部品間の距離も狭くなる。
参考技術として、基板上のパッド内に４本のスリット状の溝が形成された基板が開示されている。４本のスリット状の溝は、パッド中央部からパッドの４辺の中央部へ向けて開放されるように延びている。そして、この基板上のパッドに回路素子を実装したときに、４本のスリット状の溝に半田に含まれるフラックスを集合させて、回路素子とパッドとの間にフラックスの集合部が形成されるのを防止している（特許文献１）。
また、別の参考技術として、半導体チップの裏面に複数個のパッドが形成され、これら複数個のパッドの外周およびこのパッドの外周の一部から半導体チップの外端縁にて、端部が外向きに開放する溝が、形成された技術が開示されている。半導体チップを実装基板に実装したとき、溶融された半田の余剰分を半導体チップの裏面上に設けられた溝に流し込むことにより、半導体装置の薄型化を図っている（特許文献２）。
また、別の参考技術として、半導体チップの裏面に複数個のパッドが形成され、これら複数個のパッドの外周およびこのパッドの外周の一部から半導体チップの外端縁にて、端部が外向きに開放する溝が、形成された技術が開示されている。半導体チップを実装基板に実装したとき、溶融された半田の余剰分を半導体チップの裏面上に設けられた溝に流し込むことにより、半導体装置の薄型化を図っている（特許文献２）。
電子部品の小型化、高機能化、高密度実装化により、電子部品が実装される基板上に形成された電極端子のピッチも狭くなり、また、電子部品間の距離も狭くなると、電子部品を基板上に表面実装するときに、半田等の流動性導電材料により隣接する電極端子間が短絡されてしまう場合があった。
特に、高周波特性を有する高周波装置を実装基板に表面実装する場合に、電極端子間での短絡が起こりやすい。この点について、以下に具体的に説明する。
高周波装置は、例えば複数の高周波電子部品を高周波装置用基板の表面上に実装した後、複数の高周波電子部品を樹脂によってパッケージすることにより構成されている。また、高周波装置用基板の裏面には複数の電極端子が形成されており、これら複数の電極端子が実装基板上の電極端子と、半田等の流動性導電材料により接続される。
特に、高周波特性を有する高周波装置を実装基板に表面実装する場合に、電極端子間での短絡が起こりやすい。この点について、以下に具体的に説明する。
高周波装置は、例えば複数の高周波電子部品を高周波装置用基板の表面上に実装した後、複数の高周波電子部品を樹脂によってパッケージすることにより構成されている。また、高周波装置用基板の裏面には複数の電極端子が形成されており、これら複数の電極端子が実装基板上の電極端子と、半田等の流動性導電材料により接続される。
高周波装置は、半導体チップ、トランジスタ、ＩＣ、ダイオード、チップコンデンサ、チップ抵抗、ＳＡＷ（Surface Acoustic Wave）フィルタ、インダクタ等の高周波電子部品およびこれらを組み合わせたモジュール等により構成されている。このうち、半導体チップ、トランジスタ、ＩＣ、ダイオードは半導体装置を構成する。また、チップコンデンサ、チップ抵抗、ＳＡＷ（Surface Acoustic Wave）フィルタ、インダクタは、受動回路装置を構成する。
高周波は、各種移動体通信や衛星放送やＷＬＡＮ（Wireless LAN）で用いられる通信波、マイクロ波、準ミリ波、ミリ波等をいう。
高周波は、各種移動体通信や衛星放送やＷＬＡＮ（Wireless LAN）で用いられる通信波、マイクロ波、準ミリ波、ミリ波等をいう。
ここで、高周波装置が高周波特性を得るためには、グランド電極端子を、高周波装置用基板の裏面上の中央部から端部近傍にわたって略全面に設ける必要がある。なお、複数の高周波電子部品等が高周波装置用基板の表面上に実装される。
これは、高周波電子部品のグランド電極端子（高周波装置用基板の表面に形成）と高周波装置用基板のグランド電極端子（高周波装置用基板の裏面に形成）との間の接続を最短とし、リアクタンス成分を最小とし、高周波電子部品の高周波特性を維持するためによる。
これは、高周波電子部品のグランド電極端子（高周波装置用基板の表面に形成）と高周波装置用基板のグランド電極端子（高周波装置用基板の裏面に形成）との間の接続を最短とし、リアクタンス成分を最小とし、高周波電子部品の高周波特性を維持するためによる。
また、高周波装置用基板の裏面上のグランド電極端子を、高周波装置用基板の表面上に形成されたストリップ線路の直下の領域を含むようにその周囲に広範囲に設け、当該ストリップ線路の特性インピーダンスに変化が生じるのを防止することにより、高周波電子部品の高周波特性を維持するためによる。
特に、高周波装置内部において、分布定数回路を形成しているような場合に、高周波装置用基板の裏面上のグランド電極端子を、高周波装置用基板の表面上に形成されたストリップ線路の直下の領域を含むようにその周囲に広範囲に設けると効果的であることが知られている。
特に、高周波装置内部において、分布定数回路を形成しているような場合に、高周波装置用基板の裏面上のグランド電極端子を、高周波装置用基板の表面上に形成されたストリップ線路の直下の領域を含むようにその周囲に広範囲に設けると効果的であることが知られている。
また、高周波電子部品が高周波装置の端部に設けられたことにより、ストリップ線路が高周波装置用基板の端部にまで引き回す必要がある場合には、高周波用基板の裏面上に形成するグランド電極端子を、高周波装置用基板の中央部から端部近傍にわたって更に広範囲に形成する必要がある。
このように、高周波装置が高周波特性を得るためには、高周波電子部品が実装される高周波装置用基板の裏面上の中央部から端部近傍にわたって略全面に、グランド電極端子を設ける必要があった。
このため、グランド電極端子と、このグランド電極端子に隣接して形成された電極端子との間が狭くなり、高周波装置を電子回路基板上に表面実装するときに、半田ブリッジが発生し易く、電極端子間で短絡が起こりやすかった。
特開２００４−４７７８１号公報（図１（Ｂ）、段落００２１）
特開２００３−３４７３５６号公報（図１）
このように、高周波装置が高周波特性を得るためには、高周波電子部品が実装される高周波装置用基板の裏面上の中央部から端部近傍にわたって略全面に、グランド電極端子を設ける必要があった。
このため、グランド電極端子と、このグランド電極端子に隣接して形成された電極端子との間が狭くなり、高周波装置を電子回路基板上に表面実装するときに、半田ブリッジが発生し易く、電極端子間で短絡が起こりやすかった。
電子部品の小型化、高機能化、高密度実装化により、電子部品が実装される基板上に形成された電極端子のピッチも狭くなり、半田等の流動性導電材料により隣接する電極端子間が短絡されてしまう場合があった。また、電子部品間の距離も狭くなると、電子部品を基板上に表面実装するときに、半田等の流動性導電材料により隣接する電極端子間が短絡されてしまう場合があった。
本発明に係る電子回路基板は、流動可能な材料を用いて、電子部品または他の基板と接続される複数の電極端子を有する電子回路基板であって、上記電極端子内に形成され、上記流動可能な材料を蓄積する溝を備えたことを特徴とするものである。
このように、電極端子内に形成され、上記流動可能な材料を蓄積する溝を備えたので、電子部品等を電子回路基板上に実装するときに、半田等の流動性材料により隣接する電極端子間が短絡されるのを低減できる。
本発明により、半田等の流動性材料により隣接する電極端子間が短絡されるのを低減できる。
発明の実施の形態１．
本発明の実施の形態１に係る高周波装置用基板の構成について、図に基づいて説明する。
図１は、本発明の実施の形態１に係る高周波装置用基板の裏面を示す図である。
図１において、電子回路基板としての高周波装置用基板１０の表面上には、高周波電子部品（不図示）が実装される。
また、高周波装置用基板１０の裏面上は、流動可能な導電性材料としての半田を用いて、他の電子回路基板（不図示）と接続される複数の電極端子１１、１２ａ〜１２ｈが形成されている。
また、複数の電極端子に含まれるグランド電極端子１１は、接地電位に接続されており、高周波装置用基板１０の裏面の中央部から端部近傍にかけて広く形成されている。
本発明の実施の形態１に係る高周波装置用基板の構成について、図に基づいて説明する。
図１は、本発明の実施の形態１に係る高周波装置用基板の裏面を示す図である。
図１において、電子回路基板としての高周波装置用基板１０の表面上には、高周波電子部品（不図示）が実装される。
また、高周波装置用基板１０の裏面上は、流動可能な導電性材料としての半田を用いて、他の電子回路基板（不図示）と接続される複数の電極端子１１、１２ａ〜１２ｈが形成されている。
また、複数の電極端子に含まれるグランド電極端子１１は、接地電位に接続されており、高周波装置用基板１０の裏面の中央部から端部近傍にかけて広く形成されている。
グランド電極端子１１内には、半田を蓄積する溝１１１ａ、１１１ｂが形成されている。溝１１１ａ、１１１ｂは、底面および４枚の側面に囲われて形成されており、スリット形状に形成されている。また、この溝１１１ａ、１１１ｂは、グランド電極端子１１の外にまで連通されていない。ただし、連通箇所の近傍に他の電極端子がなければ、溝１１１ａ、１１１ｂがグランド電極端子１１の外にまで連通されてもよい。
高周波装置用基板１０は銅張り両面基板となっており、エッチングにより銅を剥離して溝１１１ａ、１１１ｂが形成されている。また、好ましくは溝１１１ａ、１１１ｂの底面は絶縁材料により形成されている。更に、図１に示されるように、溝１１１ａ、１１１ｂはグランド電極端子１１内であって互いに隣接して設けられた機能電極端子１２ａ〜１２ｈ側に近い位置に形成されている。なお、機能電極端子１２ａ〜１２ｈは、例えば、信号入出力用電極端子や電源供給用電極端子が含まれている。
機能電極端子１２ａ〜１２ｈは、図１に示されるように、高周波装置用基板１０の裏面の両端部に配列されて形成されている。
なお、後述する図２の説明の通り、高周波装置用基板１０の表面には高周波電子部品（不図示）が実装される。
高周波装置用基板１０は銅張り両面基板となっており、エッチングにより銅を剥離して溝１１１ａ、１１１ｂが形成されている。また、好ましくは溝１１１ａ、１１１ｂの底面は絶縁材料により形成されている。更に、図１に示されるように、溝１１１ａ、１１１ｂはグランド電極端子１１内であって互いに隣接して設けられた機能電極端子１２ａ〜１２ｈ側に近い位置に形成されている。なお、機能電極端子１２ａ〜１２ｈは、例えば、信号入出力用電極端子や電源供給用電極端子が含まれている。
機能電極端子１２ａ〜１２ｈは、図１に示されるように、高周波装置用基板１０の裏面の両端部に配列されて形成されている。
なお、後述する図２の説明の通り、高周波装置用基板１０の表面には高周波電子部品（不図示）が実装される。
次に、高周波装置の実装例を説明する。
図２は、高周波装置の実装例を示す模式的な断面図である。
図２に示される高周波装置用基板１０は、図１に示されたＡ−Ａ線における断面を示している。
高周波装置１０００は、高周波装置用基板１０と、この高周波装置用基板１０の表面上に実装された半導体チップ２０を備えている。なお、半導体チップ２０は高周波電子部品のひとつを例示したに過ぎず、半導体チップに代えて、トランジスタ、ＩＣ、ダイオード、チップコンデンサ、チップ抵抗、ＳＡＷ（Surface Acoustic Wave）フィルタ、インダクタ、これらの組合せモジュールであってもよい。
高周波装置用基板１０の表面上には、電極端子（マウントパッド）１３、複数の電極端子（ボンディングパッド）１４ａ〜１４ｃが形成されている。また、高周波装置用基板１０の裏面には、中央部から端部近傍にかけて、グランド電極端子１１が形成され、両端部に機能電極端子１２ａ、１２ｂが形成されている。
図２は、高周波装置の実装例を示す模式的な断面図である。
図２に示される高周波装置用基板１０は、図１に示されたＡ−Ａ線における断面を示している。
高周波装置１０００は、高周波装置用基板１０と、この高周波装置用基板１０の表面上に実装された半導体チップ２０を備えている。なお、半導体チップ２０は高周波電子部品のひとつを例示したに過ぎず、半導体チップに代えて、トランジスタ、ＩＣ、ダイオード、チップコンデンサ、チップ抵抗、ＳＡＷ（Surface Acoustic Wave）フィルタ、インダクタ、これらの組合せモジュールであってもよい。
高周波装置用基板１０の表面上には、電極端子（マウントパッド）１３、複数の電極端子（ボンディングパッド）１４ａ〜１４ｃが形成されている。また、高周波装置用基板１０の裏面には、中央部から端部近傍にかけて、グランド電極端子１１が形成され、両端部に機能電極端子１２ａ、１２ｂが形成されている。
図２に示されるように、グランド電極端子１１の内側には、溝１１１ａ、１１１ｂが機能電極端子１２ａ、１２ｂ側に近い位置に形成されている。
図２に示されるように、半導体チップ２０は、高周波装置用基板１０上の電極端子１３上に、半田６０ａにより取り付けられる。
半導体チップ２０の表面上に形成された電極パッド（不図示）と高周波装置用基板１０の表面上に形成された電極端子１４ａ、１４ｂとが、金ワイヤ３０ａ、３０ｂにより接続されている。
図２に示されるように、半導体チップ２０は、高周波装置用基板１０上の電極端子１３上に、半田６０ａにより取り付けられる。
半導体チップ２０の表面上に形成された電極パッド（不図示）と高周波装置用基板１０の表面上に形成された電極端子１４ａ、１４ｂとが、金ワイヤ３０ａ、３０ｂにより接続されている。
高周波装置１０００の半導体チップ２０、電極端子１４ａ〜１４ｃ等は、エポキシ樹脂４０により被覆されている。
たとえばガラスエポキシ材により形成された実装基板５０の表面上には、複数の電極端子５１、５２ａ、５１ｂおよび複数本の配線パターン（不図示）がエッチィングにより形成されている。
電極端子５１は、高周波装置用基板１０上のグランド電極端子１１の大きさおよび位置に対応するように実装基板５０上に形成されている。
また、同様に、電極端子５２ａ、５２ｂも、高周波装置用基板１０上の機能電極端子１２ａ、１２ｂの大きさおよび位置に対応するように実装基板５０上に形成されている。
たとえばガラスエポキシ材により形成された実装基板５０の表面上には、複数の電極端子５１、５２ａ、５１ｂおよび複数本の配線パターン（不図示）がエッチィングにより形成されている。
電極端子５１は、高周波装置用基板１０上のグランド電極端子１１の大きさおよび位置に対応するように実装基板５０上に形成されている。
また、同様に、電極端子５２ａ、５２ｂも、高周波装置用基板１０上の機能電極端子１２ａ、１２ｂの大きさおよび位置に対応するように実装基板５０上に形成されている。
高周波装置１０００は、図２に示されるように、実装基板５０の表面上に実装されている。また、高周波装置１０００の高周波装置用基板１０の裏面上に形成された各電極端子１１、１２ａ、１２ｂは、半田６０ｂ、６０ｃ、６０ｄにより、実装基板５０の表面上に形成された各電極端子５１、５２ａ、５２ｂと接続されている。
なお、図２では各構造について模式的に示しているため、グランド電極端子１１内に形成された溝１１１ａ、１１１ｂに、半田６０ｃが流れ込んでいない図となっているが、図３を用いて後述するように、実際には半田６０ｃは溝１１１ａ、１１１ｂに流れ込んでいる。
なお、図２では各構造について模式的に示しているため、グランド電極端子１１内に形成された溝１１１ａ、１１１ｂに、半田６０ｃが流れ込んでいない図となっているが、図３を用いて後述するように、実際には半田６０ｃは溝１１１ａ、１１１ｂに流れ込んでいる。
次に、高周波装置１０００を実装基板５０上に実装する過程について、図に基づいて説明する。
図３は、高周波装置を実装基板上に実装する過程を説明する断面図である。
ここでは、高周波装置１０００を半田６０ｂ〜６０ｄにより実装基板５０上に実装する際に、半田６０ｃが高周波装置用基板１０のグランド電極端子１１内の溝１１１ａ、１１１ｂに流れ込む過程について、図３を用いて詳しく説明する。
なお、図３では、図２で示された高周波装置１０００および実装基板５０の右半分の構成を拡大して示している。また、図３では高周波装置１０００内部の詳細構造（例えば半導体チップ２０、各電極端子１３、１４ａ、１４ｂ）については記載を省略している。
図３は、高周波装置を実装基板上に実装する過程を説明する断面図である。
ここでは、高周波装置１０００を半田６０ｂ〜６０ｄにより実装基板５０上に実装する際に、半田６０ｃが高周波装置用基板１０のグランド電極端子１１内の溝１１１ａ、１１１ｂに流れ込む過程について、図３を用いて詳しく説明する。
なお、図３では、図２で示された高周波装置１０００および実装基板５０の右半分の構成を拡大して示している。また、図３では高周波装置１０００内部の詳細構造（例えば半導体チップ２０、各電極端子１３、１４ａ、１４ｂ）については記載を省略している。
まず、実装基板５０上に形成された各電極端子５１、５２ａ上に、クリーム状の半田６０ｂ、６０ｃを、メタルマスクを用いてマスキングしながら塗布する（図３（ａ））。
次に、例えば、画像認識処理を用いて、実装基板５０の各電極端子５１、５２ａ上に高周波装置１０００の各電極端子１１、１２ａが配置されるように、高周波装置１０００を実装基板５０上に載置する（図３（ｂ））。
次に、例えばリフロー装置（不図示）を用いて、実装基板５０に熱を加え、半田６０ｂ、６０ｃを溶融させる。
このとき、図３（ｃ）に示されるように、半田６０ｂ、６０ｃは、高周波装置１０００の各電極端子１１、１２ａと実装基板５０の各電極端子５１、５２ａ、５２ｂとの間で、実装基板５０の電極端子５１、５２ａの表面に対して平行な方向に広がる。
次に、例えば、画像認識処理を用いて、実装基板５０の各電極端子５１、５２ａ上に高周波装置１０００の各電極端子１１、１２ａが配置されるように、高周波装置１０００を実装基板５０上に載置する（図３（ｂ））。
次に、例えばリフロー装置（不図示）を用いて、実装基板５０に熱を加え、半田６０ｂ、６０ｃを溶融させる。
このとき、図３（ｃ）に示されるように、半田６０ｂ、６０ｃは、高周波装置１０００の各電極端子１１、１２ａと実装基板５０の各電極端子５１、５２ａ、５２ｂとの間で、実装基板５０の電極端子５１、５２ａの表面に対して平行な方向に広がる。
図３（ｃ）の矢印で示されたように、半田６０ｃは加熱により溶融されて、グランド電極端子１１内に形成された溝１１１ａの中に流れ込んでいく。このとき、半田６０ｃに含まれるフラックスがまず溝１１１ａの中に流れ、フラックスの流れに追従して半田６０ｃに含まれる錫や鉛の成分が溝１１１ａに流れ込む。ここで、溝１１１ａの底面（紙面上方の面）は絶縁材料で形成されているので、半田６０ｃが溝１１１ａの底面に付着し難い。このため、半田６０ｃは溝１１１ａの底面を滑るようにして流れ出るようなことなく、底面および４枚の側面に囲われた溝１１１ａの内側に徐々に蓄積されていく。
次に、溝１１１ａの内側を一杯に満たすほどに半田６０ｃが蓄積されると、更にグランド電極端子１１の端部にまで半田６０ｃが流れる。最終的には図３（ｄ）に示されるような形状のフィレットが、高周波装置１０００および実装基板５０の電極端子１１、５１の端部に形成される。そして、実装基板５０を冷却すると、高周波装置１０００が半田６０ｂ、６０ｃにより、実装基板５０の表面上に固定される（図３（ｄ））。
このように、高周波装置１０００のグランド電極端子１１内に半田６０ｃを蓄積する溝１１１ａを備えたので、半田６０ｃが高周波装置１０００および実装基板５０の電極端子１１、５１の端部から外側にはみ出すのを制限でき、半田６０ｃにより隣接する電極端子間が短絡されるのを低減できる。
また、特に、高周波装置１０００のグランド電極端子１１の溝１１１ａの底面を絶縁材料で形成したことにより、半田６０ｃを溝１１１ａの底面に付着させることなく、半田６０ｃを溝１１ａの内側に蓄積させることができる。この結果、更に効果的に、半田６０ｃが高周波装置１０００および実装基板５０の電極端子１１、５１の端部から外側に、はみ出すのを制限でき、半田６０ｃにより隣接する電極端子間が短絡されるのを低減できる。
また、特に、高周波装置１０００のグランド電極端子１１の溝１１１ａの底面を絶縁材料で形成したことにより、半田６０ｃを溝１１１ａの底面に付着させることなく、半田６０ｃを溝１１ａの内側に蓄積させることができる。この結果、更に効果的に、半田６０ｃが高周波装置１０００および実装基板５０の電極端子１１、５１の端部から外側に、はみ出すのを制限でき、半田６０ｃにより隣接する電極端子間が短絡されるのを低減できる。
また、このように、半田６０ｃが高周波装置１０００および実装基板５０の電極端子１１、５１の端部から外側にはみ出すのを制限できたことにより、図１に示された各電極端子１１および１２ａ〜１２ｈ間のピッチを更に狭くすることができ、更に高周波装置１０００内部の各高周波電気部品間の距離を狭くすることができる。
また、高周波装置１０００が高周波特性を得るためには、一般的にグランド電極端子１１を高周波装置用基板１０の裏面上の中央部から端部近傍にわたって広範囲に形成する必要がある。従って、特に、図１に示されたグランド電極端子１１と機能電極端子１２ａ〜１２ｈとの間が狭くなるが、高周波装置１０００のグランド電極端子１１内に半田６０ｃを蓄積する溝１１１ａ、１１１ｂを備えたので、このような場合であっても半田６０ｃが高周波装置１０００および実装基板５０の電極端子１１、５１の端部から外側に、はみ出すのを効果的に制限でき、半田６０ｃにより隣接する電極端子間が短絡されるのを低減できる。
例えば、図１に示された高周波装置用基板１０のグランド電極端子の面積を４ｍｍ２とし、スリット状に形成された溝１１１ａ、１１１ｂの幅を約０．１ｍｍ、深さを約０．０３ｍｍ〜約０．０６ｍｍとし、０．０８ｍｍ厚のメタルマスクを用いて半田印刷のマスキングを行ったとき、半田６０ｃが高周波装置１０００および実装基板５０の電極端子１１、５１の端部から外側にはみ出すのを制限できた。
例えば、図１に示された高周波装置用基板１０のグランド電極端子の面積を４ｍｍ２とし、スリット状に形成された溝１１１ａ、１１１ｂの幅を約０．１ｍｍ、深さを約０．０３ｍｍ〜約０．０６ｍｍとし、０．０８ｍｍ厚のメタルマスクを用いて半田印刷のマスキングを行ったとき、半田６０ｃが高周波装置１０００および実装基板５０の電極端子１１、５１の端部から外側にはみ出すのを制限できた。
その結果、図１に示されたグランド電極端子１１および機能電極端子１２ａ〜１２ｈ間の最短距離を、約０．１ｍｍとすることができた。グランド電極端子の面積を４ｍｍ２とした構成において、隣接する電極端子間で半田ブリッジが生じないようにするのに、グランド電極端子１１内に溝１１１ａ、１１１ｂを設けていなかった従来ではグランド電極端子１１および機能電極端子１２ａ〜１２ｈ間の最短距離を約０．３ｍｍ〜約０．５ｍｍとする必要があった。
なお、半田６０ｃを蓄積するための溝１１１ａ、１１１ｂは、高周波装置用基板１０の裏面上のグランド電極端子１１の内部に形成される実施態様を説明したが、高周波装置用基板１０の裏面上のグランド電極端子１１の内部に代えて、実装基板５０の表面上のグランド電極端子５１の内部に形成されてもよい。
なお、半田６０ｃを蓄積するための溝１１１ａ、１１１ｂは、高周波装置用基板１０の裏面上のグランド電極端子１１の内部に形成される実施態様を説明したが、高周波装置用基板１０の裏面上のグランド電極端子１１の内部に代えて、実装基板５０の表面上のグランド電極端子５１の内部に形成されてもよい。
次に、本発明の実施の形態１に係る高周波装置用基板の変形例の構成について、図に基づいて説明する。
図４は、本発明の実施の形態１に係る高周波装置用基板の裏面を示す図である。
図４において、図１に示された高周波装置用基板１０との相違点は、各電極端子７１、７２ａ〜７２ｄの形状および配置が異なっている点である。
グランド電極端子７１は、接地電位に接続されており、図４に示されるように高周波装置用基板７０の裏面の中央部から高周波装置用基板７０の各辺の中央部にかけて広く形成されている。
図４は、本発明の実施の形態１に係る高周波装置用基板の裏面を示す図である。
図４において、図１に示された高周波装置用基板１０との相違点は、各電極端子７１、７２ａ〜７２ｄの形状および配置が異なっている点である。
グランド電極端子７１は、接地電位に接続されており、図４に示されるように高周波装置用基板７０の裏面の中央部から高周波装置用基板７０の各辺の中央部にかけて広く形成されている。
また、グランド電極端子７１以外の電極端子７２ａ〜７２ｄは、高周波装置用基板７０の四隅にそれぞれ形成されている。
グランド電極端子７１内には、流動可能な導電材料である半田を蓄積する溝７１１ａ〜７１１ｈが形成されている。溝７１１ａ〜７１１ｈは、底面および４枚の側面に囲われて形成されており、スリット形状に形成されている。高周波装置用基板７０は銅張り両面基板となっており、エッチィングにより銅を剥離して溝７１１ａ〜７１１ｈが形成されている。また、好ましくは、溝７１１ａ〜７１１ｈの底面は絶縁材料により形成されている。
更に、図４に示されるように、溝７１１ａ〜７１１ｈの各々はグランド電極端子７１内であって互いに隣接して設けられた電極端子７２ａ〜７２ｄ側に近い位置に形成されている。
グランド電極端子７１内には、流動可能な導電材料である半田を蓄積する溝７１１ａ〜７１１ｈが形成されている。溝７１１ａ〜７１１ｈは、底面および４枚の側面に囲われて形成されており、スリット形状に形成されている。高周波装置用基板７０は銅張り両面基板となっており、エッチィングにより銅を剥離して溝７１１ａ〜７１１ｈが形成されている。また、好ましくは、溝７１１ａ〜７１１ｈの底面は絶縁材料により形成されている。
更に、図４に示されるように、溝７１１ａ〜７１１ｈの各々はグランド電極端子７１内であって互いに隣接して設けられた電極端子７２ａ〜７２ｄ側に近い位置に形成されている。
図４に示されるような構成であっても、グランド電極端子７１内に半田を蓄積する溝７１ａ〜７２ｈを備えているので、半田がグランド電極端子７１の端部から外側に、はみ出すのを制限でき、半田により隣接する電極端子間が短絡されるのを低減できる。また、例えば、高周波電子部品の電極端子間の距離を狭くでき、この結果、高周波装置全体を小型化することができる。
発明の実施の形態２．
本発明の実施の形態２に係る実装基板の構成について、図に基づいて説明する。
図５は、本発明の実施の形態２に係る実装基板の表面を示す図である。
図６は、本発明の実施の形態２に係る実装基板上に電子部品を実装した斜視図である。
図５において、電子回路基板としての実装基板８０の表面上は、複数の電極端子８１ａ〜８１ｆが形成されている。
図６に示されるように、複数の電極端子８１ａ〜８１ｆ上には、抵抗９０が実装される。複数の電極端子８１ａ〜８１ｆと、抵抗９０の電極端子とが半田（不図示）により接続される。なお、図６では、便宜上、抵抗９０が電極端子８１ｅおよび８１ｆにのみに接続された状態を示している。
本発明の実施の形態２に係る実装基板の構成について、図に基づいて説明する。
図５は、本発明の実施の形態２に係る実装基板の表面を示す図である。
図６は、本発明の実施の形態２に係る実装基板上に電子部品を実装した斜視図である。
図５において、電子回路基板としての実装基板８０の表面上は、複数の電極端子８１ａ〜８１ｆが形成されている。
図６に示されるように、複数の電極端子８１ａ〜８１ｆ上には、抵抗９０が実装される。複数の電極端子８１ａ〜８１ｆと、抵抗９０の電極端子とが半田（不図示）により接続される。なお、図６では、便宜上、抵抗９０が電極端子８１ｅおよび８１ｆにのみに接続された状態を示している。
図５に示されるように、実装基板８０は銅張り両面基板となっており、エッチィングにより銅を剥離して溝８１１ａ〜８１１ｆが形成されている。溝８１１ａ〜８１１ｆは、底面および円筒内側面に囲われて形成されており、抵抗９０を実装した時には、溝８１１ａ〜８１１ｆの内側に半田が蓄積される。更に、図５に示されるように、各電極端子８１ａ〜８１ｆは互いに隣接されて形成されている。
次に、本発明の実施の形態２に係る実装基板を用いた実装例を説明する。
図７は、本発明の実施の形態２に係る実装基板上に抵抗を実装した例を示す模式的な断面図である。
図７に示される実装基板８０は、図６に示されたＢ−Ｂ線における断面を示している。
実装基板８０の表面上には、電極端子８１ａ、８１ｆが形成されている。なお、図７に示された実装基板８０の表面を図に示した場合、図５のようになる。
図７は、本発明の実施の形態２に係る実装基板上に抵抗を実装した例を示す模式的な断面図である。
図７に示される実装基板８０は、図６に示されたＢ−Ｂ線における断面を示している。
実装基板８０の表面上には、電極端子８１ａ、８１ｆが形成されている。なお、図７に示された実装基板８０の表面を図に示した場合、図５のようになる。
抵抗９０は図７に示されるように、実装基板８０の表面上に実装されている。また、抵抗９０の両端に設けられた電極端子９１ａ、９１ｂは、半田１１０ａ、１１０ｂにより、実装基板８０の表面上に形成された電極端子８１ｅ、８１ｆと接続されている。
このとき、図７に示されるように、半田１１０ａ、１１０ｂは電極端子８１ｅ、８１ｆ内に形成された溝８１１ｅ、８１１ｆに流れ込んでいる。
ここで、好ましくは、溝８１１ａ〜８１１ｆの底面は、絶縁材料により形成されていない方がよい。すなわち、溝８１１ａ、８１１ｂの底面が絶縁材料により形成されていなければ、半田１１０ａ、１１０ｂが溝８１１ａ、８１１ｂの底面に付着し易い。この結果、半田１１０ａ、１１０ｂは溝８１１ａ、８１１ｂの底面を滑るようにして流れ込み、底面および円筒内側面に囲われた溝８１１ａ、８１１ｂの内側に深く蓄積されている。
このとき、図７に示されるように、半田１１０ａ、１１０ｂは電極端子８１ｅ、８１ｆ内に形成された溝８１１ｅ、８１１ｆに流れ込んでいる。
ここで、好ましくは、溝８１１ａ〜８１１ｆの底面は、絶縁材料により形成されていない方がよい。すなわち、溝８１１ａ、８１１ｂの底面が絶縁材料により形成されていなければ、半田１１０ａ、１１０ｂが溝８１１ａ、８１１ｂの底面に付着し易い。この結果、半田１１０ａ、１１０ｂは溝８１１ａ、８１１ｂの底面を滑るようにして流れ込み、底面および円筒内側面に囲われた溝８１１ａ、８１１ｂの内側に深く蓄積されている。
このように、実装基板８０上の電極端子８１ａ〜８１ｆ内に、半田を蓄積する溝８１１ａ〜８１１ｆを設けたので、例えば、実装基板８０の電極端子８１ｅ、８１ｆの端部からの半田１１０ａ、１１０ｂの出っ張り量を制限でき、半田１１０ａ、１１０ｂが隣接する電極端子間で短絡するのを低減できる。
また、このように、実装基板８０の電極端子８１ｅ、８１ｆの端部からの半田１１０ａ、１１０ｂの出っ張り量を制限できたことにより、図５に示された各電極端子８１ａ〜８１ｆ間のピッチを更に狭くすることができ、その結果、例えば実装基板８０を搭載する電気機器を更に小型化することができる。
また、このように、実装基板８０の電極端子８１ｅ、８１ｆの端部からの半田１１０ａ、１１０ｂの出っ張り量を制限できたことにより、図５に示された各電極端子８１ａ〜８１ｆ間のピッチを更に狭くすることができ、その結果、例えば実装基板８０を搭載する電気機器を更に小型化することができる。
なお、本発明の実施の形態１および２において、流動可能な導電性材料として半田を例に説明したが、これに限らず、銀ペースト等を用いても同等の効果を奏する。
また、流動性のものであれば、接着剤等の非導電性材料であってもよい。この場合には、接着剤により隣接する電極端子間が接続されてしまうのを防止でき、電気特性の劣化を低減できる。
発明の実施の形態２において、電子部品として抵抗を例に説明したが、抵抗に限らず、トランジスタ、コンデンサ、インダクタ等のチップ部品でもよい。また、受動回路部品、トランジスタ、ＩＣ等の半導体装置にも適用できる。
また、流動性のものであれば、接着剤等の非導電性材料であってもよい。この場合には、接着剤により隣接する電極端子間が接続されてしまうのを防止でき、電気特性の劣化を低減できる。
発明の実施の形態２において、電子部品として抵抗を例に説明したが、抵抗に限らず、トランジスタ、コンデンサ、インダクタ等のチップ部品でもよい。また、受動回路部品、トランジスタ、ＩＣ等の半導体装置にも適用できる。
また、発明の実施の形態２では、電極端子８１ａ〜８１ｆの内部に形成された溝８１１ａ〜８１１ｆの形状を円形状のものとして説明したが多角形状であってもよい。
発明の実施の形態１および２では、高周波装置用基板１０、７０および実装基板５０は、それぞれ単層の両面基板であるものとして説明したが、多層基板にも適用することができる。
また、発明の実施の形態１では、半田を蓄積する溝が高周波装置用基板１０、７０の裏面上のグランド電極端子１１、７１の内部に形成される態様で説明したが、半田を蓄積する溝は、実装基板５０の表面上のグランド電極端子５１の内部に形成されてもよい。
発明の実施の形態１および２では、高周波装置用基板１０、７０および実装基板５０は、それぞれ単層の両面基板であるものとして説明したが、多層基板にも適用することができる。
また、発明の実施の形態１では、半田を蓄積する溝が高周波装置用基板１０、７０の裏面上のグランド電極端子１１、７１の内部に形成される態様で説明したが、半田を蓄積する溝は、実装基板５０の表面上のグランド電極端子５１の内部に形成されてもよい。
１０、７０ 高周波装置用基板
１１、７１ グランド電極端子
１１１ａ、１１１ｂ、７１１ａ〜７１１ｈ 溝
１２ａ〜１２ｈ、７２ａ〜７２ｄ 機能電極端子
１３、１４ａ〜１４ｃ 電極端子
２０ 半導体チップ
３０ａ、３０ｂ 金ワイヤ
４０ パッケージ
５０ 実装基板
５１ グランド電極端子
５２ａ、５２ｂ 電極端子
６０ａ〜６０ｄ 半田
８０ 実装基板
８１ａ〜８１ｆ 電極端子
８１１ａ〜８１１ｆ 溝
９０ 抵抗
９１ａ、９１ｂ 電極端子
１１０ａ、１１０ｂ 半田
１０００ 高周波装置
１１、７１ グランド電極端子
１１１ａ、１１１ｂ、７１１ａ〜７１１ｈ 溝
１２ａ〜１２ｈ、７２ａ〜７２ｄ 機能電極端子
１３、１４ａ〜１４ｃ 電極端子
２０ 半導体チップ
３０ａ、３０ｂ 金ワイヤ
４０ パッケージ
５０ 実装基板
５１ グランド電極端子
５２ａ、５２ｂ 電極端子
６０ａ〜６０ｄ 半田
８０ 実装基板
８１ａ〜８１ｆ 電極端子
８１１ａ〜８１１ｆ 溝
９０ 抵抗
９１ａ、９１ｂ 電極端子
１１０ａ、１１０ｂ 半田
１０００ 高周波装置
Claims (5)
- 表面に高周波部品が実装され、裏面に流動可能な材料を用いて他の電子回路基板と接続される複数の電極端子を有し、
上記複数の電極端子のうち、上記電子回路基板の裏面の中央部に形成され、接地電位に接続されたグランド電極端子を備えた電子回路基板であって、
上記グランド電極端子内に形成され、上記流動可能な材料を蓄積する溝を備えたことを特徴とする電子回路基板。 - 上記複数の電極端子のうち、上記グランド電極端子以外の残余の電極端子は、上記電子回路基板の端部に形成され、
上記溝は、上記グランド電極端子内であって上記残余の電極端子側に近い位置に形成されたことを特徴とする請求項１に記載の電子回路基板。 - 上記溝は、上記流動可能な材料が上記他の電子回路基板に塗布される領域よりも、上記
残余の電極端子側に近い位置に形成されたことを特徴とする請求項２に記載の電子回路基板。 - 上記溝は、スリット形状、円形状または多角形状に形成されたことを特徴とする請求項
１乃至３のいずれか１項に記載の電子回路基板。 - 上記溝の底面は、絶縁材料で形成されたことを特徴とする請求項１乃至４のいずれか１
項に記載の電子回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010060295A JP2010171441A (ja) | 2010-03-17 | 2010-03-17 | 電子回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010060295A JP2010171441A (ja) | 2010-03-17 | 2010-03-17 | 電子回路基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005018006A Division JP2006210480A (ja) | 2005-01-26 | 2005-01-26 | 電子回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010171441A true JP2010171441A (ja) | 2010-08-05 |
Family
ID=42703198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010060295A Pending JP2010171441A (ja) | 2010-03-17 | 2010-03-17 | 電子回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010171441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014116383A (ja) * | 2012-12-07 | 2014-06-26 | Murata Mfg Co Ltd | 電子部品 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6138975U (ja) * | 1984-08-09 | 1986-03-11 | 株式会社東芝 | 印刷配線板 |
| JPH0563346A (ja) * | 1991-08-12 | 1993-03-12 | Nec Kansai Ltd | チツプ型電子部品を搭載した装置 |
| JPH10145027A (ja) * | 1996-11-15 | 1998-05-29 | Fujitsu Ltd | 電子回路パッケージおよびプリント配線板並びに実装方法 |
| JPH1131876A (ja) * | 1997-07-10 | 1999-02-02 | Murata Mfg Co Ltd | 回路基板 |
-
2010
- 2010-03-17 JP JP2010060295A patent/JP2010171441A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6138975U (ja) * | 1984-08-09 | 1986-03-11 | 株式会社東芝 | 印刷配線板 |
| JPH0563346A (ja) * | 1991-08-12 | 1993-03-12 | Nec Kansai Ltd | チツプ型電子部品を搭載した装置 |
| JPH10145027A (ja) * | 1996-11-15 | 1998-05-29 | Fujitsu Ltd | 電子回路パッケージおよびプリント配線板並びに実装方法 |
| JPH1131876A (ja) * | 1997-07-10 | 1999-02-02 | Murata Mfg Co Ltd | 回路基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014116383A (ja) * | 2012-12-07 | 2014-06-26 | Murata Mfg Co Ltd | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100722481B1 (ko) | 전자회로기판 | |
| US10014111B2 (en) | Substrate terminal mounted electronic element | |
| US8043892B2 (en) | Semiconductor die package and integrated circuit package and fabricating method thereof | |
| US9854663B2 (en) | Radio frequency module | |
| US10861757B2 (en) | Electronic component with shield plate and shield plate of electronic component | |
| KR101823189B1 (ko) | 인덕터 어셈블리 | |
| JP2010171441A (ja) | 電子回路基板 | |
| JP2006211620A (ja) | フィルタ及びデュプレクサ | |
| JP2008258464A (ja) | 回路基板および差動伝送機器 | |
| JP6214030B2 (ja) | 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法 | |
| CN108806902B (zh) | 片式电阻器及片式电阻器组件 | |
| JP3928152B2 (ja) | プリント配線板 | |
| JP2006286660A (ja) | 立体的電子回路装置 | |
| JP2005191411A (ja) | 高周波集積回路装置 | |
| US20040055782A1 (en) | Surface-mounting type electronic circuit unit having no melting of solder attaching electric part thereto | |
| WO2024122576A1 (ja) | 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール | |
| JP5642559B2 (ja) | 電子部品モジュール | |
| JP6136061B2 (ja) | 半導体装置 | |
| JP2014127589A (ja) | 素子収納用パッケージおよび実装構造体 | |
| JP3983711B2 (ja) | 表面実装型高周波モジュール | |
| JP2004079872A (ja) | 電子回路ユニットの半田付け構造 | |
| JP2009021485A (ja) | 電子部品装置 | |
| JP5743870B2 (ja) | 配線基板および多数個取り配線基板 | |
| JP2014160697A (ja) | 素子収納用パッケージ、並びに実装構造体 | |
| JPH02281648A (ja) | 混成集積回路部品の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20111115 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |