JP2010165697A - 走査電子顕微鏡を備えた外観検査装置及び走査電子顕微鏡を用いた画像生成方法 - Google Patents

Abstract

【課題】高精度の電子線画像を検出すると同時に、その際問題となる低サンプリングレートに対するＡＤ変換素子の制約を排除した走査電子顕微鏡を用いた検査装置および検査方法を提供する。
【解決手段】二次電子検出器によって生成されたアナログ輝度信号を所定のサンプリングレートにてサンプリングしサンプリング信号を得る。このサンプリング信号に含まれる連続するＮ個のデジタル値毎に、該Ｎ個のデジタル値を次加算し、サンプリング周波数の１／Ｎの周波数のデジタル輝度信号を生成する。次に、このデジタル輝度信号のデジタル値の各々をＮで割り算して、サンプリング信号のビット数と同一のビット数のデジタル値からなるデジタル信号を生成する。このデジタル信号の各デジタル値を１画素とする画像信号を生成する。
【選択図】図１

Description

本発明は、走査電子顕微鏡（ＳＥＭ）を用いて、試料の外観を検査する技術に関する。

コンピュータ等に使用されるメモリやマイクロコンピュータなどの半導体装置は、ホトマスクに形成された回路等のパターンを、露光処理、リソグラフィー処理、エッチング処理等により転写する工程を繰り返すことによって製造される。半導体装置の製造過程において、リソグラフィー処理、エッチング処理、その他の処理の結果の良否、異物発生等の欠陥の存在は、半導体装置の製造歩留まりに大きく影響を及ぼす。したがって、異常発生や不良発生を、早期に、あるいは、事前に検知するために、各製造工程の終了時に半導体ウエハ上のパターンの検査が実施されている。

ウエハの口径増大と回路パターンの微細化に追随して高スループット且つ高精度な検査を行うためには、非常に高速に、高ＳＮな画像を取得する必要が有る。そのため、通常の走査型電子顕微鏡（ＳＥＭ）の１０００倍以上（１００ｎＡ以上）の大電流ビームを用いて照射される電子数を確保し、高ＳＮ比を保持している。さらに、基板から発生する二次電子、反射電子の高速、且つ高効率な検出が必須である。

また、レジスト等の絶縁膜を伴った半導体基板が帯電の影響を受けないように２ｋｅＶ以下の低加速電子線を照射している。この技術については、日本学術振興会第132委員会編「電子・イオンビームハンドブック（第２版）」（日刊工業新聞社、１９８６年）６２２頁から６２３頁に記載がある。しかし、大電流で、かつ低加速の電子線では空間電荷効果による収差が生じ、高分解能な観察が困難であった。

この問題を解決する方法として、試料直前で高加速電子線を減速し、試料上で実質的に低加速電子線として照射する手法が知られている。例えば、日本特許公開平２−１４２０４５号公報、日本特許公開平６−１３９９８５号公報に記載された技術がある。

以上のような走査電子顕微鏡（ＳＥＭ）を利用した検査装置においては、次のような問題がある。試料に照射する電子ビームの照射量が不足して十分なコントラストが得られないときにサンプリングレートを標準から下げることが効果的である。しかしながら、大幅にサンプリングレートを下げようとすると、デジタル変換するＡＤ変換素子が使用範囲を越えて対応できない場合がある。また、この問題の解決には高精度なＡＤ変換が必要となる。特開平０５−５５９１９号公報には、連続してサンプリングしたデータのそれぞれを、デジタル変換し、加算することで、低分解能のＡＤ変換器を高分解能で動作させる技術が記載されている。

特開平０２−１４２０４５号公報 特開平０６−１３９９８５号公報 特開平０９−２８８９８９号公報 特開２００５−２５１７５３号公報 特開２００５−２５１７５４号公報 特開平０５−５５９１９号公報

日本学術振興会第132委員会編「電子・イオンビームハンドブック（第２版）」（日刊工業新聞社、１９８６年）６２２頁から６２３頁

本発明は、かかる点に鑑みてなされたもので、高精度の電子線画像を検出すると同時に、その際問題となる低サンプリングレートに対するＡＤ変換素子の制約を排除した走査電子顕微鏡を用いた検査装置および検査方法を提供することにある。

本発明によると、二次電子検出器によって生成されたアナログ輝度信号を所定のサンプリングレートにてサンプリングしサンプリング信号を得る。このサンプリング信号に含まれる連続するＮ個のデジタル値毎に、該Ｎ個のデジタル値を順次加算し、サンプリング周波数の１／Ｎの周波数のデジタル輝度信号を生成する。次に、このデジタル輝度信号のデジタル値の各々をＮで割り算して、サンプリング信号のビット数と同一のビット数のデジタル値からなるデジタル信号を生成する。このデジタル信号の各デジタル値を１画素とする画像信号を生成する。

また、前述の１／Ｎの周波数のデジタル輝度信号の各々をＮよりも小さい数で割り算することで、サンプリング信号のビット数よりも大きなビット数のデジタル値からなるデジタル輝度信号を生成する。このデジタル輝度信号の各デジタル値を１画素とする画像信号を生成する。

本発明によれば、高精度の電子線画像を検出すると同時に、その際問題となる低サンプリングレートに対するＡＤ変換素子の制約を排除した走査電子顕微鏡を用いた検査装置および検査方法を提供することができる。

本発明のＳＥＭ式外観検査装置の構成を説明する図である。 本発明のＳＥＭ式外観検査装置の二次電子検出部のＡＤ変換器の構成の例を説明する図である。 本発明のＳＥＭ式外観検査装置の二次電子検出部のＡＤ変換器の２つのフィルタ回路の動作を説明する図である。 本発明のＳＥＭ式外観検査装置の二次電子検出部のデジタル信号処理回路における加算処理及び平均化処理の例を説明する図である。 本発明のＳＥＭ式外観検査装置における走査速度とサンプリングレートの関係を説明する図である。 本発明のＳＥＭ式外観検査装置における輝度信号のコントラストを説明する図である。 本発明のＳＥＭ式外観検査装置の二次電子検出部のデジタル信号処理回路における加算処理及び平均化処理の他の例を説明する図である。 本発明のＳＥＭ式外観検査装置の二次電子検出部のデジタル信号処理回路における加算処理及び平均化処理の更に他の例を説明する図である。 本発明のＳＥＭ式外観検査装置におけるクロック周波数及び加算及び平均化処理後のデジタル信号の周期の関係を示す図である。 本発明のＳＥＭ式外観検査装置のモニタの入力画面の例を示す図である。

図１を参照して、本発明によるＳＥＭ（走査顕微鏡）式外観検査装置の構成の例を説明する。本例のＳＥＭ式外観検査装置１は、検査室２を有し、検査室２は、電子光学系装置３と光学顕微鏡部４と試料室８を有する。

電子光学系装置３は、電子銃１０、電子線の引出電極１１、コンデンサレンズ１２、ブランキング偏向器１３、絞り１４、走査偏向器１５、対物レンズ１６、円錐形状の反射板１７、ＥｘＢ偏向器１８、及び、二次電子検出器２０を有する。ブランキング偏向器１３は、電子線１９を絞り１４の開口部の外側に偏向させる。それによって、必要な場合に、電子線１９が試料９へ照射することを回避させることができる。ＥｘＢ偏向器１８は、電界と磁界の両方によって電子線１９の軌道へは影響を与えずに二次電子の軌道を曲げる。

光学顕微鏡部４は、白色光源４０、光学レンズ４１、及び、ＣＣＤカメラ４２を有し、電子光学系装置３の近傍に配置されている。電子光学系装置３と光学顕微鏡部４は、互いに影響を及ぼさない程度離れた位置に配置されており、両者の間の距離は既知である。

試料室８は、試料台３０、Ｘステージ３１、Ｙステージ３２、及び、高圧電源３６を有する。本例では、試料９は半導体ウエハである。試料９は、高圧電源３６によって負の電圧が印加される。高圧電源３６からの電圧を調節することによって、試料９に照射される電子線１９を減速させることができる。こうして、電子銃１０の電位を変化させることなく、試料９への電子線の照射エネルギーを最適な値に調節することができる。

Ｘステージ３１またはＹステージ３２は、試料９を電子光学系装置３と光学顕微鏡部４の間にて往復移動させることができる。

ＳＥＭ式外観検査装置１は、更に、画像処理部５、制御部６、二次電子検出部７、位置モニタ測長器３４、試料高さ測定器３５、補正制御回路４３、走査信号発生器４４、及び、対物レンズ電源４５を有する。

画像処理部５は、第一画像記憶部４６、第二画像記憶部４７、差画像演算部４８、欠陥判別部４９、及び、モニタ５０を含む。画像処理部５の各部の動作命令および動作条件は、制御部６から入出力される。

二次電子検出部７は、プリアンプ２１、ＡＤ変換器２２、光変換手段２３、光伝送手段２４、電気変換手段２５、高圧電源２６、プリアンプ駆動電源２７、ＡＤ変換器駆動電源２８、及び、逆バイアス電源２９を有する。二次電子検出器２０、プリアンプ２１、ＡＤ変換器２２、光変換手段２３、プリアンプ駆動電源２７、及び、ＡＤ変換器駆動電源２８は、高圧電源２６により正の電位にフローティングしている。二次電子検出器２０は、この正の電位による吸引電界を生成する。

位置モニタ測長器３４は、Ｘステージ３１、及び、Ｙステージ３２の位置を実時間でモニタし、その位置情報を、補正制御回路４３を介して制御部６に送信する。試料高さ測定器３５は、試料９の高さを実時間で測定し、測定した情報を補正制御回路４３介して制御部６に送信する。本例では、試料高さ測定器３５は、スリットを通過した細長い白色光を透明な窓越しに試料９に照射し、反射光の位置を位置検出モニタにて検出し、位置の変動から高さの変化量を算出する。

制御部６は、補正制御回路４３を介して入力してデータに基づいて、補正信号を生成し、補正制御回路４３に出力する。補正制御回路４３は、対物レンズ電源４５に対物レンズ１６の補正信号を送信し、走査信号発生器４４にブランキング偏向器１３の補正信号を送信する。それによって電子線１９の照射位置が制御される。制御部６は、試料９が交換されても、試料毎に電子線を照射した領域を記憶する。

制御部６には、あらかじめ電子線発生時の加速電圧、電子線偏向幅、偏向速度、二次電子検出器２０の信号取り込みタイミング、試料台３０の移動速度等々の条件が、目的に応じて任意にあるいは選択して設定できるよう入力されている。

次に、本例のＳＥＭ式外観検査装置１によって試料である半導体ウエハを検査する手順を説明する。試料９が図示しない試料交換室へロードされる。試料９は図示しない試料ホルダに搭載されて保持固定された後に試料交換室が真空排気される。試料９は、試料交換室がある程度の真空度に達したら検査室２に移載される。検査室２では、試料台３０に、Ｘステージ３１、及び、Ｙステージ３２を介して試料ホルダごと載せられ、保持固定される。予め登録された電子線ビームの照射条件が設定され、フォーカスなどのキャリブレーションが実施される。

先ず、光学顕微鏡部４による準備作業が行われる。試料９は、Ｘステージ３１、Ｙステージ３２のＸおよびＹ方向の移動により光学顕微鏡部４の下の所定の位置に配置され、ＣＣＤカメラ４２により試料９の上に形成された回路パターンの光学顕微鏡画像が観察される。回路パターンがあるチップの位置やチップ間の距離、あるいはメモリセルのような繰り返しパターンの繰り返しピッチ等が測定され、制御部６に測定値が入力される。また、検査されるチップ、および、そのチップ内の被検査領域が指定され、制御部６に入力される。光学顕微鏡の画像は、比較的低い倍率によって観察が可能であり、また、試料９の表面が、例えば、シリコン酸化膜等により覆われている場合には、下地まで透過して観察可能であるので、チップの配列やチップ内の回路パターンのレイアウトを簡便に観察することができ、被検査領域が容易に設定できる。

以上のようにして光学顕微鏡部４による所定の補正作業や検査領域設定等の準備作業が完了すると、Ｘステージ３１およびＹステージ３２の移動により、試料９が電子光学系装置３の下に移動される。試料９が電子光学系装置３の下に配置されると、光学顕微鏡部４により実施された補正作業や検査領域の設定と同様の作業を電子光学系装置３により実施する。既に光学顕微鏡画像により簡便な検査位置確認や位置合せ、および位置調整が実施され、且つ回転補正も予め実施されているため、大きな調整は不要である。

電子銃１０と引き出し電極１１との間に電圧を印加することにより、電子銃１０から電子線１９が引き出される。電子線１９は、コンデンサレンズ１２、絞り１４、走査偏向器１５、及び、対物レンズ１６を経由して、試料９に照射される。光学顕微鏡画像による位置合せで記憶され補正された座標値に基づき、光学顕微鏡部４で観察されたものと同じ回路パターンに、電子線１９が走査偏向器１５によりＸ、Ｙ方向に二次元的に走査される。

試料９に電子線１９が照射されると試料９から二次電子５１が発生する。二次電子５１はＥｘＢ偏向器１８によって軌道を曲げられて反射板１７を照射し、数ｅＶから５０ｅＶのエネルギーを持つ第二の二次電子５２が発生する。二次電子５２は、二次電子検出器２０によって生成された吸引電極に吸引され、二次電子検出器２０によって検出される。ここでは、試料からの二次電子について説明するが、試料からの反射電子を用いてもよい。

二次電子検出器２０からのアナログ輝度信号は、二次電子検出部７のプリアンプ２１で増幅され、ＡＤ変換器２２によりデジタル信号に変換される。デジタル輝度信号は、光変換手段２３から光ファイバ等の光伝送手段２４によって、画像処理部５の電気変換手段２５へ送られる。

画像処理部５の電気変換手段２５は、光伝送手段２４を介して入力した画像信号を再び電気信号に変換する。電気変換手段２５からの画像は、切り出されて、交互に、２つの画像記憶部４６、４７に保存される。差画像演算部４８は、２つの画像記憶部４６、４７の画像を比較し、差画像を生成する。欠陥判別部４９は、差画像から欠陥の有無、及び、欠陥の種類を判定する。モニタ５０は、欠陥の位置、欠陥の種類、欠陥数等を表示する。

本例のＳＥＭ式外観検査装置では検査速度が速いことが必須の条件である。従って、通常の従来方式の走査電子顕微鏡（ＳＥＭ）のように、ｐＡオーダーの電子線電流の電子線を低速で走査することはなく、多数回の走査および各々の画像の重ね合せは行わない。また、絶縁材料への帯電を抑制するためにも、電子線走査は高速で一回あるいは数回程度にして多数回の走査は行わないようにする必要がある。そこで本実施例では、従来方式の走査電子顕微鏡に比べて約１０００倍以上の、例えば１００ｎＡの大電流の電子線を一回のみ走査することにより、画像を得る。

電子銃１０には拡散補給型の熱電界放出電子源が使用される。この電子銃１０を用いることにより、従来の、例えばタングステン・フィラメント電子源や、冷電界放出型電子源に比べて安定した電子線電流を確保することができる。そのため、明るさ変動の少ない電子線画像が得られる。また、この電子銃１０により電子線電流を大きく設定することができるため、後述するような高速検査を実現できる。

図２を参照して、本発明によるＳＥＭ式外観検査装置の二次電子検出部７のＡＤ変換器２２の構成の例を説明する。本例のＡＤ変換器２２は、第１のアナログスイッチ２０1、第１及び第２のフィルタ回路２０２ａ、２０２ｂ、第２のアナログスイッチ２０３、ＡＤ変換子２０４、クロック発生回路２０５、及び、デジタル信号処理回路２０６を有する。

２つのアナログスイッチ２０１、２０３は、２つのフィルタ回路２０２ａ、２０２ｂの一方を有効にする。本例では、第１のフィルタ回路２０２ａは、低サンプリングレートの場合に用いられ、第２のフィルタ回路２０２ｂは高サンプリングレートの場合に用いられる。サンプリングレートは、クロック発生回路２０５からのクロック信号の周波数によって決まる。ここでは、２つのフィルタ回路を設けるが、２個以上のフィルタ回路を設けてもよい。

図１に示したように、二次電子検出器２０からのアナログ輝度信号は、プリアンプ２１によって増幅されて、ＡＤ変換器２２に供給される。増幅されたアナログ輝度信号は、２つのフィルタ回路２０２ａ、２０２ｂの一方によって、平滑化処理され、ＡＤ変換素子２０４に送られる。ＡＤ変換素子２０４は、クロック発生回路２０５のクロック信号に同期して、アナログ輝度信号をサンプリングし、デジタル信号を生成する。即ち、クロック信号の周波数と同一のサンプリングレートにてサンプリングする。

デジタル信号処理回路２０６は、デジタル信号の加算処理及び平均化処理を行う。加算処理及び平均化処理は、図４を参照して以下に説明する。デジタル信号処理回路２０８からのデジタル信号は、図１に示したように、光変換手段２３に送られる。

図３を参照して、２つのフィルタ回路２０２ａ、２０２ｂの平滑化処理を説明する。曲線３０１は、低サンプリングレートの場合の平滑化処理後の信号の例を示し、曲線３０２は、高サンプリングレートの場合に平滑化処理後の信号の例を示す。曲線３０１、３０２上の黒丸はサンプリング時点を示す。曲線３０１に示すように、低サンプリングレートの場合には、変動が小さくなるように平滑化処理を行う。従って、第１のフィルタ回路２０２ａは、曲線３０１のように、変動が小さくなるように平滑化する機能を有する。一方、曲線３０２に示すように、高サンプリングレートの場合には、平滑化しても比較的大きい変動が残る。従って、第２のフィルタ回路２０２ｂは、曲線３０２のように、変動が比較的大きいまま平滑化する機能を有する。

図４を参照して、デジタル信号処理回路２０６における加算処理及び平均化処理の例を説明する。図４Ａは、ＡＤ変換器２２に供給されるアナログ信号４０１の強度の時間変化を示す。横軸は時間である。アナログ信号４０１は、２次電子検出器２０の出力信号のレベルを表す。図４Ｂは、クロック発生回路２０５のクロック信号４０２を示す。クロック信号４０２の周波数は、サンプリング周波数、即ち、サンプリングレートを表す。図４Ｃは、クロック信号４０２の立ち上がりで、アナログ信号４０１をサンプリングした状態を示す。この処理は、ＡＤ変換素子２０４が行う。図４Ｃの等間隔の縦線は、クロック信号４０２の立ち上がりを示し、縦線上の丸印はサンプリング信号４０３を示す。

こうして、ＡＤ変換素子２０４によって得られたサンプリング信号４０３を、以下に説明するように、デジタル信号処理回路２０６が加算処理及び平均化処理を行う。

図４Ｄは、サンプリング信号４０３をデジタル化した状態を示す。横軸上の矩形４０４は、クロック信号４０２の立ち上がり毎に形成されている。各矩形４０４には、サンプリング信号４０３のデジタル値が格納される。ここでは、８ビットのデジタル値を用いる。従って、図４Ｄの各矩形４０４には、０から２５５までの数字が格納される。

図４Ｅは、デジタル信号処理回路２０６による加算処理を示す。加算処理では、図４Ｄの８ビットのデジタル値を隣接する２つの矩形毎に加算する。横軸上の矩形４０５は、クロック信号４０２の２つのパルス毎に形成されている。各矩形４０５には、図４Ｄの隣接する２つの矩形のデジタル値の和が格納される。８ビットのデジタル値を加算すると、９ビットのデジタル値となる。従って、図４Ｅの各矩形４０５には、０から５１０までの数字が格納される。

図４Ｆは、デジタル信号処理回路２０６による平均化処理を示す。平均化処理では、図４Ｅの９ビットのデジタル値を２で割り算する。横軸上の矩形４０６は、クロック信号４０２の２つのパルス毎に形成されている。各矩形４０６には、図４Ｅの各矩形４０５のデジタル値の半分の数字が格納される。尚、１に満たない端数は切り捨てる。９ビットのデジタル値を半分にすると、８ビットのデジタル値となる。従って、図４Ｆの各矩形４０６には、０から２５５までの数字が格納される。図４Ｆの各矩形４０６に格納された０から２５５までの各デジタル値によって１画素を生成する。これらのデジタル値を用いて、画素信号を生成する。

図４Ｄと図４Ｆを比較すると、図４Ｆに示す加算及び平均化処理後のデジタル信号の周波数は、図４Ｄのサンプリングレートの半分である。例えば、図４Ｂのクロック信号４０２の周波数が１００Ｍｚであるとすれば、図４Ｆの加算及び平均化処理後のデジタル信号の周波数は、５０ＭＨｚである。従って、加算処理と平均化処理によって、二次電子検出器２０の出力信号に対するサンプリングレートは、実質的に半分になる。

一般に、サンプリングレートが低いほど、二次電子検出器２０における二次電子の蓄積時間が長くなり、輝度信号の強度は大きくなる。サンプリングレートが高いと、二次電子検出器２０における二次電子の蓄積時間が短く、輝度信号の強度は小さい。本例では、周波数が１００Ｍｚのクロック信号４０２を用いて、周波数が５０Ｍｚのデジタル信号を得ることができる。従って、実質的にサンプリングレートが半分になったのと同様であり、輝度信号のコントラストは大きくなり、画像がより鮮明となる。

図５を参照して、走査速度とサンプリングレートの関係を説明する。図５は、二次電子検出器２０の出力信号を、周波数が１００Ｍｚのクロック信号４０２によってサンプリングした場合のサンプリング時点とサンプリング位置の関係を示す。縦軸は試料上の走査位置、横軸は時間である。本例では、サンプリングレートが１００Ｍｚであり、１０ｎｓ毎にサンプリングを行う。直線５０１は、電子線の走査速度が１０ｍ／ｓの場合であり、直線５０２は、電子線の走査速度が５ｍ／ｓの場合である。直線５０１、５０２上の点（黒丸で示す）は、サンプリング点を示す。

直線５０１の場合、試料上にて０．１μｍ毎にサンプリングを行うが、直線５０２の場合、試料上にて０．０５μｍ毎にサンプリングを行う。

直線５０１、５０２上の隣接する２つのサンプリング点のデジタル値を加算し、平均化することによって、直線５０１、５０２上の２重点にて示すデジタル値が得られる。この加算及び平均化処理後のデジタル値の周波数は５０Ｍｚである。本発明によると、１個のデジタル値を用いて、１画素を生成する。本例では、黒丸で示すサンプリングレートに対して、２重丸で示すデジタル信号の周波数は、半分になっている。従って、本発明によると、実質的にサンプリングレートが半分になったのと同様であり、コントラストが大きい、より鮮明な画像を得ることができる。

直線５０１の場合、２重丸で示すデジタル値は、試料上にて０．２μｍ毎に、得られる。一方、直線５０２の場合、２重丸で示すデジタル値は、試料上にて０．１μｍ毎に、得られる。直線５０１と直線５０２を比較すると、サンプリングレートが同一でも、走査速度を小さくすると、試料上のサンプリング位置の周期は短くなる。従って、走査速度を小さくするほうが、コントラストが大きい、より鮮明な画像を得ることができる。

図６を参照して、本発明による加算処理及び平均化処理の結果を説明する。図６の縦軸は試料上の走査位置、横軸は輝度である。折れ線６０１は、従来の方法によって、得られた輝度信号を示す。即ち、加算処理及び平均化処理を行わない場合である。折れ線６０２は、本発明の方法によって加算処理及び平均化処理を行った後のデジタル信号を示す。図示のように、本発明によって得られた輝度信号は、従来の方法によって得られた輝度信号より、コントラストが大きいことが判る。

図７を参照して、デジタル信号処理回路２０６における加算処理及び平均化処理の他の例を説明する。図７Ａから図７Ｅまでの処理は、図４Ａから図４Ｅまでの処理と同様である。図７Ａは、ＡＤ変換器２２に供給されたアナログ信号４０１の強度の時間変化を示す。図７Ｂは、クロック発生回路２０５のクロック信号４０２を示す。図７Ｃは、クロック信号４０２の立ち上がりで、アナログ信号４０１をサンプリングした状態を示す。

図７Ｄは、サンプリング信号４０３をデジタル化した状態を示す。横軸上の矩形４０４は、クロック信号４０２の立ち上がり毎に形成されている。各矩形４０４には、８ビットのデジタル値、即ち、０から２５５までの数字が格納される。

図７Ｅは、デジタル信号処理回路２０６による第１の加算処理を示す。横軸上の矩形４０５は、クロック信号４０２の２つのパルス毎に形成されている。各矩形４０５には、９ビットのデジタル値、即ち、０から５１１までの数字が格納される。

図７Ｆは、デジタル信号処理回路２０６による第２の加算処理を示す。第２の加算処理では、図７Ｅの９ビットのデジタル値を隣接する２つの矩形毎に加算する。横軸上の矩形７０１は、クロック信号４０２の４つのパルス毎に形成されている。各矩形７０１には、図７Ｅの隣接する２つの矩形のデジタル値の和が格納される。９ビットのデジタル値を加算すると、１０ビットのデジタル値となる。従って、図７Ｆの各矩形７０１には、０から１０２３までの数字が格納される。

図７Ｇは、デジタル信号処理回路２０６による平均化処理を示す。平均化処理では、図７Ｆの１０ビットのデジタル値を４で割り算する。横軸上の矩形７０２は、クロック信号４０２の４つのパルス毎に形成されている。各矩形７０２には、図７Ｆの各矩形７０１のデジタル値の１／４の数字が格納される。尚、１に満たない端数は切り捨てる。１０ビットのデジタル値を１／４にすると、８ビットのデジタル値となる。従って、図７Ｇの各矩形７０２には、０から２５５までの数字が格納される。図７Ｇの各矩形７０２に格納された０から２５５までの各デジタル値によって１画素を生成する。これらのデジタル値を用いて、画素信号を生成する。

ここで、図７Ｆの１０ビットのデジタル値を例えば２で割り算する。横軸上の矩形７０２は、クロック信号４０２の４つのパルス毎に形成されている。矩形７０２には、図７Ｆの各矩形７０１のデジタル値の１／２の数字が格納される。尚、１に満たない端数は切り捨てる。１０ビットのデジタル値を１／２にすると、９ビットのデジタル値となる。従って、図７Ｇの各矩形７０２には、０から５１１までの数字が格納される。図７Ｇの各矩形７０２に格納された０から５１１までの各デジタル値によって１画素を生成する。これらのデジタル値を用いて、サンプリング信号のビット数よりも大きなビット数の画素信号を生成でき、分解能の向上が図れる。

図８を参照して、デジタル信号処理回路２０６における加算処理及び平均化処理の更に他の例を説明する。図８Ａから図８Ｄまでの処理は、図４Ａから図４Ｄまでの処理と同様である。即ち、図８Ａは、ＡＤ変換器２２に供給されたアナログ輝度信号４０１の強度の時間変化を示す。図８Ｂは、クロック発生回路２０５のクロック信号４０２を示す。図８Ｃは、クロック信号４０２の立ち上がりで、アナログ信号４０１をサンプリングした状態を示す。図８Ｄは、サンプリング信号４０３をデジタル化した状態を示す。横軸上の各矩形４０４には、サンプリング信号４０３の８ビットのデジタル値、即ち、０から２５５までの数字が格納される。

図８Ｅは、デジタル信号処理回路２０６による加算処理を示す。本例の加算処理では、図８Ｄの８ビットのデジタル値を隣接する４つの矩形毎に加算する。横軸上の矩形８０１は、クロック信号４０２の４つのパルス毎に形成されている。各矩形８０１には、図８Ｄの隣接する４つの矩形のデジタル値の和が格納される。４個の８ビットのデジタル値を加算すると、１０ビットのデジタル値となる。従って、図８Ｅの各矩形８０１には、０から１０２０までの数字が格納される。

図８Ｆは、デジタル信号処理回路２０６による平均化処理を示す。平均化処理では、図８Ｅの１０ビットのデジタル値を４で割り算する。横軸上の矩形８０２は、クロック信号４０２の４つのパルス毎に形成されている。各矩形８０２には、図８Ｅの各矩形８０１のデジタル値の１／４の数字が格納される。尚、１に満たない端数は切り捨てる。１０ビットのデジタル値を１／４にすると、８ビットのデジタル値となる。従って、図８Ｆの各矩形８０２には、０から２５５までの数字が格納される。図８Ｆの各矩形８０２に格納された０から２５５までの各デジタル値によって１画素を生成する。これらのデジタル値を用いて、画素信号を生成する。

ここで、図８Ｅの１０ビットのデジタル値を例えば２で割り算する。横軸上の矩形８０２は、クロック信号４０２の４つのパルス毎に形成されている。矩形８０２には、図８Ｅの各矩形８０１のデジタル値の１／２の数字が格納される。尚、１に満たない端数は切り捨てる。１０ビットのデジタル値を１／２にすると、９ビットのデジタル値となる。従って、図８Ｆの各矩形８０２には、０から５１１までの数字が格納される。図８Ｆの各矩形８０２に格納された０から５１１までの各デジタル値によって１画素を生成する。これらのデジタル値を用いて、サンプリング信号のビット数よりも大きなビット数の画素信号を生成でき、分解能の向上が図れる。

図４の例では、サンプリングレートは１００ＭＨｚ、加算及び平均化処理後のデジタル信号の周波数は５０ＭＨｚである。従って、図４Ｆに示す加算及び平均化処理後のデジタル信号の各デジタル値は、図４Ｄに示すサンプリング信号のデジタル値の２個分に相当する。即ち、１画素は、２個のサンプリング信号に相当する。

加算及び平均化処理後のデジタル信号の周期は２０ｎｓである。従って、加算及び平均化処理後のデジタル信号のデジタル値の各々は、時間２０ｎｓにおける輝度信号の蓄積量に対応する。即ち、１画素は、時間２０ｎｓにおける輝度信号の蓄積量に対応する。

そこで、サンプリングレートが変化しても、１画素に対応する輝度信号の蓄積量が常に同一となることが好ましい。そのためには、加算及び平均化処理後のデジタル信号の周期が一定であればよい。サンプリングレートをｆ、サンプリング周期をＴとすると、加算及び平均化処理後のデジタル信号の周期Ｔｅは次の式によって得られる。

Ｔｅ＝Ｔ×Ｎ＝（１／ｆ）×（ｆ／ｆｅ）＝１／ｆｅ

ここに、Ｎは、サンプリングレートｆと加算及び平均化処理後のデジタル信号の周波数ｆｅの比である。Ｎは、１画素当たりのサンプリング信号の個数を表す。また、Ｔｅは、１画素当たりの輝度信号の蓄積量を表す。ｆｅは、加算及び平均化処理後のデジタル信号の周波数である。図４の例の場合、加算及び平均化処理後のデジタル信号の周期Ｔｅは１０×２＝２０ｎｓである。１画素当たりのサンプリング信号の個数は２個である。図７及び図８の例では、加算及び平均化処理後のデジタル信号の周波数は、２５ＭＨｚであり、１画素当たりのサンプリング信号の個数は４個である。従って、加算及び平均化処理後のデジタル信号の周期Ｔｅは１０×４＝４０ｎｓである。

図９は、サンプリングレート（クロック周波数）と加算及び平均化処理後のデジタル信号の周波数が与えられたとき、加算及び平均化処理後のデジタル信号の周期Ｔｅ（＝Ｔ×Ｎ）の計算結果を示す。先ず、加算及び平均化処理後のデジタル信号の周期Ｔｅを２０ｎｓに設定した場合を考える。加算及び平均化処理後のデジタル信号の周期Ｔｅが２０ｎｓとなるのは、サンプリングレートが１００ＭＨｚ、且つ、加算及び平均化処理後のデジタル信号の周波数が５０ＭＨｚの場合と、サンプリングレートが５０ＭＨｚ、且つ、加算及び平均化処理後のデジタル信号の周波数が５０ＭＨｚの場合の２つの場合である。しかしながら、後者の場合は、サンプリングレートｆと加算及び平均化処理後のデジタル信号の周波数ｆｅが同一である。これは、加算処理及び平均化処理を行っていない従来技術の場合である。

次に、加算及び平均化処理後のデジタル信号の周期Ｔｅを４０ｎｓに設定した場合を考える。加算及び平均化処理後のデジタル信号の周期Ｔｅが４０ｎｓとなるのは、サンプリングレートが１００ＭＨｚ、且つ、加算及び平均化処理後のデジタル信号の周波数が２５ＭＨｚの場合と、サンプリングレートが５０ＭＨｚ、且つ、加算及び平均化処理後のデジタル信号の周波数が２５ＭＨｚの場合と、サンプリングレートが２５ＭＨｚ、且つ、加算及び平均化処理後のデジタル信号の周波数が２５ＭＨｚの場合の３つの場合である。このうち、最後の場合は、サンプリングレートｆと加算及び平均化処理後のデジタル信号の周波数ｆｅが同一である。これは、加算処理及び平均化処理を行っていない従来技術の場合である。

図１０は、モニタ５０の入力画面の例を示す。本例の入力画面１１００は、メッセージエリア１１０１、入力促進用メッセージエリア１１０２、マップ表示エリア１１０３、共通ボタンエリア１１０４、情報表示アリア１１０５、１１０６、１１０７、及び、メニュー選択ボタンエリア１１０８を有する。これらのエリアのレイアウトは様々であり、図１０に示す例に限定されない。例えば、共通ボタンエリア１１０４に配置したボタンをクリックすると、入力画面１１００には、画像取得条件設定ウインドウ１１１０が表示される。画像取得条件設定ウインドウ１１１０は、サンプリングレートを入力する入力フィールド１１１１を有する。入力フィールド１１１１には、任意のサンプリングレートを設定することができる。例えば、任意のサンプリングレートを、サンプリングレートの標準値を１とした場合に、標準値に対する比として、設定してよい。尚、画像取得条件設定ウインドウ１１１０には、設定ボタン１１１２、キャンセルボタン１１１３、閉じるボタン１１１４等が配置されている。入力フィールド１１１１にサンプリングレートを入力し、設定ボタン１１１２をクリックすると、入力したサンプリングレートが設定される。キャンセルボタン１１１３をクリックすると、入力フィールド１１１１にて入力された値がキャンセルされる。閉じるボタン１１１４をクリックすると、画像取得条件設定ウインドウ１１１０が消える。

以上、本発明の例を説明したが本発明は上述の例に限定されるものではなく、特許請求の範囲に記載された発明の範囲にて様々な変更が可能であることは、当業者によって容易に理解されよう。

１…ＳＥＭ式外観検査装置、２…検査室、３…電子光学系、４…光学顕微鏡部、５…画像処理部、６…制御部、７…二次電子検出部、８…試料室、９…試料、１０…電子銃、１１…引き出し電極、１２…コンデンサレンズ、１３…ブランキング偏向器、１４…絞り、１５…走査偏向器、１６…対物レンズ、１７…反射板、１８…ＥｘＢ偏向器、１９…電子線、２０…二次電子検出器、２１…プリアンプ、２２…ＡＤ変換器、２３…光変換手段、２４…光伝送手段、２５…電気変換手段、２６…高圧電源、２７…プリアンプ駆動電源、２８…駆動電源、２９…逆バイアス電源、３０…試料台、３１…Ｘステージ、３２…Ｙステージ、３４…位置モニタ用測長器、３５…被検査基板高さ測定器、３６…高圧電源、４０…光源、４１…光学レンズ、４２…ＣＣＤカメラ、４３…補正制御回路、４４…走査信号発生器、４５…対物レンズ電源、４６…第一画像記憶部、４７…第二画像記憶部、４８…差画像演算部、４９…欠陥判別部、５０…モニタ、５１…二次電子、５２…第二の二次電子、２０１…アナログスイッチ、２０２ａ、２０２ｂ…フィルタ回路、２０３…アナログスイッチ、２０４…ＡＤ変換素子、２０５…クロック発生回路、２０６…デジタル信号処理回路、４０１…アナログ信号、４０２…クロック信号、４０３…サンプリング信号、１１００…入力画面、１１０１…メッセージエリア、１１０２…入力促進用メッセージエリア、１１０３…マップ表示エリア、１１０４…共通ボタンエリア、１１０５、１１０６、１１０７…情報表示エリア、１１０８…メニュー選択エリア、１１１０…画像取得条件設定ウインドウ

Claims (5)

1. 試料上に電子線を走査して得られる二次電子又は反射電子を検出してアナログ信号を生成する検出器と、
   前記アナログ信号をデジタル信号に変換するＡＤ変換部と、
   前記デジタル信号を演算処理するデジタル信号処理部とを有し、
   前記デジタル信号処理部は、
   前記ＡＤ変換部から連続して出力されたＮ個の前記デジタル信号毎に加算し、Ｎ以下の数で除算して、１画素の画像信号とすることを特徴とする走査電子顕微鏡。
2. 請求項１に記載の走査電子顕微鏡において、
   前記ＡＤ変換器は、複数のフィルタ回路を有し、さらに前記複数のフィルタ回路より前段に、前記複数のフィルタ回路の切替を行う切替手段を有することを特徴とする走査電子顕微鏡。
3. 請求項１に記載の走査電子顕微鏡において、
   前記サンプリングレートが変更された場合、１画素の画像信号に対応する信号の蓄積時間が変化しないように、加算する前記デジタル信号の個数を設定することを特徴とする走査電子顕微鏡。
4. 請求項１に記載の走査電子顕微鏡において、
   さらに前記画像信号により構成される画像を記憶し、前記記憶された画像から差画像を生成し、前記差画像から欠陥の有無を判定する画像処理部を有することを特徴とする走査電子顕微鏡。
5. 試料上に電子ビームを照射する電子光学系と、
   前記照射によって得られる二次電子又は反射電子を検出してアナログ信号を生成する検出器と、
   前記アナログ信号をデジタル信号に変換するＡＤ変換器を有し、
   前記ＡＤ変換器は、
   前記アナログ信号を所定のサンプリングレートにてサンプリングしてデジタル信号に変換するＡＤ変換子と、
   前記サンプリングレートの周期より大きな周期に含まれる前記デジタル信号を加算し、加算したデジタル信号の個数または前記加算したデジタル信号の個数より小さな数で除算して、１画素の画像信号とするデジタル信号処理回路とを有することを特徴とする走査電子顕微鏡。