JP2010153022A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010153022A5 JP2010153022A5 JP2009291226A JP2009291226A JP2010153022A5 JP 2010153022 A5 JP2010153022 A5 JP 2010153022A5 JP 2009291226 A JP2009291226 A JP 2009291226A JP 2009291226 A JP2009291226 A JP 2009291226A JP 2010153022 A5 JP2010153022 A5 JP 2010153022A5
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- input terminal
- gate
- write
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (24)
- 複数の磁区領域及びそれらの間に磁区壁領域を有する磁性トラックと、
前記磁性トラックの第1領域に備わり、両端に第1電極及び第2電極を有する書込み/読取りユニットと、
前記磁性トラックの両端にそれぞれ連結された第1スイッチング素子及び第2スイッチング素子と、
前記書込み/読取りユニットの前記第1電極に連結された第3スイッチング素子と、
前記第1スイッチング素子、第2スイッチング素子及び第3スイッチング素子を制御し、前記磁性トラックと前記書込み/読取りユニットとのうち、少なくとも一つに電流を印加するための回路部とを含み、
前記第1スイッチング素子及び第2スイッチング素子のゲートは、第1ワードラインに連結され、
前記第3スイッチング素子のゲートは、第2ワードラインに連結されたことを特徴とする情報保存装置。 - 前記第1ワードライン及び前記第2ワードラインと交差する第1ビットラインないし第4ビットラインがさらに備わり、
前記第1スイッチング素子は、前記第1ワードラインと前記第1ビットラインとに連結され、
前記第2スイッチング素子は、前記第1ワードラインと前記第4ビットラインとに連結され、
前記第3スイッチング素子は、前記第2ワードラインと前記第2ビットラインとに連結され、
前記第3ビットラインは、前記書込み/読取りユニットの前記第2電極に連結されたことを特徴とする請求項1に記載の情報保存装置。 - 前記回路部は、
前記第1ワードライン及び第2ワードラインに連結された第1回路部と、
前記第1ビットラインないし第4ビットラインに連結された第2回路部とを含むことを特徴とする請求項1又は2に記載の情報保存装置。 - 前記第2回路部は、前記第1ビットラインないし第4ビットラインにそれぞれ連結される第1信号発生器ないし第4信号発生器を含み、
前記書込み/読取りユニットの備わった前記第1領域に対する読取り動作は、前記第1信号発生器及び第2信号発生器によって制御され、
前記第1領域に対する書込み動作は、前記第2信号発生器及び第3信号発生器によって制御され、
前記磁性トラックの磁区壁を移動させる磁区壁移動の動作は、前記第1信号発生器及び第4信号発生器によって制御されることを特徴とする請求項3に記載の情報保存装置。 - 前記第1信号発生器は、
前記第1ビットラインに連結される第1連結配線に連結された第1移動電流源と、
前記第1移動電流源と前記第1連結配線との間に備わった第1トランジスタと、
前記第1連結配線に並列に連結され、一端が接地された第2トランジスタ及び第3トランジスタと、
前記第2トランジスタに連結された出力端と、第1入力端及び第2入力端とを有する第1 ANDゲートと、
前記第1トランジスタに連結された出力端と、前記第1 ANDゲートの第1入力端及び第2入力端にそれぞれ連結された第1入力端及び第2入力端とを有する第2 ANDゲートと、
前記第1 ANDゲートの第2入力端と前記第2 ANDゲートの第2入力端との間に備わった第1インバータとを具備し、
前記第1 ANDゲートの第1入力端及び第2入力端に磁区壁移動信号が入力され、前記第3トランジスタのゲート端子に読取り信号が入力されることを特徴とする請求項4に記載の情報保存装置。 - 前記第2信号発生器は、
前記第2ビットラインに連結される第2連結配線に並列に連結された読取り電流源及び第1書込み電流源と、
前記読取り電流源と前記第2連結配線との間に備わった第4トランジスタと、
前記第1書込み電流源と前記第2連結配線との間に備わった第5トランジスタと、
前記第2連結配線に連結され、一端が接地された第6トランジスタと、
前記第6トランジスタに連結された出力端と、第1入力端及び第2入力端とを有する第3 ANDゲートと、
前記第5トランジスタに連結された出力端と、前記第3 ANDゲートの第1入力端及び第2入力端にそれぞれ連結された第1入力端及び第2入力端とを有する第4 ANDゲートと、
前記第3 ANDゲートの第2入力端と前記第4 ANDゲートの第2入力端との間に備わった第2インバータとを具備し、
前記第3 ANDゲートの第1入力端及び第2入力端に書込み信号が入力され、前記第4トランジスタのゲート端子に読取り信号が入力されることを特徴とする請求項4に記載の情報保存装置。 - 前記第3信号発生器は、
前記第3ビットラインに連結される第3連結配線に連結された第2書込み電流源と、
前記第2書込み電流源と前記第3連結配線との間に備わった第7トランジスタと、
前記第3連結配線に連結され、一端が接地された第8トランジスタと、
前記第7トランジスタに連結された出力端と、第1入力端及び第2入力端とを有する第5 ANDゲートと、
前記第8トランジスタに連結された出力端と、前記第5 ANDゲートの第1入力端及び第2入力端にそれぞれ連結された第1入力端及び第2入力端とを有する第6 ANDゲートと、
前記第5 ANDゲートの第1入力端と前記第6 ANDゲートの第1入力端との間に備わった第3インバータとを具備し、
前記第5 ANDゲートの第1入力端及び第2入力端に書込み信号が入力されることを特徴とする請求項4に記載の情報保存装置。 - 前記第4信号発生器は、
前記第4ビットラインに連結される第4連結配線に連結された第2移動電流源と、
前記第2移動電流源と前記第4連結配線との間に備わった第9トランジスタと、
前記第4連結配線に連結され、一端が接地された第10トランジスタと、
前記第9トランジスタに連結された出力端と、第1入力端及び第2入力端とを有する第7 ANDゲートと、
前記第10トランジスタに連結された出力端と、前記第7 ANDゲートの第1入力端及び第2入力端にそれぞれ連結された第1入力端及び第2入力端とを有する第8 ANDゲートと、
前記第7 ANDゲートの第1入力端と前記第8 ANDゲートの第1入力端との間に備わった第4インバータとを具備し、
前記第7 ANDゲートの第1入力端及び第2入力端に磁区壁移動信号が入力されることを特徴とする請求項4に記載の情報保存装置。 - 前記第1回路部は、
前記第1領域に対する読取り動作時に、前記第1スイッチング素子、第2スイッチング素子及び第3スイッチング素子をターンオンさせ、前記第1領域に対する書込み動作時に、前記第3スイッチング素子をターンオンさせ、前記磁気トラックの磁区壁を移動させる磁区壁移動の動作時に、前記第1スイッチング素子及び第2スイッチング素子をターンオンさせるように構成されたことを特徴とする請求項3〜8のいずれか1項に記載の情報保存装置。 - 前記第1回路部は、
前記第1ワードラインに出力端が連結された第1 ORゲートと、
前記第2ワードラインに出力端が連結された第2 ORゲートとを含み、
前記第1 ORゲートの第1入力端及び第2入力端に、それぞれ移動信号及び読取り信号が入力され、前記第2 ORゲートの第1入力端及び第2入力端に、それぞれ書込み信号及び前記読取り信号が入力されることを特徴とする請求項3〜9のいずれか1項に記載の情報保存装置。 - 前記磁性トラック、前記第1ワードライン及び第2ワードライン、前記第1ビットラインないし第4ビットライン、並びに前記第1スイッチング素子、第2スイッチング素子及び第3スイッチング素子は、1つの単位メモリ領域を構成し、
複数の前記単位メモリ領域がメモリアレイをなすことを特徴とする請求項1〜10のいずれか1項に記載の情報保存装置。 - 前記第1回路部と前記メモリアレイとの間に、第1デコーダが備わり、
前記第2回路部と前記メモリアレイとの間に、第2デコーダとが備わったことを特徴とする請求項11に記載の情報保存装置。 - 前記書込み/読取りユニットは、TMR素子またはGMR素子であることを特徴とする請求項1〜12のいずれか1項に記載の情報保存装置。
- 前記書込み/読取りユニットは、前記磁性トラックの中央部に備えられたことを特徴とする請求項1〜13のいずれか1項に記載の情報保存装置。
- 複数の磁区領域及びそれらの間に磁区壁領域を有する磁性トラックと、
前記磁性トラックの第1領域に備わり、両端に第1電極及び第2電極を有する書込み/読取りユニットと、
前記磁性トラックの両端にそれぞれ連結された第1スイッチング素子及び第2スイッチング素子と、
前記書込み/読取りユニットの前記第1電極に連結された第3スイッチング素子と、
前記第1スイッチング素子、第2スイッチング素子及び第3スイッチング素子を制御し、前記磁性トラックと前記書込み/読取りユニットとのうち、少なくとも一つに電流を印加するための回路部とを含み、
前記第1スイッチング素子、第2スイッチング素子及び第3スイッチング素子のゲートは、互いに異なるワードラインに連結されたことを特徴とする情報保存装置。 - 複数の磁区領域及びそれらの間に磁区壁領域を有する磁性トラックと、
前記磁性トラックの第1領域に備わり、両端に第1電極及び第2電極を有する書込み/読取りユニットと、
前記磁性トラックの両端にそれぞれ連結された第1スイッチング素子及び第2スイッチング素子と、
前記書込み/読取りユニットの前記第1電極に連結された第3スイッチング素子と、
前記第1スイッチング素子、第2スイッチング素子及び第3スイッチング素子を制御し、前記磁性トラックと前記書込み/読取りユニットとのうち、少なくとも一つに電流を印加するための回路部とを含み、
第1ワードライン及び第2ワードライン、及びそれと交差する第1ビットラインないし第4ビットラインがさらに備わり、
前記第1スイッチング素子は、前記第1ワードラインと前記第1ビットラインとに連結され、
前記第2スイッチング素子は、前記第1ワードラインと前記第4ビットラインとに連結され、
前記第3スイッチング素子は、前記第2ワードラインと前記第2ビットラインとに連結され、
前記第3ビットラインは、前記書込み/読取りユニットの前記第2電極に連結されたことを特徴とする情報保存装置。 - 請求項1に記載の情報保存装置の動作方法であって、
前記第1スイッチング素子、第2スイッチング素子及び第3スイッチング素子のうちいずれか一つをターンオンさせる段階と、
前記磁性トラック及び前記書込み/読取りユニットのうちいずれか一つに電流を印加する段階と、を含む情報保存装置の動作方法。 - 前記電流は、読取り電流または書込み電流であるか、または前記磁性トラックの磁区壁を移動させるための移動電流であることを特徴とする請求項17に記載の情報保存装置の動作方法。
- 前記第1ワードライン及び第2ワードラインと交差する第1ビットラインないし第4ビットラインをさらに含み、
前記第1ビットラインは、前記第1スイッチング素子に連結され、
前記第2ビットラインは、前記第3スイッチング素子に連結され、
前記第3ビットラインは、前記書込み/読取りユニットの前記第2電極に連結され、
前記第4ビットラインは、前記第2スイッチング素子に連結されたことを特徴とする請求項17または18に記載の情報保存装置の動作方法。 - 前記回路部は、
前記第1ワードライン及び第2ワードラインに連結された第1回路部と、
前記第1ビットラインないし第4ビットラインに連結された第2回路部とを含むことを特徴とする請求項17〜19のいずれか1項に記載の情報保存装置の動作方法。 - 前記第2回路部は、前記第1ビットラインないし第4ビットラインにそれぞれ連結される第1信号発生器ないし第4信号発生器を含み、
前記書込み/読取りユニットの備わった前記第1領域に対する読取り動作は、前記第1信号発生器及び第2信号発生器によって制御され、
前記第1領域に対する書込み動作は、前記第2信号発生器及び第3信号発生器によって制御され、
前記磁性トラックの磁区壁を移動させる磁区壁移動の動作は、前記第1信号発生器及び第4信号発生器によって制御されることを特徴とする請求項20に記載の情報保存装置の動作方法。 - 前記第1スイッチング素子、第2スイッチング素子及び第3スイッチング素子をターンオンさせる段階と、
前記第2信号発生器から、前記書込み/読取りユニットを経て、前記第1信号発生器に読取り電流を印加する段階と、を含むことを特徴とする請求項21に記載の情報保存装置の動作方法。 - 前記第3スイッチング素子をターンオンさせる段階と、
前記第2信号発生器及び第3信号発生器のうち一つから、前記書込み/読取りユニットを経て、前記第2信号発生器及び第3信号発生器のうち、他の一つに、書込み電流を印加する段階とを含むことを特徴とする請求項21に記載の情報保存装置の動作方法。 - 前記第1スイッチング素子及び第2スイッチング素子をターンオンさせる段階と、
前記第1信号発生器及び第4信号発生器のうち一つから、前記磁性トラックを経て、前記第1信号発生器及び第4信号発生器のうち、他の一つに、移動電流を印加する段階とを含むことを特徴とする請求項21に記載の情報保存装置の動作方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080133836A KR20100075203A (ko) | 2008-12-24 | 2008-12-24 | 정보저장장치 및 그의 동작방법 |
KR10-2008-0133836 | 2008-12-24 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010153022A JP2010153022A (ja) | 2010-07-08 |
JP2010153022A5 true JP2010153022A5 (ja) | 2013-02-28 |
JP5478238B2 JP5478238B2 (ja) | 2014-04-23 |
Family
ID=42265815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009291226A Active JP5478238B2 (ja) | 2008-12-24 | 2009-12-22 | 情報保存装置及びその動作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8144503B2 (ja) |
JP (1) | JP5478238B2 (ja) |
KR (1) | KR20100075203A (ja) |
CN (1) | CN101763889B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5431400B2 (ja) * | 2011-03-28 | 2014-03-05 | 株式会社東芝 | 磁気記憶素子 |
JP6093146B2 (ja) | 2012-10-25 | 2017-03-08 | 株式会社東芝 | 磁性細線を有する磁気メモリおよびその書き込み方法 |
US9123878B2 (en) | 2013-09-09 | 2015-09-01 | Kabushiki Kaisha Toshiba | Magnetic memory device utilizing magnetic domain wall motion |
CN105096963B (zh) * | 2014-04-25 | 2018-06-26 | 华为技术有限公司 | 写装置及磁性存储器 |
CN105632544B (zh) * | 2014-10-27 | 2018-05-04 | 华为技术有限公司 | 一种磁性存储器 |
JP7003991B2 (ja) * | 2017-04-14 | 2022-01-21 | Tdk株式会社 | 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子 |
KR102663631B1 (ko) | 2019-07-22 | 2024-05-16 | 삼성전자주식회사 | 자기 메모리 장치 |
KR102254252B1 (ko) * | 2019-11-20 | 2021-05-20 | 서울대학교산학협력단 | 자구벽 이동 소자 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003331115A (ja) * | 2002-05-14 | 2003-11-21 | Yuichiro Hayashi | 全部原価計算・会計システム |
CN1497603A (zh) * | 2002-10-23 | 2004-05-19 | 恩益禧电子股份有限公司 | 磁性随机存取存储器及其数据写入方法 |
JP2007201059A (ja) * | 2006-01-25 | 2007-08-09 | Toshiba Corp | 磁気素子、磁気記録装置及び書き込み方法 |
KR100718153B1 (ko) | 2006-02-17 | 2007-05-14 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용한 자기메모리 |
KR100754397B1 (ko) | 2006-02-22 | 2007-08-31 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용한 자기메모리 |
KR100695171B1 (ko) | 2006-02-23 | 2007-03-14 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용하는 자기 메모리 장치 |
JP2007317895A (ja) * | 2006-05-26 | 2007-12-06 | Fujitsu Ltd | 磁気抵抗メモリ装置 |
JP4969981B2 (ja) * | 2006-10-03 | 2012-07-04 | 株式会社東芝 | 磁気記憶装置 |
KR100829569B1 (ko) * | 2006-10-18 | 2008-05-14 | 삼성전자주식회사 | 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법 |
WO2008108109A1 (ja) * | 2007-03-08 | 2008-09-12 | Nec Corporation | 磁気メモリセル及び磁気ランダムアクセスメモリ |
-
2008
- 2008-12-24 KR KR1020080133836A patent/KR20100075203A/ko not_active Application Discontinuation
-
2009
- 2009-06-25 US US12/457,908 patent/US8144503B2/en active Active
- 2009-12-01 CN CN200910246686.1A patent/CN101763889B/zh active Active
- 2009-12-22 JP JP2009291226A patent/JP5478238B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010153022A5 (ja) | ||
JP5345091B2 (ja) | 情報保存装置及びその動作方法 | |
JP5444470B2 (ja) | 磁気レーストラック・メモリのためのアレイ・アーキテクチャおよび操作 | |
JP4911318B2 (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
JP2007310949A5 (ja) | ||
JP4969981B2 (ja) | 磁気記憶装置 | |
KR101430170B1 (ko) | 자구벽 이동을 이용한 정보저장장치의 구동방법 | |
KR101431761B1 (ko) | 정보저장장치 및 그의 동작방법 | |
TWI225254B (en) | Improved magnetic RAM and array architecture using a two transistor, one MTJ cell | |
JP5478238B2 (ja) | 情報保存装置及びその動作方法 | |
JP2006294179A5 (ja) | ||
JP2006179158A5 (ja) | ||
JP2009259379A5 (ja) | ||
CN107808680A (zh) | 存储装置 | |
WO2018100954A1 (ja) | 抵抗変化型記憶素子のデータ書き込み装置 | |
JP2013131262A5 (ja) | ||
JP2016167333A (ja) | 疑似ページモードのメモリアーキテクチャおよび方法 | |
JP3884399B2 (ja) | 磁気記憶装置 | |
JP2007504592A5 (ja) | ||
CN114446341A (zh) | 一种存储器的字线驱动电路及时序控制方法 | |
JP2013191265A5 (ja) | 記憶装置及び記憶装置の駆動方法 | |
JP7000370B2 (ja) | 磁気記憶装置 | |
JP2008091005A5 (ja) | ||
US6912174B2 (en) | Thin film magnetic memory device suppressing influence of magnetic field noise from power supply wiring | |
TW565841B (en) | Magnetic random access memory circuit |