JP2010147187A - 半導体素子収納用パッケージ及び半導体装置並びにそれらの製造方法 - Google Patents
半導体素子収納用パッケージ及び半導体装置並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP2010147187A JP2010147187A JP2008321463A JP2008321463A JP2010147187A JP 2010147187 A JP2010147187 A JP 2010147187A JP 2008321463 A JP2008321463 A JP 2008321463A JP 2008321463 A JP2008321463 A JP 2008321463A JP 2010147187 A JP2010147187 A JP 2010147187A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- coaxial connector
- package
- wiring pattern
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
Landscapes
- Semiconductor Lasers (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
【解決手段】 この半導体素子収納用パッケージの製造方法は、基体の一方の面に設けられた中継基板載置部に、配線パターンを有する中継基板を載置する第1工程と、前記中継基板載置部の、前記中継基板に隣接する部分に形成されている掘り込み部に、固着剤を供給する第2工程と、前記固着剤を溶融させ、毛細管現象を利用して前記中継基板載置部と前記中継基板との間に展延させる第3工程と、前記基体の前記一方の面の外縁部に設けられた枠体に、同軸コネクタを固定する第4工程と、前記同軸コネクタと前記配線パターンとを電気的に接続する第5工程と、を有することを要件とする。
【選択図】 図3
Description
[本発明の第1の実施の形態に係る半導体素子収納用パッケージの構造]
始めに、本発明の第1の実施の形態に係る半導体素子収納用パッケージの構造について説明する。図1は、本発明の第1の実施の形態に係る半導体素子収納用パッケージを例示する平面図である。図2は、本発明の第1の実施の形態に係る半導体素子収納用パッケージを例示する図1のA−A線に沿う断面図である。図3は、本発明の第1の実施の形態に係る半導体素子収納用パッケージを例示する図1のB−B線に沿う断面図である。
続いて、本発明の第1の実施の形態に係る半導体素子収納用パッケージの製造方法について説明する。本発明の第1の実施の形態に係る半導体素子収納用パッケージ10の製造方法の特徴は、中継基板15を固着層21を介して中継基板載置部14の載置面14aに固着する工程にある。その他に関しては、周知の方法で製造することができる。そこで、以下に、中継基板15を固着層21を介して中継基板載置部14の載置面14aに固着する工程についてのみ説明する。
本発明の第2の実施の形態は、本発明の第1の実施の形態に係る半導体素子収納用パッケージに半導体素子を搭載した半導体装置に関する。
始めに、本発明の第2の実施の形態に係る半導体装置の構造について説明する。図11は、本発明の第2の実施の形態に係る半導体装置を例示する平面図である。図12は、本発明の第2の実施の形態に係る半導体装置を例示する図11のD−D線に沿う断面図である。図13は、本発明の第2の実施の形態に係る半導体装置を例示する図11のE−E線に沿う断面図である。図11〜図13において、図1〜3に示す半導体素子収納用パッケージ10と同一構成部分には同一符号を付し、その説明を省略する場合がある。
本発明の第2の実施の形態に係る半導体装置の製造方法は、本発明の第1の実施の形態に係る製造方法で製造された半導体素子収納用パッケージ10に周知の方法で半導体素子33を搭載し、周知の方法で半導体素子33の電極パッド33aと中継基板15の配線パターン15aとをボンディングワイヤ37により接続し、周知の方法で枠体12の面12aに蓋体38を接合することにより製造することができるため、詳細な製造方法の説明は省略する。
11 基体
11a,12a,16a 面
12 枠体
12b コネクタ固定部
12c 貫通孔
14 中継基板載置部
14a 載置面
14b 掘り込み部
15 中継基板
15a 配線パターン
16 半導体素子搭載用基板
19 同軸コネクタ
19a 中心導体
19b 誘電体
19c 外周導体
21,22,23 固着層
21a 固着剤
30 半導体装置
33 半導体素子
33a 電極パッド
37 ボンディングワイヤ
38 蓋体
L1,L2,L3 長さ
T1,T2 厚さ
Claims (6)
- 基体の一方の面に設けられた中継基板載置部に、配線パターンを有する中継基板を載置する第1工程と、
前記中継基板載置部の、前記中継基板に隣接する部分に形成されている掘り込み部に、固着剤を供給する第2工程と、
前記固着剤を溶融させ、毛細管現象を利用して前記中継基板載置部と前記中継基板との間に展延させる第3工程と、
前記基体の前記一方の面の外縁部に設けられた枠体に、同軸コネクタを固定する第4工程と、
前記同軸コネクタと前記配線パターンとを電気的に接続する第5工程と、を有する半導体素子収納用パッケージの製造方法。 - 前記同軸コネクタは、外周導体と、前記外周導体に充填された誘電体と、前記誘電体の中心に設けられた中心導体と、を有し、
前記第4工程において、前記同軸コネクタは、前記中心導体の一端が前記枠体の内側に突出するように、前記枠体に固定され、
前記第5工程において、前記枠体の内側に突出した前記中心導体の一端は、前記配線パターンと電気的に接続される請求項1記載の半導体素子収納用パッケージの製造方法。 - 請求項1又は2記載の半導体素子収納用パッケージの内部に、電極パッドを有する半導体素子を搭載する第6工程と、
前記電極パッドと前記配線パターンとを電気的に接続する第7工程と、を有する半導体装置の製造方法。 - 基体と、
前記基体の一方の面の外縁部に設けられた枠体と、
前記枠体に固定された同軸コネクタと、
前記基体の前記一方の面に設けられた中継基板載置部に載置され、前記同軸コネクタと電気的に接続される配線パターンを有する中継基板と、を有し、
前記中継基板載置部の、前記中継基板に隣接する部分に掘り込み部が形成されている半導体素子収納用パッケージ。 - 前記同軸コネクタは、外周導体と、前記外周導体に充填された誘電体と、前記誘電体の中心に設けられた中心導体と、を有し、
前記中心導体の一端は前記枠体の内側に突出し、
前記枠体の内側に突出した前記中心導体の一端は、前記配線パターンと電気的に接続されている請求項4記載の半導体素子収納用パッケージ。 - 請求項4又は5記載の半導体素子収納用パッケージの内部に、電極パッドを有する半導体素子が搭載され、
前記電極パッドは、前記配線パターンと電気的に接続されている半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008321463A JP5225825B2 (ja) | 2008-12-17 | 2008-12-17 | 半導体素子収納用パッケージの製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008321463A JP5225825B2 (ja) | 2008-12-17 | 2008-12-17 | 半導体素子収納用パッケージの製造方法及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010147187A true JP2010147187A (ja) | 2010-07-01 |
JP2010147187A5 JP2010147187A5 (ja) | 2011-12-01 |
JP5225825B2 JP5225825B2 (ja) | 2013-07-03 |
Family
ID=42567310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008321463A Active JP5225825B2 (ja) | 2008-12-17 | 2008-12-17 | 半導体素子収納用パッケージの製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5225825B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2402476A1 (en) | 2010-06-29 | 2012-01-04 | Kabushiki Kaisha Kobe Seiko Sho | Shearing die and method for manufacturing the same |
JP2014232796A (ja) * | 2013-05-29 | 2014-12-11 | 京セラ株式会社 | 光半導体素子収納用パッケージおよびこれを備えた実装構造体 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004022956A (ja) * | 2002-06-19 | 2004-01-22 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2006128323A (ja) * | 2004-10-27 | 2006-05-18 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
-
2008
- 2008-12-17 JP JP2008321463A patent/JP5225825B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004022956A (ja) * | 2002-06-19 | 2004-01-22 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2006128323A (ja) * | 2004-10-27 | 2006-05-18 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2402476A1 (en) | 2010-06-29 | 2012-01-04 | Kabushiki Kaisha Kobe Seiko Sho | Shearing die and method for manufacturing the same |
JP2014232796A (ja) * | 2013-05-29 | 2014-12-11 | 京セラ株式会社 | 光半導体素子収納用パッケージおよびこれを備えた実装構造体 |
Also Published As
Publication number | Publication date |
---|---|
JP5225825B2 (ja) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5397962B2 (ja) | 半導体素子パッケージを形成する方法 | |
JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2005317998A5 (ja) | ||
JP5009576B2 (ja) | 半導体装置の製造方法 | |
JPH1022589A (ja) | 電子部品搭載用基板及びその製造方法 | |
CN103515348A (zh) | 布线基板 | |
JP5225825B2 (ja) | 半導体素子収納用パッケージの製造方法及び半導体装置の製造方法 | |
JP2008288490A (ja) | チップ内蔵基板の製造方法 | |
JP2002222824A (ja) | 半導体装置及びその製造方法 | |
JP2007220873A (ja) | 半導体装置及びその製造方法 | |
JP5193522B2 (ja) | 半導体素子収納用セラミックパッケージとその製造方法 | |
JP4137981B2 (ja) | 半導体装置の製造方法 | |
JP4243178B2 (ja) | 半導体装置の製造方法 | |
JP2014086963A (ja) | パッケージおよびパッケージの製造方法 | |
JP2008010922A (ja) | 圧電発振器 | |
JP2010147187A5 (ja) | ||
JPH09293961A (ja) | 電子部品の実装方法 | |
JP2017079258A (ja) | 電子部品搭載用基板および電子装置 | |
JP2004015064A (ja) | 両面の端子が連結された基板及びこれを製造する方法 | |
JP2010141112A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20040010923A (ko) | Mems 소자의 칩규모 패키지 및 이의 제조방법 | |
JP4523022B2 (ja) | 半導体装置の製造方法 | |
JP3726718B2 (ja) | 半導体装置 | |
JPH0823162A (ja) | 半導体装置の回路基板への接合方法 | |
JPH02278753A (ja) | 薄型パッケージ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5225825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |