JP2010146676A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2010146676A JP2010146676A JP2008325042A JP2008325042A JP2010146676A JP 2010146676 A JP2010146676 A JP 2010146676A JP 2008325042 A JP2008325042 A JP 2008325042A JP 2008325042 A JP2008325042 A JP 2008325042A JP 2010146676 A JP2010146676 A JP 2010146676A
- Authority
- JP
- Japan
- Prior art keywords
- read
- transistor
- sram cell
- sram
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】半導体記憶装置は、複数のSRAMセルMCがマトリクス状に配置されたメモリセルアレイを有する。SRAMセルMCは、第1のインバータINV1と、第1のインバータINV1と入力端及び出力端が相互に接続された第2のインバータINV2と、第1のインバータINV1又は第2のインバータINV2のいずれか一方の入力端にゲートが接続された第1の読み出しドライバトランジスタQrd1と、第1の読み出しドライバトランジスタQrd1を介して第1の読み出しビット線RBLと接続され、ゲートが読み出しワード線RWLに接続された第1の読み出し転送トランジスタQrx1とを備える。第1の読み出し転送トランジスタQrx1は、メモリセルアレイ内の少なくとも2つのSRAMセルMC1、MC2の間で共有される。
【選択図】図1
Description
図1は、本発明の第1の実施の形態に係る半導体記憶装置に使用されるSRAMセルMCの回路図である。
図5は、本発明の第2の実施の形態に係る半導体記憶装置に使用されるSRAMセルMCの回路図である。
図9は、本発明の第3の実施の形態に係る半導体記憶装置に使用されるSRAMセルMCの回路図である。
図10は、本発明の第3の実施の形態の他の例に係る半導体記憶装置に使用されるSRAMセルMCの回路図である。
図12は、本発明の第4の実施の形態に係る半導体記憶装置に使用されるSRAMセルMCの回路図である。
Claims (5)
- 複数のSRAMセルがマトリクス状に配置されたメモリセルアレイを有する半導体記憶装置であって、
前記SRAMセルは、
第1のPMOSトランジスタ及び第1のNMOSトランジスタからなる第1のインバータと、
第2のPMOSトランジスタ及び第2のNMOSトランジスタからなり、前記第1のインバータと入力端及び出力端が相互に接続された第2のインバータと、
第1の書き込みビット線と前記第1のインバータの出力端との間に接続され、ゲートが書き込みワード線に接続された第1の書き込み転送トランジスタと、
第2の書き込みビット線と前記第2のインバータの出力端との間に接続され、ゲートが前記書き込みワード線に接続された第2の書き込み転送トランジスタと、
前記第1のインバータ又は前記第2のインバータのいずれか一方の入力端にゲートが接続された第1の読み出しドライバトランジスタと、
前記第1の読み出しドライバトランジスタを介して第1の読み出しビット線と接続され、ゲートが読み出しワード線に接続された第1の読み出し転送トランジスタとを備え、
前記第1の読み出し転送トランジスタは、前記メモリセルアレイ内の少なくとも2つの前記SRAMセルの間で共有される
ことを特徴とする半導体記憶装置。 - 前記メモリセルアレイ内において、
隣接する2つの前記SRAMセルの前記第1の読み出しドライバトランジスタの一端が互いに接続されるとともに、隣接する2つの前記SRAMセルの間で前記第1の読み出し転送トランジスタが共有されている
ことを特徴とする請求項1記載の半導体記憶装置。 - 前記第1のインバータ又は前記第2のインバータの他方の入力端にゲートが接続された第2の読み出しドライバトランジスタと、
前記第2の読み出しドライバトランジスタを介して第2の読み出しビット線と接続され、ゲートが前記読み出しワード線に接続された第2の読み出し転送トランジスタとをさらに備え、
前記メモリセルアレイ内において、
一の前記SRAMセルと一の側で隣接する前記SRAMセルとの前記第1の読み出しドライバトランジスタの一端が互いに接続されるとともに、一の前記SRAMセルと一の側で隣接する前記SRAMセルとの間で前記第1の読み出し転送トランジスタが共有され、
一の前記SRAMセルと、他の側で隣接する前記SRAMセルとの前記第2の読み出しドライバトランジスタの一端が互いに接続されるとともに、一の前記SRAMセルと、他の側で隣接する前記SRAMセルとの間で前記第2の読み出し転送トランジスタが共有されている
ことを特徴とする請求項1記載の半導体記憶装置。 - 前記第1のインバータ又は前記第2のインバータの他方の入力端にゲートが接続された第2の読み出しドライバトランジスタをさらに備え、
前記メモリセルアレイ内において、
一の方向に並ぶ複数の前記SRAMセルの前記第1の読み出しドライバトランジスタの一端及び前記第2の読み出しドライバトランジスタの一端が共通接続されるとともに、一の方向に並ぶ複数の前記SRAMセルの間で前記第1の読み出し転送トランジスタが共有されている
ことを特徴とする請求項1記載の半導体記憶装置。 - 前記メモリセルアレイ内において、
一の方向に並ぶ複数の前記SRAMセルの前記第1の読み出しドライバトランジスタの一端が共通接続されるとともに、一の方向に並ぶ複数の前記SRAMセルの間で前記第1の読み出し転送トランジスタが共有されている
ことを特徴とする請求項1記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325042A JP5259376B2 (ja) | 2008-12-22 | 2008-12-22 | 半導体記憶装置 |
US12/641,247 US8072833B2 (en) | 2008-12-22 | 2009-12-17 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008325042A JP5259376B2 (ja) | 2008-12-22 | 2008-12-22 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010146676A true JP2010146676A (ja) | 2010-07-01 |
JP5259376B2 JP5259376B2 (ja) | 2013-08-07 |
Family
ID=42265814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008325042A Expired - Fee Related JP5259376B2 (ja) | 2008-12-22 | 2008-12-22 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8072833B2 (ja) |
JP (1) | JP5259376B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015505423A (ja) * | 2012-01-17 | 2015-02-19 | 日本テキサス・インスツルメンツ株式会社 | 片側バッファを備え非対称に構築されるスタティックランダムアクセスメモリセル |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11170292B2 (en) * | 2017-09-21 | 2021-11-09 | The Trustees Of Columbia University In The City Of New York | Static random-access memory for deep neural networks |
US10276581B1 (en) | 2017-10-31 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit chip and manufacturing method thereof |
KR102216625B1 (ko) * | 2017-12-29 | 2021-02-17 | 주식회사 유엑스팩토리 | 전치 읽기를 지원하는 sram 셀 및 그를 이용한 sram |
US10636481B1 (en) * | 2019-05-13 | 2020-04-28 | National Tsing Hua University | Memory cell for computing-in-memory applications, memory unit for computing-in-memory applications and computing method thereof |
US20230282253A1 (en) * | 2022-03-02 | 2023-09-07 | Arm Limited | Multi-Bitcell Structure with Shared Read Port |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63205890A (ja) * | 1987-02-23 | 1988-08-25 | Hitachi Ltd | 半導体メモリ装置 |
JPH05175461A (ja) * | 1991-12-26 | 1993-07-13 | Fujitsu Ltd | マルチポートsram |
JPH09306171A (ja) * | 1996-05-10 | 1997-11-28 | Nec Corp | 多ポートメモリ回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07240095A (ja) | 1994-02-28 | 1995-09-12 | Toshiba Corp | マルチポートメモリ |
JPH117773A (ja) | 1997-06-18 | 1999-01-12 | Sony Corp | 半導体記憶装置 |
JP4171201B2 (ja) * | 2001-10-23 | 2008-10-22 | 松下電器産業株式会社 | 半導体記憶装置 |
US7042792B2 (en) * | 2004-01-14 | 2006-05-09 | Integrated Device Technology, Inc. | Multi-port memory cells for use in FIFO applications that support data transfers between cache and supplemental memory arrays |
US7599302B2 (en) * | 2005-07-19 | 2009-10-06 | Cisco Technology, Inc. | Dynamic enforcement of MPLS-TE inter-domain policy and QoS |
JP2007193928A (ja) * | 2005-12-19 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2007213699A (ja) | 2006-02-09 | 2007-08-23 | Toshiba Corp | 半導体記憶装置 |
JP2009272023A (ja) * | 2008-05-12 | 2009-11-19 | Toshiba Corp | 半導体記憶装置 |
-
2008
- 2008-12-22 JP JP2008325042A patent/JP5259376B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-17 US US12/641,247 patent/US8072833B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63205890A (ja) * | 1987-02-23 | 1988-08-25 | Hitachi Ltd | 半導体メモリ装置 |
JPH05175461A (ja) * | 1991-12-26 | 1993-07-13 | Fujitsu Ltd | マルチポートsram |
JPH09306171A (ja) * | 1996-05-10 | 1997-11-28 | Nec Corp | 多ポートメモリ回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015505423A (ja) * | 2012-01-17 | 2015-02-19 | 日本テキサス・インスツルメンツ株式会社 | 片側バッファを備え非対称に構築されるスタティックランダムアクセスメモリセル |
Also Published As
Publication number | Publication date |
---|---|
US20100157661A1 (en) | 2010-06-24 |
JP5259376B2 (ja) | 2013-08-07 |
US8072833B2 (en) | 2011-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4868934B2 (ja) | 半導体記憶装置 | |
US20080049484A1 (en) | Semiconductor memory device where write and read disturbances have been improved | |
US7989897B2 (en) | Semiconductor device | |
CN109427391B (zh) | 半导体存储器件、用于其的写入辅助电路及其控制方法 | |
US6885609B2 (en) | Semiconductor memory device supporting two data ports | |
JP5259376B2 (ja) | 半導体記憶装置 | |
KR101491193B1 (ko) | Sram 워드라인 커플링 노이즈 제한 | |
KR100539229B1 (ko) | 듀얼 포트 반도체 메모리 장치 | |
US10453522B2 (en) | SRAM with stacked bit cells | |
JP2007220262A (ja) | 半導体記憶装置 | |
JP2006093696A (ja) | 集積回路メモリ装置 | |
JP2007180508A (ja) | 積層メモリセル | |
JP4473901B2 (ja) | 半導体記憶装置 | |
JP2009272587A (ja) | 半導体記憶装置 | |
JP5083309B2 (ja) | 半導体メモリ | |
US8929154B2 (en) | Layout of memory cells | |
JP2009110594A (ja) | 半導体記憶装置 | |
JP2005039294A (ja) | 半導体記憶装置 | |
KR102397737B1 (ko) | 혼합 문턱 전압 메모리 어레이 | |
JP2007273003A (ja) | 半導体記憶装置 | |
CN114725110A (zh) | 用于形成sram存储单元结构的半导体器件和方法 | |
CN117795603A (zh) | 低泄漏漏极编程rom | |
JP2008065863A (ja) | 半導体記憶装置 | |
JP2010129144A (ja) | 半導体記憶装置 | |
KR20020072769A (ko) | 프리챠지 회로 및 이를 이용한 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130424 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |