JP2010134454A - 画像入出力装置 - Google Patents

画像入出力装置 Download PDF

Info

Publication number
JP2010134454A
JP2010134454A JP2009251775A JP2009251775A JP2010134454A JP 2010134454 A JP2010134454 A JP 2010134454A JP 2009251775 A JP2009251775 A JP 2009251775A JP 2009251775 A JP2009251775 A JP 2009251775A JP 2010134454 A JP2010134454 A JP 2010134454A
Authority
JP
Japan
Prior art keywords
layer
electrode
transistor
output device
image input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009251775A
Other languages
English (en)
Other versions
JP2010134454A5 (ja
JP5577073B2 (ja
Inventor
Jun Koyama
潤 小山
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009251775A priority Critical patent/JP5577073B2/ja
Publication of JP2010134454A publication Critical patent/JP2010134454A/ja
Publication of JP2010134454A5 publication Critical patent/JP2010134454A5/ja
Application granted granted Critical
Publication of JP5577073B2 publication Critical patent/JP5577073B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Facsimile Heads (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】画像の読み取り精度を向上させる。
【解決手段】画像の表示及び画像の読み取りを行う画素を有し、画素は、光検出素子、着色層、及び表示素子を有し、光検出素子上に着色層を設け、着色層上に表示素子を設けた構造とする。光検出素子上に着色層を設けて光検出素子と着色層の間隔を短くすることにより、光が所望の着色層を介して所望の光検出素子に入射しやすくなるため、カラーの被読み取り物であっても正確に読み取ることができる。
【選択図】図１

Description

画像の入力機能と出力機能を併せ持つ画像入出力装置に関する。
近年、液晶表示装置などの表示装置に別の機能を付加した多機能デバイスの一つとして表示（出力）機能及び読み取り（入力）機能を併せ持つデバイス（以下画像入出力装置という）が知られている。
画像入出力装置は、画素部に表示素子と光検出素子を有し、表示素子を用いて表示動作を行い、光検出素子を用いて被読み取り物（指、ペン、または原稿など）を読み取ることができる。この構成により、画像入出力装置は、例えばタッチパネルのような位置検出又は文字の入出力などの機能、指紋認証機能、及びスキャナーのような読み取り動作を行い、読み取った画像を画素部に表示させる機能などを有することができる。また読み取り動作では、例えばカラーフィルタ（着色層ともいう）を用いることにより、被読み取り物をカラーで読み取り、フルカラーで表示させることもできる。（例えば特許文献１）
特開２００７−３３７８９号公報
特許文献１に示す従来の画像入出力装置は、画素に表示素子と受光素子（光検出素子ともいう）を有し、いずれか一方の基板（ＴＦＴ基板）に表示素子及び受光素子が設けられ、他方の基板（対向電極基板）に着色層（カラーフィルタ）が設けられ、両方の基板が貼り合わされた構成であり、一方の基板を最下層部とすると、着色層は表示素子の上層に配置される。このような構成の場合、着色層と受光素子との間に表示素子があり、着色層と受光素子との間に一定以上の間隔があるため、読み取り時において入射した光が着色層を介さずに受光素子に入射する可能性が高く、入射した光が着色層を介さずに受光素子に入射すると被読み取り物の色を正確に読み取ることができない。このように従来の画像入出力装置は、読み取り精度が低いといった問題がある。
上記問題を鑑み、本発明の一態様は、画像の読み取り精度を向上させることを課題の一つとし、特にカラーによる画像の読み取り精度を向上させることを課題の一つとする。
本明細書に開示する発明の一形態は、画像の表示及び画像の読み取りを行う画素を有し、画素は、光検出素子、着色層、及び表示素子を有し、光検出素子上に着色層を設け、着色層上に表示素子を設けることで光検出素子と着色層の間隔を短くした画像入出力装置である。
本明細書に開示する発明の一形態の構成としては、画像の表示及び画像の読み取りを行う画素を有し、画素は、光検出素子と、光検出素子上に設けられた着色層と、着色層上に設けられた表示素子と、を有する構成である。
他の構成としては、画像の表示及び画像の読み取りを行う画素を有し、画素は、第１のトランジスタ及び第２のトランジスタと、アノード及びカソードを有し、アノード及びカソードのいずれか一方が第２のトランジスタのゲート電極に電気的に接続された光検出素子と、第１のトランジスタ、第２のトランジスタ、及び光検出素子上に設けられた第１の保護膜と、第１の保護膜上に設けられた着色層と、着色層上に設けられた第２の保護膜と、第２の保護膜上に設けられた液晶素子と、を有し、液晶素子は、第１の保護膜、着色層、及び第２の保護膜に設けられた開口部を介して第１のトランジスタのソース電極またはドレイン電極に電気的に接続された第１の電極と、第２の電極と、第１の電極及び第２の電極により電圧が印加される液晶層と、を有する構成である。
他の構成としては、画像の表示及び画像の読み取りを行う画素を有し、画素は、第１のトランジスタ及び第２のトランジスタと、アノード及びカソードを有し、アノード及びカソードのいずれか一方が第２のトランジスタのゲート電極に電気的に接続された光検出素子と、第１のトランジスタ、第２のトランジスタ、及び光検出素子上に設けられた第１の保護膜と、第１の保護膜を挟んで第１のトランジスタ及び第２のトランジスタのいずれかの上に設けられた遮光層と、第１の保護膜上の遮光層が設けられていない部分に設けられた着色層と、遮光層及び着色層上に設けられた第２の保護膜と、第２の保護膜上に設けられた液晶素子と、を有し、液晶素子は、第１の保護膜、着色層、及び第２の保護膜に設けられた開口部を介して第１のトランジスタのソース電極またはドレイン電極に電気的に接続された第１の電極と、第２の電極と、第１の電極及び第２の電極により電圧が印加される液晶層と、を有する構成である。
光検出素子は、Ｐ型及びＮ型のいずれか一方の導電型である第１の半導体層と、第１の半導体層上に設けられ、第１の半導体層より抵抗値が高い第２の半導体層と、第２の半導体層上に設けられ、Ｐ型及びＮ型のいずれか他方の導電型であり、第２の半導体層より抵抗値が低い第３の半導体層と、を有する構成とすることもできる。
また、光検出素子は、Ｐ型及びＮ型のいずれか一方の導電型である第１の半導体領域と、第１の半導体領域より抵抗値が高い第２の半導体領域と、Ｐ型及びＮ型のいずれか他方の導電型であり、第２の半導体領域より抵抗値が低い第３の半導体領域と、を有する半導体層を有する構成とすることもできる。
なお、本明細書において、第１、第２などの序数を用いた用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
着色層と光検出素子との間隔を短くすることにより、光が着色層を介して光検出素子に入射しやすくなるため、カラーの被読み取り物であっても正確に読み取ることができ、読み取り精度を向上させることができる。
実施の形態１の画像入出力装置における画素構造の一例を示す断面図である。 実施の形態２の画像入出力装置における画素部の回路構成の一例を示す回路図である。 実施の形態２の画像入出力装置における画素部の構成の一例を示すブロック図である。 実施の形態２の画像入出力装置における画素部の構成の一例を示す回路図である。 実施の形態２の画像入出力装置における画素部の構造の一例を示す断面図である。 実施の形態２の画像入出力装置における画素の構造の一例を示す断面図である。 実施の形態２の画像入出力装置における遮光層を設けた場合の画像入出力装置の構造の一例を示す断面図である。 実施の形態２の画像入出力装置の機能を示す図である。 実施の形態２の画像入出力装置の機能を示す図である。 実施の形態３の画像入出力装置における画素の作製方法の一例を示す断面図である。 実施の形態３の画像入出力装置における画素の作製方法の一例を示す断面図である。 実施の形態３の画像入出力装置における画素の作製方法の一例を示す断面図である。 実施の形態３の画像入出力装置における画素の作製方法の一例を示す断面図である。 実施の形態３の画像入出力装置における画素の作製方法の一例を示す断面図である。 実施の形態３の画像入出力装置における画素の作製方法の一例を示す断面図である。 実施の形態３の画像入出力装置における画素の作製方法の一例を示す断面図である。 実施の形態４の画像入出力装置における着色層及び遮光層の作製方法の一例を示す断面図である。 実施の形態５における画像入出力装置の構成の一例を示すブロック図である。 実施の形態６における画像入出力装置を表示部に有する電子機器の構成の一例を示す図である。
本明細書中に開示する発明の実施の形態について、図面を用いて以下に説明する。但し、本明細書中に開示する発明は、以下の説明に限定されず、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本明細書中に開示する発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
（実施の形態１）
本実施の形態では、本明細書に開示する発明の一形態である画像入出力装置について説明する。
本実施の形態の画像入出力装置は、画像の表示及び画像の読み取りを行う画素を有し、画素毎に画像表示（出力動作ともいう）及び画像読み取り（入力動作ともいう）も可能である。画素構造について図１を用いて説明する。図１は本実施の形態の画像入出力装置における画素構造の一例を示す断面図である。
図１に示す画素は、基板１０１上に設けられた光検出素子１０２と、光検出素子１０２上に設けられた着色層１０３と、着色層１０３上に設けられた表示素子１０４と、を有する。
なお、Ａの上にＢが設けられている（形成されている）、あるいは、Ａ上にＢが設けられている（形成されている）と明示的に記載する場合は、Ａの上にＢが直接接して設けられている（形成されている）ことに限定されない。直接接していない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。ここで、Ａ、Ｂは、対象物（例えば、素子、配線、電極、または層など）であるとする。
従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが設けられている（形成されている）と明示的に記載されている場合は、層Ａの上に直接接して層Ｂが設けられている（形成されている）場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が設けられていて（形成されていて）、その上に直接接して層Ｂが設けられている（形成されている）場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。
基板１０１としては、例えばガラス基板、石英基板、または可撓性基板などを用いることができる。可撓性基板とは、折り曲げることができる（フレキシブルであるともいう）基板であり、例えばポリカーボネート、ポリアリレート、またはポリエーテルスルフォンなどからなるプラスチック基板が可撓性基板として挙げられる。また、基板１０１としては、貼り合わせフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維状な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）などを用いることもできる。
光検出素子１０２は、入射する光の照度に応じて電流を生成する機能を有する素子であり、画像を読み取るための素子である。光検出素子１０２は、例えばフォトダイオードまたはフォトトランジスタなど用いて構成することができる。
着色層１０３は、カラーフィルタともいい、入射した光から特定の波長の光を取り出すことにより色を表現する層である。着色層１０３としては、少なくともＲ（赤）、Ｇ（緑）、及びＢ（青）のいずれかの着色層を適用することができ、また、例えばフォトリソグラフィー法またはインクジェット法などを用いて着色層１０３を形成することができる。
また、本実施の形態の画像入出力装置では、着色層１０３を平坦化膜として機能させることもできる。図１に示すように、基板１０１上には光検出素子１０２を有する領域とそれ以外の領域との段差が生じるが、着色層１０３を設けることにより段差をなだらかにする、より好ましくは無くすことができる。
なお、本実施の形態の画像入出力装置において、着色層１０３からの不純物の拡散を抑制する保護膜を設けることもできる。保護膜を設けることにより、着色層１０３中の例えば顔料または染料などが他の層へ拡散するのを抑制することができる。
表示素子１０４は、表示動作を行うための素子であり、例えば液晶素子及びＥＬ素子などを用いて構成することができる。
次に図１に示す画像入出力装置を一例として、本実施の形態の画像入出力装置の動作について説明する。
本実施の形態の画像入出力装置の動作は、主に表示動作及び読み取り動作に分けられる。それぞれの動作について以下に説明する。
表示動作では、画像データが画素に入力され、入力された画像データに基づいて画素の表示素子１０４に電圧が印加され、表示素子１０４は、印加された電圧に応じて表示動作を行う。
読み取り動作では、光検出素子１０２により、入射した光の照度に応じて電流が生成され、生成された電流を画像データとすることにより読み取り動作を行う。なお、着色層１０３を介して光が光検出素子１０２に入射するため、被読み取り物はカラー画像のデータとして読み取られる。
上記のように本実施の形態の画像入出力装置は、光検出素子上に着色層を設け、着色層上に表示素子を設けた構造である。該構造にすることにより、光検出素子と着色層との間隔を短くすることができ、例えば所望の色の着色層を介した光を入射するための光検出素子に所望の色以外の着色層を介して光が入射することを低減できる。このようにカラーの被読み取り物であっても正確に読み取ることができ、読み取り精度を向上させることができる。
（実施の形態２）
本実施の形態では、本明細書中に開示する発明の一形態として表示素子に液晶素子を用いた画像入出力装置について説明する。
まず本実施の形態の画像入出力装置の画素の回路構成について図２を用いて説明する。図２は本実施の形態の画像入出力装置の画素の回路構成の一例を示す回路図である。
図２に示すように、本実施の形態の画像入出力装置における画素は、表示回路３０２と、光検出回路３０３に分けることができ、表示回路３０２は、トランジスタ３２１と、液晶素子３２２と、容量素子３２３と、を有し、光検出回路３０３は、トランジスタ３３１と、光検出素子３３２と、を有する。
なお、本明細書において、トランジスタは、ゲート、ソース、及びドレインの少なくとも３つの端子を有する。
ゲートとは、ゲート電極及びゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と別の電極または別の配線とを電気的に接続させるための配線のことをいい、例えば表示装置における走査線もゲート配線に含まれる。
ソースとは、ソース領域、ソース電極、及びソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下であり、トランジスタのソースとして機能する領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいい、例えば表示装置における信号線がソース電極に電気的に接続される場合には信号線もソース配線に含まれる。
ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下であり、トランジスタのドレインとして機能する領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいい、例えば表示装置における信号線がドレイン電極に電気的に接続される場合には信号線もドレイン配線に含まれる。
また、本明細書において、トランジスタのソースとドレインは、トランジスタの構造や動作条件などによって変わるため、いずれの端子がソースまたはドレインであるかを限定することが困難である。そこで、本明細書においては、ソース及びドレインから任意に選択した一方の端子をソース及びドレインの一方と表記し、他方の端子をソース及びドレインの他方と表記する。
トランジスタ３２１は、ゲートが走査線３０４に電気的に接続され、ソース及びドレインの一方が信号線３０５に電気的に接続される。
液晶素子３２２は、第１端子及び第２端子を有し、第１端子がトランジスタ３２１のソース及びドレインの他方に電気的に接続され、第２端子に接地電位または一定の値の電位が与えられる。液晶素子３２２は、第１端子の一部または全部となる第１の電極と、第２端子の一部または全部となる第２の電極と、第１の電極と第２の電極の間に電圧が印加されることにより透過率が変化する液晶分子を有する層（液晶層という）により構成される。
なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶（ＰＡＬＣ）、バナナ型液晶を適用することができる。また液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード、またはブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどを適用することができる。
容量素子３２３は、保持容量として機能し、第１端子及び第２端子を有し、第１端子がトランジスタ３２１のソース及びドレインの他方に電気的に接続され、第２端子に接地電位または一定の値の電位が与えられる。容量素子３２３は、第１端子の一部または全部となる第１の電極と、第２端子の一部または全部となる第２の電極と、誘電体層により構成される。なお、容量素子３２３は、必ずしも設ける必要はない。
トランジスタ３３１は、ソース及びドレインの一方が信号線３０５に電気的に接続され、ソース及びドレインの他方が走査線３０４に電気的に接続される。
光検出素子３３２は、アノード及びカソードを有し、アノードがトランジスタ３３１のゲートに電気的に接続され、カソードが電位制御線３０６に電気的に接続される。本実施の形態では、一例として光検出素子３３２にＰＩＮダイオードを用いる。ＰＩＮダイオードは、アノードとなるＰ型の導電型を有する層または領域と、カソードとなるＮ型の導電型を有する層または領域と、アノード及びカソードの間に設けられ、アノード及びカソードにより抵抗値の高い高抵抗領域とから構成される。
また、複数の画素を設けて画素部を構成する場合、本実施の形態の画像入出力装置の画素部を例えば図３に示す構成とすることができる。図３は、本実施の形態の画像入出力装置の画素部の構成の一例を示すブロック図である。
図３（Ａ）に示す画像入出力装置３００の画素部３０１は、一つの表示回路３０２に対して一つの光検出回路３０３を設けた構成（第１の構成ともいう）である。第１の構成の場合、例えばＲＧＢなど複数の色を用いてフルカラー表示を行う場合、３つの表示回路と３つの光検出回路で１画素を構成し、色毎に光検出回路３０３により読み取り動作を行うことができるため、より精度の高い読み取り動作を行うことができる。
また、図３（Ｂ）に示す画像入出力装置３００の画素部３０１は、複数の表示回路３０２（図３（Ｂ）では３つ）に対して一つの光検出回路３０３を設けた構成（第２の構成ともいう）である。第２の構成の場合、例えばＲＧＢなど複数の色を用いてフルカラー表示を行う場合、３つの表示回路と１つの光検出回路で１画素を構成し、複数の色に対して一つの光検出回路３０３により読み取り動作を行うことができるため、回路面積を小さくすることができる。
次に図２に示す画素の動作について説明する。
図２に示す画素の動作は、表示（出力ともいう）期間と読み取り（入力ともいう）期間とに分けられる。それぞれの期間の動作について以下に説明する。
表示期間では、走査線３０４から入力される信号によりトランジスタ３２１がオン状態になる。
このとき信号線３０５からデータ信号に応じた電位が液晶素子３２２の第１端子に与えられ、液晶素子３２２の第１端子の電位はデータ信号の電位（Ｖｄａｔａともいう）となり、液晶素子３２２は、第１端子と第２端子の間に印加される電圧に応じた透過率に設定される。データ書き込み後、走査線３０４から入力される走査信号によりトランジスタ３２１がオフ状態になり、液晶素子３２２は、表示期間の間、設定された透過率を維持し、画素が表示状態となる。上記動作を走査線３０４毎に順次行い、すべての画素においてデータの書き込み及び表示が行われる。
読み取り期間では、入射した光の照度がデータとして読み取られる光検出回路３０３が選択され、選択された光検出回路３０３は、電位制御線３０６から一定値より高い電位が光検出素子３３２のカソードに与えられ、トランジスタ３３１のゲートに電位制御線３０６の電位に光検出素子３３２のアノードとカソードの間に印加される電圧を加えた電位が与えられる。このとき、入射した光の照度に応じた値の電流が光検出素子３３２により生成されるため、光検出素子３３２に入射した光の照度に応じた電圧が光検出素子３３２のアノードとカソードの間に印加される。また、信号線３０５の電位は一定の値にプリチャージされている。
さらにトランジスタ３３１がオン状態になると、信号線３０５から電荷が放出される。このとき予め信号線３０５から走査線３０４に電流が流れるように、走査線３０４の電位は一定値より低い電位に設定される。この信号線３０５の電位をデータとして読み取ることにより読み取り動作を行うことができる。
なお、本実施の形態の画像入出力装置の画素は、図２に示す回路構成に限定されず、例えば図２に示す回路構成に選択線及び選択スイッチを設けた構成Ａ若しくはリセット制御線及びリセットスイッチを設けた構成Ｂ、または構成Ａ及び構成Ｂを組み合わせた構成Ｃなども用いることができる。画素の他の構成について図４を用いて説明する。図４は本実施の形態の画像入出力装置における画素の構成の一例を示す回路図であり、図４では、一例として構成Ｃについて説明する。
図４に示す画素は、図２に示す画素と同様に表示回路３０２と、光検出回路３０３とに分けられる。表示回路３０２は、図２に示す表示回路３０２と同じ構成であり、トランジスタ３２１と、液晶素子３２２と、容量素子３２３と、を有する。なお、図２に示す画素の回路構成と同じ部分については図２に示す画素の説明を適宜援用する。
光検出回路３０３は、トランジスタ３３３と、トランジスタ３３４と、トランジスタ３３５と、光検出素子３３２と、を有する。
トランジスタ３３３は、選択スイッチとして機能し、ゲートが走査線３０９に電気的に接続され、ソース及びドレインの一方が信号線３０５に電気的に接続される。
トランジスタ３３４は、増幅素子として機能し、ソース及びドレインの一方が電源線３０８に電気的に接続され、ソース及びドレインの他方がトランジスタ３３３のソース及びドレインの他方に電気的に接続される。
トランジスタ３３５は、リセットスイッチとして機能し、ゲートがリセット制御線３０７に電気的に接続され、ソース及びドレインの一方が電源線３０８に電気的に接続され、ソース及びドレインの他方がトランジスタ３３４のゲートに電気的に接続される。
光検出素子３３２は、アノードに接地電位または所定の値である定電位が与えられ、カソードがトランジスタ３３５のソース及びドレインの他方に電気的に接続される。
なお、トランジスタ３３３乃至トランジスタ３３５としては、例えば図２に示すトランジスタ３３１に適用可能な構造のトランジスタを用いることができる。
図４に示す画素では、複数のトランジスタを用いて光検出回路３０３が構成される。複数のトランジスタを用いて光検出回路３０３を構成することにより安定した読み取り動作を行うことができる。
次に図４に示す画素の動作について説明する。
表示期間では、走査線３０４から入力される信号によりトランジスタ３２１がオン状態になる。
このとき信号線３０５からデータ信号に応じた電位が液晶素子３２２の第１端子に与えられ、液晶素子３２２の第１端子の電位はＶｄａｔａとなり、液晶素子３２２は第１端子と第２端子の間に印加される電圧に応じた透過率に設定される。データ書き込み後、走査線３０４から入力される走査信号によりトランジスタ３２１がオフ状態になり、液晶素子３２２は表示期間の間、設定された透過率を維持し、画素が表示状態となる。上記動作を走査線３０４毎に順次行い、すべての画素においてデータの書き込み及び表示が行われる。
読み取り期間では、まずリセット制御線３０７から入力されるリセット信号によりトランジスタ３３５がオン状態になる。このときトランジスタ３３４、トランジスタ３３５、及び光検出素子３３２のノードは電源線３０８の電位と等電位となり、リセット状態になる。
リセット終了後にトランジスタ３３５はオフ状態になる。このとき光検出素子３３２により、入射した光に応じた電流が生成され、生成された電流によりトランジスタ３３４のゲートの電位が低下する。さらに走査線３０９から入力される信号によりトランジスタ３３３がオン状態になる。よって信号線３０５に光検出素子３３２のカソードの電位がトランジスタ３３３及びトランジスタ３３４を介して与えられる。この信号線３０５の電位を画像データとすることにより、読み取り動作が行われる。
次に本実施の形態の画像入出力装置における画素の構造について図５を用いて説明する。図５は本実施の形態の画像入出力装置における画素の構造の一例を示す断面図である。
図５に示す画素は、基板５０１と、下地膜５０２と、素子形成層５０３と、層間膜５１２と、電極５１３１と、光検出素子３３２と、保護膜５１７と、着色層５１８と、保護膜５１９と、液晶素子３２２と、電極５２０２と、基板５２４と、を有する。
図５に示す画素において、下地膜５０２は基板５０１上に設けられ、素子形成層５０３は下地膜５０２上に設けられ、層間膜５１２は素子形成層５０３上に設けられ、電極５１３１、光検出素子３３２、及び電極５１３３は層間膜５１２上に設けられ、保護膜５１７は電極５１３１及び光検出素子３３２上に設けられ、着色層５１８は、保護膜５１７上に設けられ、保護膜５１９は着色層５１８上に設けられる。
基板５０１としては、上記実施の形態１の図１に示す基板１０１に適用可能な基板のいずれかを適用することができる。
下地膜５０２は、例えば酸化シリコン膜、窒化シリコン膜、または窒素を含む酸化シリコン膜などを用いることができる。また下地膜５０２は、上記に挙げたシリコン膜を積層して設けることもできる。なお下地膜５０２は必ずしも設ける必要はないが、下地膜５０２を設けることにより、例えば基板５０１から上層にアルカリ金属などの不純物が拡散するのを抑制することができる。また下地膜５０２を設ける場合には、基板５０１としてシリコン基板、金属基板、またはステンレス基板などを用いることもできる。
素子形成層５０３は、少なくともトランジスタ３２１、容量素子３２３、及びトランジスタ３３１を有する。素子形成層５０３の構造について以下に説明する。
素子形成層５０３は、半導体層５０３１、半導体層５０３２、及び半導体層５０３３と、絶縁膜５０６と、導電層５０７１、導電層５０７２、及び導電層５０７３と、導電層５０８１、導電層５０８２、及び導電層５０８３と、層間膜５０９と、層間膜５１０と、一対の電極５１１１、一対の電極５１１２、一対の電極５１１３と、を有する。
半導体層５０３１乃至半導体層５０３３は下地膜５０２上に設けられ、絶縁膜５０６は半導体層５０３１乃至半導体層５０３３上に設けられ、導電層５０７１は半導体層５０３１上の絶縁膜５０６の一部の上に設けられ、導電層５０７２は半導体層５０３２上の絶縁膜５０６の一部の上に設けられ、導電層５０７３は半導体層５０３３上の絶縁膜５０６の一部の上に設けられ、導電層５０８１は導電層５０７１の一部の上に設けられ、導電層５０８２は導電層５０７２の一部の上に設けられ、導電層５０８３は導電層５０７３の一部の上に設けられ、層間膜５０９は、絶縁膜５０６上、導電層５０７１乃至導電層５０７３上、及び導電層５０８１乃至導電層５０８３上に設けられ、層間膜５１０は層間膜５０９上に設けられ、電極５１１１乃至電極５１１３は層間膜５１０上に設けられる。
トランジスタ３２１は、半導体層５０３１、絶縁膜５０６、導電層５０７１、及び導電層５０８１を有し、半導体層５０３１は、一対の不純物領域５０４１と、一対の不純物領域５０４１の間に不純物領域５０４１より不純物濃度の低い一対の不純物領域５０５１と、一対の不純物領域５０５１の間にチャネル領域を有する。トランジスタ３２１において、絶縁膜５０６はゲート絶縁膜として機能し、導電層５０７１及び導電層５０８１はゲート電極として機能し、一対の不純物領域５０４１はソース領域及びドレイン領域として機能し、一対の不純物領域５０５１は低濃度不純物領域（ＬＤＤ：Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ領域ともいう）として機能する。さらに電極５１１１は、絶縁膜５０６、層間膜５０９、及び層間膜５１０に設けられた開口部を介して不純物領域５０４１に電気的に接続される。このとき一対の電極５１１１はソース電極及びドレイン電極として機能する。
容量素子３２３は、半導体層５０３２、絶縁膜５０６、導電層５０７２、及び導電層５０８２を有する。さらに電極５１１２は、絶縁膜５０６、層間膜５０９、及び層間膜５１０に設けられた開口部を介して半導体層５０３２に電気的に接続される。
トランジスタ３３１は、半導体層５０３３、絶縁膜５０６、導電層５０７３、及び導電層５０８３を有し、半導体層５０３３は、一対の不純物領域５０４２と、一対の不純物領域５０４２の間に不純物領域５０４２より不純物濃度の低い一対の不純物領域５０５２と、一対の不純物領域５０５２の間にチャネル領域を有する。トランジスタ３３１において、絶縁膜５０６はゲート絶縁膜として機能し、導電層５０７３及び導電層５０８３はゲート電極として機能し、一対の不純物領域５０４２はソース領域及びドレイン領域として機能し、一対の不純物領域５０５２は低濃度不純物領域として機能する。さらに電極５１１３は、絶縁膜５０６、層間膜５０９、及び層間膜５１０に設けられた開口部を介して不純物領域５０４２に電気的に接続される。このとき一対の電極５１１３はソース電極及びドレイン電極として機能する。
半導体層５０３１乃至半導体層５０３３は、例えば非晶質半導体、微結晶（マイクロクリスタルともいう）半導体、または多結晶半導体などを用いることができる。また、酸化物半導体を用いることもできる。酸化物半導体としては、例えば酸化亜鉛、またはＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物半導体などを用いることができる。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素または複数の金属元素を示す。例えばＭは、Ｇａである場合の他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。また、単結晶半導体を用いることができる。例えば基板５０１と半導体層５０３１乃至半導体層５０３３とを接合層を介して貼り合わせた構成とすることで単結晶シリコンを用いることもできる。このとき接合層は、接合面が平滑面を有し、親水性表面であり、水素を含有する酸化シリコン、水素を含有する窒化シリコン、酸素と水素を含有する窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを用いて形成することができる。
水素を含有する酸化シリコンとしては、例えば有機シランを用いて化学気相成長法により作製される酸化シリコンが好ましい。例えば有機シランを用いて形成された酸化シリコン膜を用いることによって、基板５０１と半導体層５０３１乃至半導体層５０３３との接合を強固にすることができるためである。有機シランとしては、例えばテトラエトキシシラン（略称：ＴＥＯＳ 化学式：Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（略称：ＴＭＳ 化学式：Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（略称：ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（略称：ＯＭＣＴＳ）、ヘキサメチルジシラザン（略称：ＨＭＤＳ）、トリエトキシシラン（化学式：ＳｉＨ（ＯＣ２Ｈ５）３）、又はトリスジメチルアミノシラン（化学式：ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。
なお、酸化シリコンを用いて接合層を形成する場合には、モノシラン、ジシラン、またはトリシランを原料ガスに用いてＣＶＤ法により形成することができる。また接合層として機能する酸化シリコン層は熱酸化膜でもよく、塩素を含んでいると好適である。
水素を含有する窒化シリコンは、シランガスとアンモニアガスを用いてプラズマＣＶＤ法により形成することができる。また、ガスに水素が加えられていても良い。酸素と水素を含有する窒化シリコンは、シランガスとアンモニアガスと亜酸化窒素ガスを用いてプラズマＣＶＤ法で作製することができる。いずれの場合でも、接合層としては、プラズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法などのＣＶＤ法により、シランガスなどを原料ガスとして用いて作製される酸化シリコン、酸化窒化シリコン、窒化酸化シリコンであって水素が含まれるものであれば適用することができる。
絶縁膜５０６としては、例えば窒化シリコン膜、酸化シリコン膜、または窒素を含む酸化シリコン膜などを適用することができる。
第１の導電層５０７１、第１の導電層５０７２及び第１の導電層５０７３としては、例えばチタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、及び銅のいずれかから選ばれた元素、若しくは上記に挙げた元素を主成分とする合金材料若しくは化合物材料、または上記に挙げた元素の窒化物などを用いることができる。
第２の導電層５０８１、第２の導電層５０８２及び第２の導電層５０８３は、例えばチタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、及び銅のいずれかから選ばれた元素、若しくは上記に挙げた元素を主成分とする合金材料若しくは化合物材料、または上記に挙げた元素の窒化物などを用いることができる。
なお、本実施の形態において、トランジスタ３２１及びトランジスタ３３１を順スタガ型トランジスタとして説明しているが、これに限定されず、逆スタガ型や、またコプレナー型のトランジスタを用いることもできる。また、デュアルゲート型やダブルゲート型のトランジスタなど、他の構造を適用することもできる。
層間膜５０９及び層間膜５１０としては、例えば酸化シリコン膜、窒化シリコン膜、または窒素を含む酸化シリコン膜などを用いることができる。また、層間膜５０９は、保護膜としての機能を有することもできる。
電極５１１１乃至電極５１１３としては、例えばチタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、アルミニウム、金、銀、及び銅のいずれかから選ばれた元素、若しくは上記に挙げた元素を主成分とする合金材料若しくは化合物材料、または上記に挙げた元素の窒化物などを用いることができる。また、複数の材料を用いて積層構造にすることもできる。
層間膜５１２は、例えば層間膜５０９及び層間膜５１０に適用可能な材料のいずれかを用いて形成することができる。
図５に示す画素では、光検出素子３３２としてＰＩＮフォトダイオードを用いている。構造について以下に説明する。
図５に示す光検出素子３３２は、電極５１３２と、電極５１３３と、半導体層５１４と、半導体層５１５と、半導体層５１６と、電極５２０２と、を有する。なお、図５において、光検出素子３３２は、平面視においてトランジスタ３３１のみに重なるように示しているが、これに限定されず、トランジスタ３２１、容量素子３２３に重なるように配置することもできる。
電極５１３２及び電極５１３３は、層間膜５１２上に設けられ、半導体層５１４は電極５１３２に接するように設けられ、半導体層５１５は半導体層５１４上に設けられ、半導体層５１６は半導体層５１５上に設けられ、電極５２０２は保護膜５１９上に設けられる。
半導体層５１４は、Ｐ型及びＮ型のいずれか一方の導電型である半導体層であり、半導体層５１５は、半導体層５１４より抵抗値が高い半導体層である。半導体層５１５を設けることにより、空乏層を厚くすることができるため、寄生容量の影響を低減することができる。半導体層５１６は、半導体層５１５より抵抗値が低い層である。なお半導体層５１５として例えば真性半導体を用いることができるが、必ずしも真性半導体に限定されず、不純物元素が添加された構成とすることもできる。半導体層５１４、半導体層５１５、及び半導体層５１６は例えば非晶質シリコン、微結晶シリコン、多結晶シリコン、または単結晶シリコンなどを用いて形成することができる。光検出素子３３２において、電極５１３２は第１端子の一部として機能し、半導体層５１４乃至半導体層５１６は光電変換層として機能する。さらに保護膜５１７、着色層５１８、及び保護膜５１９に設けられた開口部を介して半導体層５１６、電極５２０２、及び電極５１３３が電気的に接続される。このとき電極５２０２及び電極５１３３は第２端子の一部として機能する。
電極５１３１は、層間膜５１２に設けられた開口部を介して一対の電極５１１１のいずれか一方の電極に電気的に接続される。このとき電極５１３１は配線として機能する。
着色層５１８は、染料または顔料などを色材として用いた層であり、例えばＲ、Ｇ、Ｂの３種類の着色層を用いることによりフルカラーを表現することができる。本実施の形態において着色層５１８は、平面視において光検出素子３３２に一部または全部が重なるように設けることが好ましい。光検出素子３３２に重なるように着色層を設けることにより、着色層５１８を介して光が光検出素子３３２に入射しやすくなる。また、必ずしも平面視において、光検出素子３３２と着色層５１８が重なるように設ける必要はなく、着色層５１８を介して光が光検出素子に入力されるのであれば、例えば平面視において光検出素子３３２と着色層５１８が重ならない配置など、他の配置とすることもできる。
保護膜５１７及び保護膜５１９は、必ずしも設ける必要はないが、保護膜５１７及び保護膜５１９を設けることにより、着色層５１８から顔料または染料などが拡散するのを抑制することができる。保護膜５１７及び保護膜５１９としては、例えば窒化シリコン膜を適用することができる。
図５に示す画素では、液晶素子３２２として一対の電極間に液晶層を有する縦電界方式の液晶素子を用いている。液晶素子３２２の構造について以下に説明する。なお、本実施の形態における画像入出力装置では、縦電界方式に限定されず、例えば横電界方式も適用することができる。
図５に示す液晶素子３２２は、電極５２０１と、隔壁層５２１と、液晶層５２２と、電極５２３と、を有する。
電極５２０１は保護膜５１９上に設けられ、隔壁層５２１は少なくとも電極５２０１上に選択的に設けられ、液晶層５２２は少なくとも電極５２０１上に設けられ、電極５２３は隔壁層５２１及び液晶層５２２上に設けられ、基板５２４は電極５２３上に設けられる。
さらに電極５２０１は、保護膜５１７、着色層５１８、及び保護膜５１９に設けられた開口部を介して電極５１３１に電気的に接続されている。このとき電極５２０１は画素電極として機能し、電極５２３は対向電極として機能する。
電極５２０１及び電極５２０２、並びに電極５２３としては、電極５１１１乃至電極５１１３に適用可能な材料のいずれかを適用することができる。
なお液晶素子３２２に配向膜を設けることもできる。
なお、図５において、電極５２０１は、平面視において、トランジスタ３２１及び容量素子３２３と一部または全部重なる配置としているが、これに限定されず、例えばトランジスタ３２１、容量素子３２３、トランジスタ３３１、及び光検出素子３３２に重なるように電極５２０１を設けることもできる。また、電極５２０１は、トランジスタ３２１、容量素子３２３、トランジスタ３３１、及び光検出素子３３２のいずれかに重ならない配置とすることもできる。また、光検出素子３３２上に電極５２０１を設ける場合には、ノーマリホワイトの液晶素子を用いることにより、読み取り期間であっても液晶層５２２の透過率を高くすることができ、効率良く光が光検出素子３３２に入射する。
図５に示すように、本実施の形態の画像入出力装置は、一つの基板にトランジスタ、光検出素子、着色層が設けられた構造である。上記構造を本明細書ではＣＯＡ（Ｃｏｌｏｒｆｉｌｔｅｒ Ｏｎ Ａｒｒａｙ）構造という。ＣＯＡ構造とすることにより、光検出素子及び表示素子と、着色層とを別々の基板に形成する場合と比べて光検出素子と着色層との間隔を短くすることができ、例えば所望の色の着色層を介した光を入射するための光検出素子に所望の色以外の着色層を介して光が入射することを低減でき、読み取り精度を向上させることができる。またＣＯＡ構造とすることにより着色層とトランジスタなどの素子とを別々の基板に設ける場合と比較して位置合わせ精度を向上させることができるため、開口率を向上させることができる。
また、本実施の形態の画像入出力装置において、着色層は平坦化膜として機能するため、別途平坦化膜を設ける必要がなく、工程を簡略にすることができる。
また、本実施の形態の画像入出力装置は、多層配線構造である。必ずしも多層配線構造にする必要はないが、多層配線構造にすることにより、回路面積を小さくすることができる。
また、本実施の形態の画像入出力装置では、他の構造の光検出素子を用いることもできる。他の構造の光検出素子を用いた画像入出力装置の画素の構造について図６を用いて説明する。図６は本実施の形態の画像入出力装置における画素の構造の一例を示す断面図である。なお、図６に示す画像入出力装置の各構造において、図５に示す画像入出力装置と同じ部分については、図５に示す画像入出力装置の画素の説明を適宜援用する。
図６に示す画素構造は、半導体層５０３４及び一対の電極５１１４により構成される光検出素子３３２を有し、半導体層５０３４がＰ型及びＮ型のいずれか一方の導電型である不純物領域５０４３と、Ｐ型及びＮ型のいずれか他方の導電型である不純物領域５０４４と、を有し、一対の電極５１１４のいずれか一方は、絶縁膜５０６、層間膜５０９、及び層間膜５１０に設けられた開口部を介して不純物領域５０４３に電気的に接続され、一対の電極５１１４のいずれか他方は、絶縁膜５０６、層間膜５０９、及び層間膜５１０に設けられた開口部を介して不純物領域５０４４に電気的に接続される構造である。
上記のように図６に示す光検出素子３３２は、一つの半導体層にＰ型及びＮ型の導電型の領域を有する横接合型のＰＩＮダイオードである。横接合型のＰＩＮダイオードを用いることにより、画像入出力装置の厚さを薄くすることができ、また、トランジスタ３２１とトランジスタ３３１と一緒にＰＩＮダイオードを形成することができるため、工程数を削減することができる。
また、本実施の形態の画像入出力装置は、遮光層（ブラックマトリクスともいう）を有する構造とすることもできる。遮光層を設けた画像入出力装置の構造について図７を用いて説明する。図７は遮光層を設けた場合の画像入出力装置の構造の一例を示す断面図である。なお、図７に示す画像入出力装置の構造において、図５に示す画像入出力装置と同じ部分については、図５に示す画像入出力装置の画素の説明を適宜援用する。
図７に示す画像入出力装置は、図５に示す画像入出力装置の構成に加えて、保護膜５１７上に選択的に設けられた遮光層５２５１を有する。
なお、図７に示す画像入出力装置は、遮光層５２５１が基板５０１側に設けられている。基板５０１側に遮光層５２５１を設けることにより、位置合わせの精度を向上させることができる。なお、必ずしも基板５０１側に遮光層５２５１を設ける構成に限定されず、基板５２４側に設けることもできる。
図７に示すように、遮光層５２５１を設けた構造とすることにより、例えばトランジスタへの光の入射を抑制することができ、トランジスタの劣化を抑制することができる。
本実施の形態の画像入出力装置は、上記表示機能及び読み取り機能を利用することで様々な機能を持たせることができる。一例として文字入出力機能、位置検出機能、及び原稿入出力機能について図８及び図９を用いて以下に説明する。図８及び図９は本実施の形態における画像入出力装置の機能例を説明する図である。
図８（Ａ）は文字入出力機能を示す図である。図８（Ａ）に示すように、画素部６００上で例えば文字を書くように入力手段６０１を動かす。すると画素部６００で読み取り動作が行われることにより入力手段６０１の軌跡がデータとして読み取られ、次の表示動作において入力手段６０１の軌跡が画素部６００に表示される。以上により文字入出力動作を行うことができる。なお、本明細書中に開示する発明の一形態である画像入出力装置は、光検出回路に入射する光の照度を利用して読み取り動作を行うため、入力手段６０１を必ずしも画素部６００に接触させる必要はないが、接触させて文字入力を行うことにより、例えば実際に紙に文字を書く感覚と同等の感覚で画素部６００に文字を入力することができるため、違和感の無い文字入力を行うことができる。また、光源を有する入力手段６０１を用いることにより、入力手段の光源から入射する光の照度を検出することにより文字入出力動作を行うこともできる。
図８（Ｂ）は位置検出機能を示す図である。図８（Ｂ）に示すように、入力手段６０１を画素部６００上の特定の位置６０２に置くと、読み取り動作が行われることにより位置６０２がどの位置であるかという情報を得ることができる。以上により位置検出動作を行うことができる。この位置検出機能を用いれば、例えば特定の位置に入力があると特定のプログラムを実行するように設計し、特定の位置６０２に入力があったと判定された場合には、位置６０２に応じたプログラムを実行させることができる。なお、図８（Ｂ）において入力手段６０１として手の指を示しているが、手の指を用いることにより、指紋を読み取ることもできる。例えば別途記憶回路に指紋データを保持しておき、読み取った指紋と該指紋データを照合させることにより指紋認証を行うこともできる。また手の指に限定されず、例えばペンなども入力手段６０１として用いることもできる。
図９は、原稿入出力機能を示す図である。図９に示すように、画素部６００上に原稿６０３を画素部６００側に読み取りたい面がくるように置くと、各光検出回路において読み取り動作が行われることにより、原稿６０３をデータとして読み取ることができ、読み取った原稿を次の表示動作において画素部６００に表示させることができる。なお、本明細書中に開示する発明の一形態である画像入出力装置は、入射する光の照度を利用して読み取り動作を行うため、図９において原稿６０３を必ずしも画素部６００に接触させる必要はない。また、本明細書中に開示する発明の一形態である画像入出力装置は、光検出回路に着色層を設けることにより、原稿をフルカラーで読み取り、フルカラーで表示させることもできる。
なお、本実施の形態の画像入出力装置は、上記に示した機能に限定されず表示動作または読み取り動作を用いることにより実現可能であれば他の機能を持たせることもできる。
なお、本実施の形態は他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本明細書中に開示する発明の一形態である画像入出力装置の作製方法について説明する。
本実施の形態の画像入出力装置の作製方法について図１０乃至図１６を用いて説明する。図１０乃至図１６は、本実施の形態の画像入出力装置における画素の作製方法を示す断面図である。なお、本実施の形態では一例として図５に示す画像入出力装置の作製方法について説明する。
まず図１０（Ａ）に示すように、基板５０１上に下地膜５０２を形成し、下地膜５０２上に島状半導体層として半導体層５０３１、半導体層５０３２、及び半導体層５０３３を形成する。下地膜５０２は、例えばプラズマＣＶＤ法などを用いて形成することができ、半導体層５０３１乃至半導体層５０３３は、例えばフォトリソグラフィー法を用いることにより形成することができる。
次に図１０（Ｂ）に示すように、半導体層５０３１乃至半導体層５０３３上に絶縁膜５０６を形成する。絶縁膜５０６は、例えばプラズマＣＶＤ法により形成することができる。
次に図１０（Ｃ）に示すように、半導体層上の絶縁膜５０６の上にゲート電極又は容量素子の電極を形成する。具体的には、半導体層５０３１上の絶縁膜５０６の上に第１の導電層５０７１を形成し、第１の導電層５０７１の一部の上に第２の導電層５０８１を形成し、半導体層５０３２上の絶縁膜５０６の上に第１の導電層５０７２を形成し、第１の導電層５０７２の一部の上に第２の導電層５０８２を形成し、半導体層５０３３上の絶縁膜５０６の上に第１の導電層５０７３を形成し、第１の導電層５０７３の一部の上に第２の導電層５０８３を形成する。第１の導電層５０７１及び第２の導電層５０８１、第１の導電層５０７２及び第２の導電層５０８２、並びに第１の導電層５０７３及び第２の導電層５０８３は例えばスパッタ法により形成することができる。
次に図１１（Ａ）に示すように、不純物元素を添加することにより半導体層５０３１に一対の第１の不純物領域５０４１及び一対の第２の不純物領域５０５１を形成し、半導体層５０３３に一対の第１の不純物領域５０４２及び一対の第２の不純物領域５０５２を形成する。不純物元素としては、Ｎ型の導電型にする場合には例えばリンなどを用いることができ、また、Ｐ型の導電型にする場合には例えばボロンなどを用いることができる。
次に図１１（Ｂ）に示すように、第１の導電層５０７１及び第２の導電層５０８１、第１の導電層５０７２及び第２の導電層５０８２、第１の導電層５０７３及び第２の導電層５０８３、並びに絶縁膜５０６上に層間膜５０９を形成し、層間膜５０９上に層間膜５１０を形成する。
次に層間膜５０９及び層間膜５１０に開口部を設け、図１１（Ｃ）に示すように開口部を介して第１の不純物領域５０４１に接するように電極５１１１を形成し、開口部を介して半導体層５０３２に接するように電極５１１２を形成し、開口部を介して第１の不純物領域５０４２に接するように電極５１１３を形成する。
次に図１２（Ａ）に示すように、電極５１１１乃至電極５１１３上及び層間膜５１０上に層間膜５１２を形成する。
次に図１２（Ｂ）に示すように、層間膜５１２に開口部を設け、開口部を介して一対の電極５１１１のいずれか一方に電気的に接続するように電極５１３１を形成し、さらに層間膜５１２上に電極５１３２及び電極５１３３を形成する。
次に図１３（Ａ）に示すように、電極５１３２に接するように半導体層５１４を形成し、半導体層５１４上に半導体層５１５を形成し、半導体層５１５上に半導体層５１６を形成する。
次に図１３（Ｂ）に示すように、層間膜５１２、電極５１３１乃至電極５１３３、並びに半導体層５１４乃至半導体層５１６上に保護膜５１７を形成する。
次に図１４（Ａ）に示すように、保護膜５１７上に着色層５１８を形成する。着色層５１８は、例えば染料を含む場合、フォトリソグラフィー法、印刷法、またはインクジェット法を用いて形成することができ、顔料を含む場合、フォトリソグラフィー法、印刷法、電着法、または電子写真法などを用いて形成することができる。ここではインクジェット法により着色層を形成する。インクジェット法を用いることにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。マスク（レチクル）を用いなくても製造することが可能となるため、コスト及び工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。また着色層５１８の一部に開口部を形成する。
次に図１４（Ｂ）に示すように、着色層５１８上及び着色層５１８の開口部における保護膜５１７の露出面上に保護膜５１９を形成する。
次に図１５（Ａ）に示すように、エッチングにより開口部における保護膜５１７及び保護膜５１９を除去する。
次に図１５（Ｂ）に示すように、保護膜５１７、着色層５１８、及び保護膜５１９に設けられた開口部を介して電極５１３１に接するように電極５２０１を形成し、また、保護膜５１７、着色層５１８、及び保護膜５１９に設けられた開口部を介して半導体層５１６及び電極５１３３に接するように電極５２０２を形成する。
次に図１６に示すように、電極５２０１及び電極５２０２上に選択的に隔壁層５２１及び液晶層５２２を形成し、予め電極５２３が設けられた基板５２４と基板５０１とを貼り合わせる。
以上により、図５に示す画素構造の画像入出力装置を作製することができる。なお、本実施の形態の作製方法を用いることにより、表示回路及び読み取り回路を同一基板上に作製することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本明細書中に開示する発明の一形態である、遮光層を有する画像入出力装置の作製方法について説明する。
図７でも示したように、本明細書中に開示する発明の一形態として着色層と共に遮光層を設けることもできる。遮光層を有する画像入出力装置の作製方法について図１７を用いて説明する。図１７は、本実施の形態における着色層及び遮光層の作製方法の一例を示す断面図である。
まず図１７（Ａ）に示すように、基板８０１上に素子形成層８０２を形成する。素子形成層８０２は図５における素子形成層５０３に相当する。さらに素子形成層８０２上に保護膜８０３を形成する。保護膜８０３は図５に示す保護膜５１７に相当する。さらに保護膜８０３上に遮光膜８０４を形成する。
次に図１７（Ｂ）に示すように、遮光膜８０４上に選択的にレジストマスク８０５１乃至レジストマスク８０５４を形成し、レジストマスク８０５１乃至レジストマスク８０５４をマスクとして遮光膜８０４をエッチングし、遮光層８０４１乃至遮光層８０４４を形成する。
次に図１７（Ｃ）に示すように、遮光層８０４１乃至遮光層８０４４のそれぞれの間に着色層８０６１乃至着色層８０６３を形成する。着色層８０６１乃至８０６３は、例えばインクジェット法、フォトリソグラフィー法、または電着法などを用いることにより形成することができる。さらに着色層８０６１乃至着色層８０６３は、それぞれ同じ色とすることもでき、またＲ、Ｇ、及びＢなど、それぞれ別の色にすることもできる。
以上により遮光層及び着色層を形成することができる。本実施の形態に示すように、遮光層及び着色層を設ける場合、先に遮光層を形成し、遮光層を隔壁層として遮光層間に着色層を形成することにより容易に着色層を形成することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本明細書中に開示する発明の一形態として駆動回路を含む画像入出力装置について説明する。
本実施の形態の画像入出力装置の構成について図１８を用いて説明する。図１８は、本実施の形態における画像入出力装置の構成の一例を示すブロック図である。
図１８に示す画像入出力装置は、画素部９０１と、第１の駆動回路９０２と、第２の駆動回路９０３と、を有する。
画素部９０１は、複数の画素９０４がそれぞれ行列方向に複数存在する、いわゆるドットマトリクス構造である。画素９０４の構成としては、例えば上記実施の形態に示した画素の構成を適用することができる。
第１の駆動回路９０２は、主に表示及び読み取りを行う画素を選択するための回路であり、走査線駆動回路９０５と、電位制御線駆動回路９０６と、を有する。なお第１の駆動回路９０２は、図１８に示す構成に限定されず、例えば複数設けることもできる。
第２の駆動回路９０３は、上記第１の駆動回路９０２に選択された画素９０４に表示を行うためのデータ信号を出力する機能や、画素９０４において読み取った画像データを格納する機能を有する。
次に図１８に示す画像入出力装置の動作について説明する。
図１８に示す画像入出力装置の動作は、上記実施の形態でも示したとおり表示期間と読み取り期間に分けられる。以下各期間における動作について説明する。
まず表示期間では第１の駆動回路９０２における走査線駆動回路９０５によりデータ書き込みを行う画素９０４が選択され、選択された画素９０４は、第２の駆動回路９０３からデータ信号が出力されることにより表示状態になる。さらに第１の駆動回路９０２により行毎に画素９０４が選択され、すべての画素９０４においてデータ書き込みが行われる。
次に読み取り期間では、第１の駆動回路９０２における電位制御線駆動回路９０６により入射した光の照度を読み取る画素９０４が選択され、選択された画素９０４が電位制御線駆動回路９０６から入力される信号により、入射された光の照度に応じた生成された電流に応じてデータ信号を第２の駆動回路９０３に出力することにより、入射した光の照度のデータが読み取られる。さらに第２の駆動回路９０３により行毎に画素９０４が選択され、すべての画素９０４において照度データが読み取られる。
上記のように画素部において表示動作及び読み取り動作が行われることにより、上記実施の形態で述べた位置検出機能、文字入出力機能、または原稿入出力機能など様々な機能を有する画像入出力装置とすることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本明細書中に開示する発明の一形態である画像入出力装置を表示部に有する電子機器について説明する。
本明細書中に開示する発明の一形態である画像入出力装置を様々な電子機器の表示部に適用することにより、表示機能に加えて様々な機能を持たせた電子機器を提供することができる。本明細書中に開示する発明の一形態である画像入出力装置を適用した電子機器の具体例について図１９を用いて説明する。図１９は、本実施の形態の電子機器の構成の一例を示す図である。
図１９（Ａ）は、携帯型情報通信端末を示す図である。図１９（Ａ）に示す携帯型情報通信端末は少なくとも表示部１００１を有する。本明細書中に開示する発明の一形態である画像入出力装置は、表示部１００１に搭載することができる。表示部１００１に本明細書中に開示する発明の一形態である画像入出力装置を搭載することにより、様々な携帯品の代わりとして利用することができる。例えば位置検出機能を用いて表示部１００１に操作部１００２を設けることで携帯電話として利用することができる。なお、操作部１００２は必ずしも表示部１００１に設ける必要はなく、別途操作ボタンを設けた構成とすることもできる。また文字入出力機能を用いてメモ帳の代わりとしての利用や原稿入出力機能を利用してハンディスキャナーとして利用することもできる。
図１９（Ｂ）は、例えばカーナビゲーションを含む情報案内端末を示す図である。図１９（Ｂ）に示す情報案内端末は、少なくとも表示部１１０１を有し、さらに操作ボタン１１０２や外部入力端子１１０３などを有する構成とすることもできる。本明細書中に開示する発明の一形態である画像入出力装置は、表示部１１０１に設けることができ、表示部１１０１に本明細書中に開示する発明の一形態である画像入出力装置を搭載することにより、画素部に接触せずに操作することもできるため、操作性を向上させることができる。
図１９（Ｃ）は、ノート型パーソナルコンピュータを示す図である。図１９（Ｃ）に示すノート型パーソナルコンピュータは、筐体１２０１、表示部１２０２、スピーカ１２０３、ＬＥＤランプ１２０４、ポインティングデバイス１２０５、接続端子１２０６、及びキーボード１２０７を有する。本明細書中に開示する発明の一形態である画像入出力装置は、表示部１２０２に設けることができ、表示部１２０２に本明細書中に開示する発明の一形態である画像入出力装置を搭載することにより、例えば文字入出力機能を用いて表示部１２０２に直接文字を書くように入力動作を行うことができる。また、キーボード１２０７を表示部１２０２に設けることもできる。
図１９（Ｄ）は、携帯型遊技機を示す図である。図１９（Ｄ）に示す携帯型遊技機は、第１の表示部１３０１と第２の表示部１３０２と、スピーカ１３０３と、接続端子１３０４と、ＬＥＤランプ１３０５、マイクロフォン１３０６、記録媒体読込部１３０７と、操作ボタン１３０８と、センサ１３０９と、を有する。本明細書中に開示する発明の一形態である画像入出力装置は、第１の表示部１３０１及び第２の表示部１３０２のいずれかまたは両方に設けることができ、第１の表示部１３０１及び第２の表示部１３０２のいずれかまたは両方に本明細書中に開示する発明の一形態である画像入出力装置を搭載することにより、画素部に接触せずに操作することもできるため、入力手段（例えば指やペンなど）の操作性を向上させることができる。
図１９（Ｅ）は、設置型情報通信端末を示す図である。図１９（Ｅ）に示す設置型情報通信端末は、少なくとも表示部１４０１を有する。なお、表示部１４０１は、平面部１４０２上に設けることもできる。また、平面部１４０２に別途操作ボタン等を設けることもできる。本明細書中に開示する発明の一形態である画像入出力装置は、表示部１４０１に設けることができ、表示部１４０１に本明細書中に開示する発明の一形態である画像入出力装置を設けることにより、様々な機能を持たせることができ、例えば現金自動預け払い機やチケットなどの情報商材の注文をするための情報通信端末（マルチメディアステーションともいう）などとして利用することができる。
図１９（Ｆ）は、ディスプレイを示す図である。図１９（Ｆ）に示すディスプレイは、筐体１５０１と、表示部１５０２と、スピーカ１５０３と、ＬＥＤランプ１５０４と、操作ボタン１５０５と、接続端子１５０６と、センサ１５０７と、マイクロフォン１５０８と、支持台１５０９と、を有する。本明細書中に開示する発明の一形態である画像入出力装置は、表示部１５０２に設けることができ、表示部１５０２に本明細書中に開示する発明の一形態である画像入出力装置を設けることにより、表示部において文字入出力機能、位置検出機能、及び原稿入出力機能を組み合わせて様々な機能を持たせることができる。
上記のように、本明細書中に開示する発明の一形態である画像入出力装置を電子機器の表示部に搭載することにより多機能型の電子機器を提供することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
１０１ 基板
１０２ 光検出素子
１０３ 着色層
１０４ 表示素子
１０１ 基板
３００ 画像入出力装置
３０１ 画素部
３０２ 表示回路
３０３ 光検出回路
３０４ 走査線
３０５ 信号線
３０６ 電位制御線
３０７ リセット制御線
３０８ 電源線
３０９ 走査線
３２１ トランジスタ
３２２ 液晶素子
３２３ 容量素子
３３１ トランジスタ
３３２ 光検出素子
３３３ トランジスタ
３３４ トランジスタ
３３５ トランジスタ
５０１ 基板
５０２ 下地膜
５０３ 素子形成層
５０６ 絶縁膜
５０９ 層間膜
５１０ 層間膜
５１２ 層間膜
５１４ 半導体層
５１５ 半導体層
５１６ 半導体層
５１７ 保護膜
５１８ 着色層
５１９ 保護膜
５２１ 隔壁層
５２２ 液晶層
５２３ 電極
５２４ 基板
６００ 画素部
６０１ 入力手段
６０２ 位置
６０３ 原稿
８０１ 基板
８０２ 素子形成層
８０３ 保護膜
８０４ 遮光膜
９０１ 画素部
９０２ 駆動回路
９０３ 駆動回路
９０４ 画素
９０５ 走査線駆動回路
９０６ 電位制御線駆動回路
１００１ 表示部
１００２ 操作部
１１０１ 表示部
１１０２ 操作ボタン
１１０３ 外部入力端子
１２０１ 筐体
１２０２ 表示部
１２０３ スピーカ
１２０４ ＬＥＤランプ
１２０５ ポインティングデバイス
１２０６ 接続端子
１２０７ キーボード
１３０１ 表示部
１３０２ 表示部
１３０３ スピーカ
１３０４ 接続端子
１３０５ ＬＥＤランプ
１３０６ マイクロフォン
１３０７ 記録媒体読込部
１３０８ 操作ボタン
１３０９ センサ
１４０１ 表示部
１４０２ 平面部
１５０１ 筐体
１５０２ 表示部
１５０３ スピーカ
１５０４ ＬＥＤランプ
１５０５ 操作ボタン
１５０６ 接続端子
１５０７ センサ
１５０８ マイクロフォン
１５０９ 支持台
５０３１ 半導体層
５０３２ 半導体層
５０３３ 半導体層
５０３４ 半導体層
５０４１ 不純物領域
５０４２ 不純物領域
５０４３ 不純物領域
５０４４ 不純物領域
５０５１ 不純物領域
５０５２ 不純物領域
５０７１ 導電層
５０７２ 導電層
５０７３ 導電層
５０８１ 導電層
５０８２ 導電層
５０８３ 導電層
５１１１ 電極
５１１２ 電極
５１１３ 電極
５１１４ 電極
５１３１ 電極
５１３２ 電極
５１３３ 電極
５２０１ 電極
５２０２ 電極
５２５１ 遮光層
８０４１ 遮光層
８０４４ 遮光層
８０５１ レジストマスク
８０５４ レジストマスク
８０６１ 着色層
８０６３ 着色層

Claims (5)

  1. 画像の表示及び画像の読み取りを行う画素を有し、
    前記画素は、
    光検出素子と、
    前記光検出素子上に設けられた着色層と、
    前記着色層上に設けられた表示素子と、を有する画像入出力装置。
  2. 基板と、
    前記基板上に設けられ、画像の表示及び画像の読み取りを行う画素を有し、
    前記画素は、
    第１のトランジスタ及び第２のトランジスタと、
    アノード及びカソードを有し、アノード及びカソードのいずれか一方が前記第２のトランジスタのゲート電極に電気的に接続された光検出素子と、
    前記第１のトランジスタ、前記第２のトランジスタ、及び前記光検出素子上に設けられた第１の保護膜と、
    前記第１の保護膜上に設けられた着色層と、
    前記着色層上に設けられた第２の保護膜と、
    前記第２の保護膜上に設けられた液晶素子と、を有し、
    前記液晶素子は、
    前記第１の保護膜、前記着色層、及び前記第２の保護膜に設けられた開口部を介して前記第１のトランジスタのソース電極またはドレイン電極に電気的に接続された第１の電極と、
    第２の電極と、
    前記第１の電極及び前記第２の電極により電圧が印加される液晶層と、を有する画像入出力装置。
  3. 基板と、
    前記基板上に設けられ、画像の表示及び画像の読み取りを行う画素を有し、
    前記画素は、
    第１のトランジスタ及び第２のトランジスタと、
    アノード及びカソードを有し、アノード及びカソードのいずれか一方が前記第２のトランジスタのゲート電極に電気的に接続された光検出素子と、
    前記第１のトランジスタ、前記第２のトランジスタ、及び前記光検出素子上に設けられた第１の保護膜と、
    前記第１の保護膜上に選択的に設けられた遮光層と、
    前記第１の保護膜上の前記遮光層が設けられていない部分に設けられた着色層と、
    前記遮光層及び前記着色層上に設けられた第２の保護膜と、
    前記第２の保護膜上に設けられた液晶素子と、を有し、
    前記液晶素子は、
    前記第１の保護膜、前記着色層、及び前記第２の保護膜に設けられた開口部を介して前記第１のトランジスタのソース電極またはドレイン電極に電気的に接続された第１の電極と、
    第２の電極と、
    前記第１の電極及び前記第２の電極により電圧が印加される液晶層と、を有する画像入出力装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記光検出素子は、
    Ｐ型及びＮ型のいずれか一方の導電型である第１の半導体層と、
    前記第１の半導体層上に設けられ、前記第１の半導体層より抵抗値が高い第２の半導体層と、
    前記第２の半導体層上に設けられ、Ｐ型及びＮ型のいずれか他方の導電型であり、前記第２の半導体層より抵抗値が低い第３の半導体層と、を有する画像入出力装置。
  5. 請求項１乃至請求項３のいずれか一項において、
    前記光検出素子は、
    Ｐ型及びＮ型のいずれか一方の導電型である第１の半導体領域と、
    前記第１の半導体領域より抵抗値が高い第２の半導体領域と、
    Ｐ型及びＮ型のいずれか他方の導電型であり、前記第２の半導体領域より抵抗値が低い第３の半導体領域と、を有する半導体層を有する画像入出力装置。
JP2009251775A 2008-11-07 2009-11-02 表示装置 Expired - Fee Related JP5577073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009251775A JP5577073B2 (ja) 2008-11-07 2009-11-02 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008286043 2008-11-07
JP2008286043 2008-11-07
JP2009251775A JP5577073B2 (ja) 2008-11-07 2009-11-02 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014139513A Division JP5873901B2 (ja) 2008-11-07 2014-07-07 画像入出力装置

Publications (3)

Publication Number Publication Date
JP2010134454A true JP2010134454A (ja) 2010-06-17
JP2010134454A5 JP2010134454A5 (ja) 2012-11-15
JP5577073B2 JP5577073B2 (ja) 2014-08-20

Family

ID=42164777

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009251775A Expired - Fee Related JP5577073B2 (ja) 2008-11-07 2009-11-02 表示装置
JP2014139513A Expired - Fee Related JP5873901B2 (ja) 2008-11-07 2014-07-07 画像入出力装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014139513A Expired - Fee Related JP5873901B2 (ja) 2008-11-07 2014-07-07 画像入出力装置

Country Status (4)

Country Link
US (1) US8941617B2 (ja)
JP (2) JP5577073B2 (ja)
CN (1) CN101738781B (ja)
TW (1) TWI493393B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201561A (ja) * 2010-12-28 2016-12-01 株式会社半導体エネルギー研究所 半導体装置
JP2020516006A (ja) * 2017-03-31 2020-05-28 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 表示パネルおよびその製造方法、並びに表示装置
KR20210021614A (ko) * 2013-12-02 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748796B2 (en) * 2005-10-07 2014-06-10 Integrated Digital Technologies, Inc. Interactive display panel having touch-sensing functions
JP5553707B2 (ja) * 2009-08-21 2014-07-16 株式会社半導体エネルギー研究所 光検出装置
TWI523240B (zh) * 2009-08-24 2016-02-21 半導體能源研究所股份有限公司 光檢測器和顯示裝置
KR101784676B1 (ko) 2010-03-08 2017-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조방법
KR101113467B1 (ko) * 2010-04-01 2012-02-29 삼성모바일디스플레이주식회사 터치 스크린 패널
JP5940252B2 (ja) 2010-04-16 2016-06-29 株式会社半導体エネルギー研究所 表示装置
US8836906B2 (en) 2010-04-23 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device with light receiving element under transparent spacer and manufacturing method therefor
JP5749975B2 (ja) 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
JP5797471B2 (ja) 2010-06-16 2015-10-21 株式会社半導体エネルギー研究所 入出力装置
JP5766519B2 (ja) 2010-06-16 2015-08-19 株式会社半導体エネルギー研究所 入出力装置
JP5823740B2 (ja) 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
US9473714B2 (en) 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
JP5792524B2 (ja) 2010-07-02 2015-10-14 株式会社半導体エネルギー研究所 装置
JP2012256819A (ja) 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP6081694B2 (ja) 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置
JP5774974B2 (ja) 2010-12-22 2015-09-09 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9200952B2 (en) 2011-07-15 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photodetector and an analog arithmetic circuit
TWI575494B (zh) 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法
KR20130037072A (ko) * 2011-10-05 2013-04-15 삼성전자주식회사 광터치 스크린 장치 및 그 제조 방법
WO2013099537A1 (en) 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
WO2013133143A1 (en) 2012-03-09 2013-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9541386B2 (en) 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
DE112013007836B3 (de) 2012-07-20 2023-06-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR102368865B1 (ko) 2012-07-20 2022-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
US8872120B2 (en) * 2012-08-23 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and method for driving the same
KR102069683B1 (ko) 2012-08-24 2020-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치
DE102013217278B4 (de) 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
EP2768023B1 (en) * 2013-02-19 2019-10-09 ams AG Method of producing a radiation sensor semiconductor device comprising a multiple colour filter
US9330600B2 (en) * 2013-06-26 2016-05-03 Chengdu Boe Optoelectronics Technology Co., Ltd. Active matrix organic light-emitting diode pixel circuit having a touch control module and method for driving the same
US20150116606A1 (en) * 2013-10-30 2015-04-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Touch screen sensing device, method for manufacturing the same, and touch screen sensing assembly having the same
CN103543897B (zh) * 2013-10-30 2017-02-08 深圳市华星光电技术有限公司 触屏感应装置及其制作方法、触屏感应组件
JP6553406B2 (ja) 2014-05-29 2019-07-31 株式会社半導体エネルギー研究所 プログラム、及び情報処理装置
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
KR20160069628A (ko) * 2014-12-08 2016-06-17 삼성디스플레이 주식회사 액정 표시 장치
US20160295063A1 (en) * 2015-04-03 2016-10-06 Abdifatah Farah Tablet computer with integrated scanner
CN104793813B (zh) * 2015-04-29 2017-12-08 京东方科技集团股份有限公司 一种显示基板、显示装置及遥控系统
CN105093657A (zh) 2015-09-01 2015-11-25 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
JP7050460B2 (ja) 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
FR3059829B1 (fr) * 2016-12-05 2019-05-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Photodetecteur infrarouge
KR102480458B1 (ko) * 2017-06-05 2022-12-22 삼성디스플레이 주식회사 표시 장치
CN107195264B (zh) * 2017-07-18 2019-07-30 京东方科技集团股份有限公司 光探测器及其驱动方法、显示面板及显示装置
CN108415193B (zh) * 2018-02-05 2020-10-16 惠科股份有限公司 一种显示装置
CN109753919B (zh) * 2018-12-29 2021-04-02 武汉华星光电技术有限公司 光学指纹识别装置
CN109858443B (zh) * 2019-01-31 2021-07-09 厦门天马微电子有限公司 显示面板、显示装置和显示面板的制作方法
TWI712027B (zh) * 2019-03-28 2020-12-01 友達光電股份有限公司 顯示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799297A (ja) * 1993-09-27 1995-04-11 Canon Inc 固体撮像装置
JP2000330090A (ja) * 1999-05-17 2000-11-30 Ind Technol Res Inst インテグレーテッド・イメージセンサー及びｌｃｄのアクティブマトリクスアレイ及びその半導体装置の構造
JP2001109394A (ja) * 1999-07-23 2001-04-20 Semiconductor Energy Lab Co Ltd 画像認識装置一体型表示装置
JP2006005404A (ja) * 2004-06-15 2006-01-05 Dainippon Printing Co Ltd 固体撮像装置
JP2006503333A (ja) * 2002-10-17 2006-01-26 サムスン エレクトロニクス カンパニー リミテッド 指紋認識素子を内装した一体型液晶表示装置、及びこれの製造方法
JP2007102154A (ja) * 2005-01-26 2007-04-19 Toshiba Matsushita Display Technology Co Ltd 平面表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972753B1 (en) 1998-10-02 2005-12-06 Semiconductor Energy Laboratory Co., Ltd. Touch panel, display device provided with touch panel and electronic equipment provided with display device
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US7242449B1 (en) 1999-07-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and integral image recognition/display apparatus
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
US7030551B2 (en) * 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6747290B2 (en) * 2000-12-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Information device
JP2003280042A (ja) * 2002-03-26 2003-10-02 Sharp Corp 調光素子
US7211829B2 (en) * 2004-03-01 2007-05-01 Matsushita Electric Industrial Co., Ltd Semiconductor photodetector device
TWI278690B (en) 2004-06-25 2007-04-11 Hannstar Display Corp Input-sensor-integrated liquid crystal display panel
TWI276986B (en) 2004-11-19 2007-03-21 Au Optronics Corp Handwriting input apparatus
US20060262055A1 (en) 2005-01-26 2006-11-23 Toshiba Matsushita Display Technology Plane display device
JP2006234849A (ja) * 2005-02-21 2006-09-07 Nec Lcd Technologies Ltd 液晶表示装置及び該液晶表示装置に用いられる駆動方法
JP2007033789A (ja) 2005-07-26 2007-02-08 Sony Corp 表示装置
US8053816B2 (en) 2006-03-10 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7495713B2 (en) * 2006-08-07 2009-02-24 Hannstar Display Corp. Touch panel
JP2008122659A (ja) * 2006-11-13 2008-05-29 Seiko Epson Corp 液晶表示装置及び液晶表示装置の製造方法並びに電子機器
JP4899856B2 (ja) * 2006-12-27 2012-03-21 セイコーエプソン株式会社 液晶装置及び電子機器
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
EP2151811A3 (en) 2008-08-08 2010-07-21 Semiconductor Energy Laboratory Co, Ltd. Display device and electronic device
KR20100038046A (ko) 2008-10-02 2010-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799297A (ja) * 1993-09-27 1995-04-11 Canon Inc 固体撮像装置
JP2000330090A (ja) * 1999-05-17 2000-11-30 Ind Technol Res Inst インテグレーテッド・イメージセンサー及びｌｃｄのアクティブマトリクスアレイ及びその半導体装置の構造
JP2001109394A (ja) * 1999-07-23 2001-04-20 Semiconductor Energy Lab Co Ltd 画像認識装置一体型表示装置
JP2006503333A (ja) * 2002-10-17 2006-01-26 サムスン エレクトロニクス カンパニー リミテッド 指紋認識素子を内装した一体型液晶表示装置、及びこれの製造方法
JP2006005404A (ja) * 2004-06-15 2006-01-05 Dainippon Printing Co Ltd 固体撮像装置
JP2007102154A (ja) * 2005-01-26 2007-04-19 Toshiba Matsushita Display Technology Co Ltd 平面表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201561A (ja) * 2010-12-28 2016-12-01 株式会社半導体エネルギー研究所 半導体装置
KR20210021614A (ko) * 2013-12-02 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102264987B1 (ko) 2013-12-02 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2020516006A (ja) * 2017-03-31 2020-05-28 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 表示パネルおよびその製造方法、並びに表示装置
JP7007268B2 (ja) 2017-03-31 2022-01-24 京東方科技集團股▲ふん▼有限公司 表示パネルおよびその製造方法、並びに表示装置

Also Published As

Publication number Publication date
CN101738781B (zh) 2015-05-06
JP2014186358A (ja) 2014-10-02
JP5873901B2 (ja) 2016-03-01
TW201035828A (en) 2010-10-01
US20100117991A1 (en) 2010-05-13
US8941617B2 (en) 2015-01-27
JP5577073B2 (ja) 2014-08-20
TWI493393B (zh) 2015-07-21
CN101738781A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
JP5873901B2 (ja) 画像入出力装置
US11869453B2 (en) Display device comprising semiconductor layer having LDD regions
JP6143319B2 (ja) 表示装置
JP5275515B2 (ja) 回路基板および表示装置
US20130009909A1 (en) Display Device
JP5470023B2 (ja) 画像処理回路、表示装置、及び電子機器
JP7315572B2 (ja) 表示装置および電子機器
WO2019171204A1 (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R150 Certificate of patent or registration of utility model

Ref document number: 5577073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees