JP2010108546A - 半導体記憶装置及びその制御方法 - Google Patents
半導体記憶装置及びその制御方法 Download PDFInfo
- Publication number
- JP2010108546A JP2010108546A JP2008279549A JP2008279549A JP2010108546A JP 2010108546 A JP2010108546 A JP 2010108546A JP 2008279549 A JP2008279549 A JP 2008279549A JP 2008279549 A JP2008279549 A JP 2008279549A JP 2010108546 A JP2010108546 A JP 2010108546A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- memory cell
- row address
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
【解決手段】ロウアドレスRADTをプリデコードすることによりプリデコード信号RFを生成するプリデコーダ100と、ロウアドレスRADTが不良アドレスであるか否かを判定する救済判定回路300と、救済判定回路300によりロウアドレスRADTが不良アドレスであると判定された場合に、救済アドレスRREDを生成する救済アドレスデコーダ400と、プリチャージコマンドの発行に応答して、プリデコード信号RFをリセットすることなく救済アドレスRREDをリセットする信号制御回路200とを備える。これにより、プリデコード信号RFのリセットによる消費電力の増大が防止される一方、ロウ系アクセスを律速する冗長パスについては高速なアクセスが担保される。
【選択図】図2
Description
11 アドレスバッファ
12 コマンドデコーダ
21 アドレス端子
22 バンクアドレス端子
23〜25 コマンド端子
30 アドレスラッチ回路
100 ロウプリデコーダ
200 信号制御回路
300 救済判定回路
400 救済アドレスデコーダ
500 メインワードドライバ
600 アレイコントロール回路
700 メモリセルアレイ
Claims (6)
- 通常メモリセル及び不良のある前記通常メモリセルを置換するための冗長メモリセルを含むメモリセルアレイを有し、アクティブコマンドに同期して供給されるロウアドレスに基づいて前記メモリセルアレイ内の所定のワード線を選択し、プリチャージコマンドに応答して前記ワード線の選択を解除する半導体記憶装置であって、
前記ロウアドレスをプリデコードすることによりプリデコード信号を生成するプリデコーダと、
前記ロウアドレスが不良アドレスであるか否かを判定する救済判定回路と、
前記救済判定回路により前記ロウアドレスが不良アドレスであると判定された場合に、救済アドレスを生成する救済アドレスデコーダと、
前記救済判定回路により前記ロウアドレスが不良アドレスではないと判定された場合には、前記プリデコード信号に基づいて前記通常メモリセルに対応するワード線を選択し、前記救済判定回路により前記ロウアドレスが不良アドレスであると判定された場合には、前記救済アドレスに基づいて前記冗長メモリセルに対応するワード線を選択するワードドライバと、
前記プリチャージコマンドの発行に応答して、前記プリデコード信号をリセットすることなく、前記救済アドレスをリセットする信号制御回路と、を備えることを特徴とする半導体記憶装置。 - 前記プリデコード信号を伝達する複数の信号配線は、隣接する前記信号配線が入れ替わるツイスト構造を有していることを特徴とする請求項1に記載の半導体記憶装置。
- 前記複数の信号配線間には、シールド電源配線が配置されていることを特徴とする請求項2に記載の半導体記憶装置。
- 前記信号制御回路は、前記ワードドライバの起動タイミングを制御するタイミング信号を生成し、
前記タイミング信号は、前記ロウアドレスの入力に基づく前記プリデコード信号の遷移及び前記救済アドレスの遷移のいずれか遅い方を基準として活性化することを特徴とする請求項1乃至3のいずれか一項に記載の半導体記憶装置。 - 通常メモリセル及び不良のある前記通常メモリセルを置換するための冗長メモリセルを含むメモリセルアレイを有し、アクティブコマンドに同期して供給されるロウアドレスに基づいて前記メモリセルアレイ内の所定のワード線を選択し、プリチャージコマンドに応答して前記ワード線の選択を解除する半導体記憶装置であって、
前記プリチャージコマンドの発行に応答して、前記ロウアドレスをプリデコードしたプリデコード信号をリセットすることなく、前記ロウアドレスを救済判定して生成した救済アドレスをリセットすることを特徴とする半導体記憶装置。 - 通常メモリセル及び不良のある前記通常メモリセルを置換するための冗長メモリセルを含むメモリセルアレイを有し、アクティブコマンドに同期して供給されるロウアドレスに基づいて前記メモリセルアレイ内の所定のワード線を選択し、プリチャージコマンドに応答して前記ワード線の選択を解除する半導体記憶装置の制御方法であって、
前記ロウアドレスをプリデコードすることによりプリデコード信号を生成するプリデコード信号生成ステップと、
前記ロウアドレスが不良アドレスであるか否かを判定する判定ステップと、
前記判定ステップにより前記ロウアドレスが不良アドレスであると判定された場合に、救済アドレスを生成する救済アドレス生成ステップと、
前記判定ステップにより前記ロウアドレスが不良アドレスではないと判定された場合には、前記プリデコード信号に基づいて前記通常メモリセルに対応するワード線を選択し、前記判定ステップにより前記ロウアドレスが不良アドレスであると判定された場合には、前記救済アドレスに基づいて前記冗長メモリセルに対応するワード線を選択するワード線選択ステップと、
前記プリチャージコマンドの発行に応答して、前記プリデコード信号をリセットすることなく、前記救済アドレスをリセットするアドレスリセットステップと、を備えることを特徴とする半導体記憶装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279549A JP5474332B2 (ja) | 2008-10-30 | 2008-10-30 | 半導体記憶装置及びその制御方法 |
US12/318,254 US7764553B2 (en) | 2008-10-30 | 2008-12-23 | Semiconductor memory device and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279549A JP5474332B2 (ja) | 2008-10-30 | 2008-10-30 | 半導体記憶装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010108546A true JP2010108546A (ja) | 2010-05-13 |
JP5474332B2 JP5474332B2 (ja) | 2014-04-16 |
Family
ID=42131218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008279549A Expired - Fee Related JP5474332B2 (ja) | 2008-10-30 | 2008-10-30 | 半導体記憶装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7764553B2 (ja) |
JP (1) | JP5474332B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014115601A1 (ja) * | 2013-01-28 | 2014-07-31 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8325557B2 (en) * | 2008-12-23 | 2012-12-04 | Contour Semiconductor, Inc. | Methods and apparatus for disabling a memory-array portion |
CN101833992B (zh) * | 2010-05-11 | 2013-03-13 | 中国科学院上海微系统与信息技术研究所 | 具有冗余存储单元的相变随机存储器系统 |
JP5690083B2 (ja) * | 2010-05-19 | 2015-03-25 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体記憶装置 |
KR101877818B1 (ko) * | 2012-05-30 | 2018-07-13 | 에스케이하이닉스 주식회사 | 리페어 제어 회로 및 이를 이용한 반도체 집적회로 |
KR20150055933A (ko) * | 2013-11-14 | 2015-05-22 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
US10854272B1 (en) * | 2019-06-24 | 2020-12-01 | Micron Technology, Inc. | Apparatuses and methods for controlling word line discharge |
US10937476B2 (en) | 2019-06-24 | 2021-03-02 | Micron Technology, Inc. | Apparatuses and methods for controlling word line discharge |
US11455221B2 (en) * | 2019-10-31 | 2022-09-27 | Qualcomm Incorporated | Memory with concurrent fault detection and redundancy |
US11990175B2 (en) | 2022-04-01 | 2024-05-21 | Micron Technology, Inc. | Apparatuses and methods for controlling word line discharge |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4031067B2 (ja) | 1996-06-04 | 2008-01-09 | 松下電器産業株式会社 | 半導体記憶装置 |
US5841712A (en) * | 1996-09-30 | 1998-11-24 | Advanced Micro Devices, Inc. | Dual comparator circuit and method for selecting between normal and redundant decode logic in a semiconductor memory device |
-
2008
- 2008-10-30 JP JP2008279549A patent/JP5474332B2/ja not_active Expired - Fee Related
- 2008-12-23 US US12/318,254 patent/US7764553B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014115601A1 (ja) * | 2013-01-28 | 2014-07-31 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7764553B2 (en) | 2010-07-27 |
US20100110808A1 (en) | 2010-05-06 |
JP5474332B2 (ja) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5474332B2 (ja) | 半導体記憶装置及びその制御方法 | |
US8116156B2 (en) | Semiconductor memory device | |
US7940583B2 (en) | Semiconductor memory device, control method therefor, and method for determining repair possibility of defective address | |
CN110827884A (zh) | 用于刷新半导体装置的存储器的设备 | |
JP4534141B2 (ja) | 半導体記憶装置 | |
US8045394B2 (en) | Word line driving circuit, semiconductor memory device including the same, and method for testing the semiconductor memory device | |
JP2007257707A (ja) | 半導体記憶装置 | |
JP2012203977A (ja) | 半導体装置及びその制御方法並びにその情報処理システム | |
KR100587168B1 (ko) | 스택뱅크 구조를 갖는 반도체 메모리 장치 및 그것의워드라인 구동 방법 | |
JP4579247B2 (ja) | 半導体メモリ | |
US11417382B2 (en) | Apparatuses and methods for skipping wordline activation of defective memory during refresh operations | |
KR100642759B1 (ko) | 선택적 리프레쉬가 가능한 반도체 메모리 디바이스 | |
US7009911B2 (en) | Memory array decoder | |
CN115497543A (zh) | 存储器系统中的四分之一匹配并行补偿 | |
JP2003187578A (ja) | 半導体記憶装置およびリフレッシュ制御方法 | |
US7187615B2 (en) | Methods of selectively activating word line segments enabled by row addresses and semiconductor memory devices having partial activation commands of word line | |
US20090059691A1 (en) | Semiconductor integrated circuit and multi test method thereof | |
US20030112694A1 (en) | DRAM with segmental cell arrays and method of accessing same | |
US20080159024A1 (en) | Sense amplifier enable signal generator for semiconductor memory device | |
US20220406358A1 (en) | Concurrent compensation in a memory system | |
KR101017812B1 (ko) | 리던던시 워드라인 리프레쉬 장치 | |
JP2001067892A (ja) | 半導体記憶装置と半導体装置 | |
KR100933674B1 (ko) | 워드라인 구동회로, 이를 포함하는 디램 및 그 테스트방법 | |
JP2013016222A (ja) | 半導体装置 | |
US7466619B2 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |