JP2010103389A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2010103389A JP2010103389A JP2008275130A JP2008275130A JP2010103389A JP 2010103389 A JP2010103389 A JP 2010103389A JP 2008275130 A JP2008275130 A JP 2008275130A JP 2008275130 A JP2008275130 A JP 2008275130A JP 2010103389 A JP2010103389 A JP 2010103389A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- silicon oxide
- oxide film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】半導体記憶装置の製造方法は、被加工膜上にシリコン材膜からなる第1のパターンを形成する工程と、前記第1のパターンの両側面及び上面を酸化させてシリコン酸化膜を形成し、前記上面に形成された前記シリコン酸化膜の部分を除去して前記両側面に形成された前記シリコン酸化膜からなる第2のパターンを形成する工程と、前記第1のパターンを除去し、前記第2のパターンからなるマスクパターンを形成する工程と、前記マスクパターンから露出する前記被加工膜を加工する工程と、を含む。
【選択図】図1A
Description
図1(a)〜(j)は、本発明の第1の実施の形態に係る半導体記憶装置の製造工程を示す断面図である。図1(a)〜(j)の各図の左側は、セル部分10Aを示し、右側は、セル部分の周辺に設けられた周辺回路部分10Bを示す。以下に、セル部分10Aに、ラインアンドスペースパターンを形成し、周辺回路部分10Bに、ラインパターンを形成する場合について説明する。
第1の実施の形態によれば、リソグラフィとスリミングによりラインアンドスペースパターンを形成する方法と比較して、ラインの幅寸法を一意にしつつ、スペースの幅寸法の精度を高くすることができる。
図2(a)〜(j)は、本発明の第2の実施の形態に係る半導体記憶装置の製造工程を示す断面図である。図2(a)〜(j)の各図の左側は、セル部分10Aを示し、右側は、セル部分の周辺に設けられた周辺回路部分10Bを示す。以下に、セル部分10Aに、ラインアンドスペースパターンを形成し、周辺回路部分10Bに、ラインパターンを形成する場合について説明する。
第2の実施の形態によれば、リソグラフィとスリミングによりラインアンドスペースパターンを形成する方法と比較して、スペースの幅寸法を一意にしつつ、ラインの幅寸法の精度を高くすることができる。
図3は、第1及び第2の実施の形態の適用例1を示す要部断面図である。図1(j)又は図2(j)に示す工程の後、周知の工程を経て図3に示す半導体記憶装置100が得られる。この半導体記憶装置100は、半導体基板101と、シリコン酸化膜からなる素子分離絶縁膜102と、シリコン酸化膜からなるトンネル層103と、ポリシリコン等からなるフローティングゲート104と、シリコン酸化膜/シリコン窒化膜/シリコン酸化膜の3層からなるゲート間絶縁膜105と、ポリシリコン等からなるコントロールゲート106とを備えたFG型NAND構造のメモリである。
図4は、第1及び第2の実施の形態の適用例2を示す要部断面図である。図1(j)又は図2(j)に示す工程の後、周知の工程を経て図4に示す半導体記憶装置110が得られる。この半導体記憶装置110は、半導体基板111と、シリコン酸化膜からなる素子分離絶縁膜112と、シリコン酸化膜からなるトンネル層113と、シリコン窒化膜等からなるチャージ層114と、シリコン窒化膜又はアルミナからなるブロック層115と、ポリシリコン等からなるコントロールゲート116とを備えたMONOS構造のメモリである。
Claims (5)
- 被加工膜上にシリコン材膜からなる第1のパターンを形成する工程と、
前記第1のパターンの両側面及び上面を酸化させてシリコン酸化膜を形成し、前記上面に形成された前記シリコン酸化膜の部分を除去して前記両側面に形成された前記シリコン酸化膜からなる第2のパターンを形成する工程と、
前記第1のパターンを除去し、前記第2のパターンからなるマスクパターンを形成する工程と、
前記マスクパターンから露出する前記被加工膜を加工する工程と、
を含む半導体記憶装置の製造方法。 - 被加工膜上にシリコン材膜からなる第1のパターンを形成する工程と、
前記第1のパターンの両側面及び上面を酸化させてシリコン酸化膜を形成し、前記シリコン酸化膜を覆うように前記被加工膜上にマスク材膜を形成し、前記マスク材膜をエッチバックして前記マスク材膜からなる第2のパターンを形成する工程と、
前記シリコン酸化膜を除去して前記第1及び第2のパターンからなるマスクパターンを形成する工程と、
前記マスクパターンから露出する前記被加工膜を加工する工程と、
を含む半導体記憶装置の製造方法。 - 前記マスクパターンは、ラインアンドスペースパターンである請求項1に記載の半導体記憶装置の製造方法。
- 前記シリコン材膜は、アモルファスシリコン膜である請求項1に記載の半導体記憶装置の製造方法。
- 前記ラインアンドスペースパターンは、セル部分に形成された請求項4に記載の半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275130A JP2010103389A (ja) | 2008-10-27 | 2008-10-27 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275130A JP2010103389A (ja) | 2008-10-27 | 2008-10-27 | 半導体記憶装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010103389A true JP2010103389A (ja) | 2010-05-06 |
Family
ID=42293763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008275130A Withdrawn JP2010103389A (ja) | 2008-10-27 | 2008-10-27 | 半導体記憶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010103389A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8383481B2 (en) | 2010-09-21 | 2013-02-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
JP2014053436A (ja) * | 2012-09-06 | 2014-03-20 | Toshiba Corp | 半導体記憶装置の製造方法 |
-
2008
- 2008-10-27 JP JP2008275130A patent/JP2010103389A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8383481B2 (en) | 2010-09-21 | 2013-02-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
JP2014053436A (ja) * | 2012-09-06 | 2014-03-20 | Toshiba Corp | 半導体記憶装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100781033B1 (ko) | 반도체 소자의 제조방법 | |
TWI471903B (zh) | 使用間隙物罩幕以倍增頻率之方法 | |
TWI356446B (en) | Methods to reduce the critical dimension of semico | |
JP2009289974A (ja) | 半導体装置の製造方法 | |
JP2006303022A (ja) | 半導体装置の製造方法 | |
JP2007208224A (ja) | 半導体装置の微細パターン形成方法 | |
JP2008066689A (ja) | 半導体素子の製造方法 | |
TW201630045A (zh) | 製造方法與圖案化方法 | |
JP2009071306A (ja) | 半導体素子の微細パターン形成方法 | |
JP2009010317A (ja) | 半導体素子の微細パターン形成方法 | |
JP2009099792A (ja) | 半導体装置の製造方法 | |
JP2009130035A (ja) | 半導体装置の製造方法 | |
US7687403B2 (en) | Method of manufacturing flash memory device | |
JP2010087300A (ja) | 半導体装置の製造方法 | |
US20140363963A1 (en) | Method of manufacturing semiconductor device | |
JP2007081367A (ja) | フラッシュメモリ素子の製造方法 | |
JP2006303403A (ja) | フラッシュメモリ素子の製造方法 | |
JP2009200464A (ja) | フラッシュメモリ素子及びその製造方法 | |
JP2009239030A (ja) | 半導体装置の製造方法 | |
TW200847235A (en) | Method for forming fine patterns in semiconductor device | |
JP2010103389A (ja) | 半導体記憶装置の製造方法 | |
JP2009094379A (ja) | 半導体装置の製造方法 | |
US20070197038A1 (en) | Method for manufacturing semiconductor device | |
JP2009032872A (ja) | 半導体装置の製造方法 | |
US7468298B2 (en) | Method of manufacturing flash memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100928 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110627 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110628 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110629 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110630 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120110 |