JP2010093307A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010093307A JP2010093307A JP2010017579A JP2010017579A JP2010093307A JP 2010093307 A JP2010093307 A JP 2010093307A JP 2010017579 A JP2010017579 A JP 2010017579A JP 2010017579 A JP2010017579 A JP 2010017579A JP 2010093307 A JP2010093307 A JP 2010093307A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal layer
- opening
- film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W72/012—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】ウエハ21上に形成された保護膜5の上面に、開口部8を有する上層絶縁膜7を形成する。次に、上層絶縁膜7の開口部8内および上面に下地金属層9を形成する。次に、電解メッキにより、上層絶縁膜7の開口部8内における下地金属層9の内部に配線11を形成する。次に、配線11を含む下地金属層9の上面に柱状電極形成用メッキレジスト膜25を形成する。この状態では、配線11間に上層絶縁膜7およびその表面に形成された下地金属層9が存在するので、配線11間に柱状電極形成用メッキレジスト膜25が入り込む余地はない。したがって、柱状電極12形成後にメッキレジスト膜25を剥離するとき、配線11間に柱状電極形成用メッキレジスト膜25のレジスト残渣が発生しないようにすることができる。
【選択図】 図6
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記再配線上層絶縁膜の開口部内に設けられた前記再配線は、前記再配線上層絶縁膜の開口部の底面および側面に形成された下地金属層と前記下地金属層上に形成された上部金属層を含むことを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項3に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
図1はこの発明の参考実施形態1としての半導体装置の断面図を示す。この半導体装置は、CSPと呼ばれるもので、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
図12はこの発明の参考実施形態2としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、配線および上層絶縁膜を2層とした点である。すなわち、保護膜5の上面にはポリイミド系樹脂等からなる第1の上層絶縁膜(下面側上層絶縁膜)31aが設けられている。第1の上層絶縁膜31aの上面の第1の配線形成領域には開口部32が保護膜5の開口部6に連通されて設けられている。
図20はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置において、図12に示す半導体装置と異なる点は、柱状電極12が形成される第2の配線39の接続パッド部39bに対応する領域の第1の上層絶縁膜31aに開口部51を設け、該開口部51内にダミー下地金属層52およびその上に積層されたダミー上部金属層53からなるダミー接続パッド部54を島状に設けた点である。
2 接続パッド
3 絶縁膜
5 保護膜
7 上層絶縁膜
9 下地金属層
10 上部金属層
11 配線
12 柱状電極
13 封止膜
14 半田ボール
21 半導体ウエハ
23 上部金属層形成用メッキレジスト膜
25 柱状電極形成用メッキレジスト膜
Claims (4)
- 上面に複数の接続パッドを有する半導体基板と、前記半導体基板上に設けられ、前記接続パッドに対応する部分に開口部を有する絶縁膜と、前記絶縁膜の上面に設けられ、下面側配線形成領域に対応する部分に開口部を有する下面側上層絶縁膜と、前記下面側上層絶縁膜の開口部内に前記絶縁膜の開口部を介して前記接続パッドに接続されて設けられた下面側配線と、前記下面側上層絶縁膜および前記下面側配線の上面に設けられ、再配線形成領域に対応する部分に開口部を有する再配線上層絶縁膜と、前記再配線上層絶縁膜の開口部内に前記下面側配線に接続されて設けられ、その上面が前記再配線上層絶縁膜の上面と面一かそれよりも低くなるように設けられた再配線と、前記再配線の接続パッド部上に設けられた柱状電極とを備えており、
一部の前記下面側配線は前記接続パッドに接続された接続部のみからなり、一部の前記再配線は残りの前記下層側配線の接続パッド部に接続された接続パッド部のみからなり、
前記絶縁膜上において接続部のみからなる前記下面側配線に接続される前記再配線の接続パッド部下にダミー接続パッド部が島状に設けられていることを特徴とする半導体装置。 - 請求項1に記載の発明において、前記再配線上層絶縁膜の開口部内に設けられた前記再配線は、前記再配線上層絶縁膜の開口部の底面および側面に形成された下地金属層と前記下地金属層上に形成された上部金属層を含むことを特徴とする半導体装置。
- 請求項1に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体装置。
- 請求項3に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010017579A JP5068830B2 (ja) | 2010-01-29 | 2010-01-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010017579A JP5068830B2 (ja) | 2010-01-29 | 2010-01-29 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007050001A Division JP4506767B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010093307A true JP2010093307A (ja) | 2010-04-22 |
| JP5068830B2 JP5068830B2 (ja) | 2012-11-07 |
Family
ID=42255665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010017579A Expired - Fee Related JP5068830B2 (ja) | 2010-01-29 | 2010-01-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5068830B2 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163529A (ja) * | 1997-11-28 | 1999-06-18 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2000100847A (ja) * | 1998-09-17 | 2000-04-07 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001267323A (ja) * | 2000-03-21 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2003124394A (ja) * | 2001-10-18 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2004158758A (ja) * | 2002-11-08 | 2004-06-03 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2004179842A (ja) * | 2002-11-26 | 2004-06-24 | Hitachi Ltd | 画像情報中継装置、及び画像情報伝送システム |
| JP2006318943A (ja) * | 2005-05-10 | 2006-11-24 | Fujikura Ltd | 半導体装置およびその製造方法 |
-
2010
- 2010-01-29 JP JP2010017579A patent/JP5068830B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163529A (ja) * | 1997-11-28 | 1999-06-18 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2000100847A (ja) * | 1998-09-17 | 2000-04-07 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001267323A (ja) * | 2000-03-21 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2003124394A (ja) * | 2001-10-18 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2004158758A (ja) * | 2002-11-08 | 2004-06-03 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2004179842A (ja) * | 2002-11-26 | 2004-06-24 | Hitachi Ltd | 画像情報中継装置、及び画像情報伝送システム |
| JP2006318943A (ja) * | 2005-05-10 | 2006-11-24 | Fujikura Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5068830B2 (ja) | 2012-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101183668B (zh) | 电解电镀形成突起电极的半导体装置及其制造方法 | |
| CN101548378B (zh) | 半导体器件及其制造方法 | |
| JP5291485B2 (ja) | 半導体装置の製造方法 | |
| JP2012054359A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2018107262A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2009177072A (ja) | 半導体装置及びその製造方法 | |
| JP2008141021A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8349736B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
| JP4506767B2 (ja) | 半導体装置の製造方法 | |
| JP2004349610A (ja) | 半導体装置およびその製造方法 | |
| CN103456715A (zh) | 中介基材及其制作方法 | |
| JP2008244383A (ja) | 半導体装置およびその製造方法 | |
| JP2019083250A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5068830B2 (ja) | 半導体装置 | |
| JP5247998B2 (ja) | 半導体装置の製造方法 | |
| JP4686962B2 (ja) | 半導体装置の製造方法 | |
| JP2010062170A (ja) | 半導体装置およびその製造方法 | |
| JP2012253189A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JP4987683B2 (ja) | 半導体装置およびその製造方法 | |
| JP5095991B2 (ja) | 半導体装置の製造方法 | |
| TWI678743B (zh) | 半導體線路結構及其製作方法 | |
| JP2011091432A (ja) | 半導体装置の製造方法 | |
| JP2011014843A (ja) | 半導体装置およびその製造方法 | |
| JP2010062176A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100129 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |