JP2010088056A - 周波数シンセサイザ - Google Patents

Abstract

【課題】電圧制御発振部からの周波数信号を分周、Ａ／Ｄ変換、直交検波を行い、検波に用いた周波数信号とＡ／Ｄ変換した周波数信号との周波数差で回転する回転ベクトルを取り出し、この回転ベクトルの周波数と設定周波数との差分を積分して電圧制御発振部の制御電圧とする周波数シンセサイザにおいて、ＰＬＬ制御が正常に動作しない状態を瞬時にあるいは事前に判定できる技術の提供。
【解決手段】電圧制御発振部に入力される制御電圧を監視し、監視された制御電圧のレベルが予め定めた設定範囲から外れているか否かを判断してアンロック検出信号を出力する。回転ベクトルに対して、設定周波数に応じて粗刻みに決められた周波数で逆回転する逆回転ベクトルを乗算して回転ベクトルを減速する構成においては、減速された回転ベクトルの長さ（スカラー量）またはゲイン制御用の補正信号が予め設定した範囲から外れているか否かの判定結果を更に考慮する。
【選択図】図１

Description

本発明は、所望の周波数の発振出力が得られる周波数シンセサイザにおいて、ＰＬＬロックが外れたことを速やかに検出できる技術に関する。

標準信号発生器の一つとしてＰＬＬ（Phase Locked Loop）を応用した周波数シンセサイザがある。特許文献１には、電圧制御発振部からの周波数信号を分周、アナログ／ディジタル（Ａ／Ｄ）変換、直交検波を行い、検波に用いた周波数信号と（Ａ／Ｄ）変換した周波数信号との周波数差で回転する回転ベクトルを取り出し、この回転ベクトルの周波数と設定周波数との差分に対応する信号を積分して電圧制御発振部の制御電圧とすることによりＰＬＬループを確立する周波数シンセサイザが記載されている。この手法では、前記回転ベクトルを止めるために、設定周波数に応じて粗刻みに決められた周波数で逆回転する逆回転ベクトルを回転ベクトルに乗算して減速し、減速されたベクトルについてサンプリング時間毎の位相差を検出し、この位相差をベクトルの速度と擬制し、位相差がゼロになるようにループを働かせている。

この周波数シンセサイザは、基地局や中継局などに使用されており、ＰＬＬロックが外れてアンロック状態になったときには、速やかに冗長側のシステムに切り替えるなどの対応が要求される。このため特許文献１には、減速されたベクトルのスカラー量を監視すると共に、このスカラー量と予め定めた目標値とを比較してその差分に対応する補正利得信号をＡ／Ｄ変換器の出力に乗算して当該出力信号の利得を補正し、以って前記スカラー量を一定値に抑えるようにしている。そして前記スカラー量あるいは前記補正利得信号が予め定めた設定範囲から外れたときにアンロックの検出信号を出力するようにしている。

しかしながらＡ／Ｄ変換器の入力レベルが変化したことを、前記回転ベクトルの演算ステップ及び逆ベクトルの乗算ステップを経てから検出しこれら検出動作はクロックにより間欠的に行われるため、ディジタル信号の演算時間の分だけ判定が遅れ、アンロックを瞬時に検出するという要請に十分こたえているとは言い難かった。

特開２００８−３５４８３号公報

本発明は、このような事情に基づいてなされたものであり、ＰＬＬ制御を利用した周波数シンセサイザにおいて、ＰＬＬ制御が正常に動作しない状態を瞬時にあるいは事前に判定できる技術を提供することを目的とする。

本発明は、制御電圧に応じて電圧制御発振部から出力される周波数信号を分周し、分周された周波数信号である正弦波信号をアナログ／ディジタル変換部を介してディジタル化し、ディジタル化された周波数信号に対して、ディジタル信号である検波用の周波数信号による直交検波を行って、両周波数信号の周波数差に相当する周波数で回転するベクトルを複素表示したときの実数部分及び虚数部分をベクトル取り出し手段にて取り出し、前記電圧制御発振部の出力周波数が設定周波数になったときの前記ベクトルの周波数とベクトル取り出し手段にて取り出されたベクトルの周波数との周波数差を積分してディジタル／アナログ変換部を介して制御電圧として前記電圧制御発振部に供給する周波数シンセサイザにおいて、
前記電圧制御発振部に入力される制御電圧を監視する監視手段と、
この監視手段により監視された制御電圧のレベルが予め定めた設定範囲から外れているか否かを判断し、外れているときにアンロック検出信号を出力する手段と、を備えたことを特徴とする。

前記分周手段は、Ｎ＝１の場合も含まれ、この場合実際の装置では分周器が使用されず、電圧制御発振部の出力端とアナログ／ディジタル変換部の入力端との間の導電路が本発明でいう分周手段に相当する。このように本発明では、特許請求の範囲の記載を分かりやすくするために、Ｎ＝１の場合であっても分周手段という構成を記載している。
本発明はまた次のような態様としてもよい。
前記監視手段は、前記制御電圧を監視する代わりに前記アナログ／ディジタル変換部の入力信号の信号レベルを監視するものであり、
アンロック検出信号を出力する手段は、制御電圧のレベルが予め定めた設定範囲から外れているか否かを判断する代わりに、前記入力信号のレベルが予め定めた設定範囲から外れているか否かを判断するものである。
ＰＬＬロックした後、ＰＬＬロックから外れているときに周波数引き込み用の電圧を前記ディジタル／アナログ変換部からのアナログ電圧に加えて制御電圧として前記電圧制御発振部に供給するための周波数の引き込み手段を備え、
前記監視手段は、前記制御電圧を監視する代わりに周波数引き込み用の電圧を監視するものであり、
前記アンロック検出信号を出力する手段は、制御電圧のレベルが予め定めた設定範囲から外れているか否かを判断する代わりに、前記周波数引き込み用の電圧のレベルが予め定めた設定範囲から外れているか否かを判断するものである。

周波数差を取り出す手段は、ベクトル取り出し手段にて取り出されたベクトルに対して、設定周波数に応じて粗刻みに決められた周波数で逆回転する逆回転ベクトルを乗算する手段と、この手段により減速されたベクトルについてサンプリング時間毎の位相差を検出する位相差検出部と、前記粗刻みに決められた周波数と設定周波数との差分の周波数で回転するベクトルについてのサンプリング時間毎の位相差と前記位相差検出部にて検出された位相差との差分を取り出す手段と、を備え、
前記減速されたベクトルの長さを検出するベクトル検出手段と、このベクトル検出手段にて検出されたベクトルの長さに基づいてゲイン制御用の補正信号を出力する手段と、前記アナログ／ディジタル変換部の後段であって前記直交検波を行う前の信号にゲイン制御用の補正信号を乗算する乗算手段と、前記検出されたベクトルの長さまたはゲイン制御用の補正信号が予め設定した範囲から外れたときに異常信号を出力する手段と、を更に設け、
前記アンロック検出信号を出力する手段は、前記監視手段により監視された制御電圧あるいは信号のレベルが予め定めた設定範囲から外れている状態と前記異常信号が出力されている状態とのうちの少なくとも一方の状態が発生しているときにアンロック検出信号を出力するように構成されている。

本発明は、電圧制御発振部からの周波数信号を分周、Ａ／Ｄ変換、直交検波を行い、検波に用いた周波数信号と（Ａ／Ｄ）変換した周波数信号との周波数差で回転する回転ベクトルを取り出し、この回転ベクトルの周波数と設定周波数との差分を積分して電圧制御発振部の制御電圧とする周波数シンセサイザにおいて、電圧制御発振部に入力される制御電圧を監視し、監視された制御電圧のレベルが予め定めた設定範囲から外れているか否かを判断してアンロック検出信号を出力するようにしているため、アンロックになったことを瞬時にあるいは事前に検出できる。

また制御電圧のレベルを監視する代わりに前記Ａ／Ｄ変換部の入力信号の信号レベルを監視する手法によれば、アンロックを瞬時に検出できる。更にＰＬＬロックした後、ＰＬＬロックから外れているときに周波数引き込み用の電圧を前記Ａ／Ｄ変換部からのアナログ電圧に加えて制御電圧として前記電圧制御発振部に供給するための周波数の引き込み手段を設けた構成においては、周波数引き込み用の電圧を監視することによってもアンロックを瞬時に検出できる。
そして他の発明によれば、回転ベクトルに対して、設定周波数に応じて粗刻みに決められた周波数で逆回転する逆回転ベクトルを乗算して回転ベクトルを減速する構成においては、減速された回転ベクトルの長さ（スカラー量）またはゲイン制御用の補正信号が予め設定した範囲から外れているか否かの判定結果を更に考慮しているため、アンロックを瞬時にあるいは事前に検出でき、しかも確実に検出できる。

図１は、本発明の周波数シンセサイザの実施の形態の全体構成を示している。１は電圧制御発振部（ＶＣＯ）であり、入力される制御電圧に応じた周波数の周波数信号を出力する。２は、分周手段である分周器であり、設定周波数に応じた分周比にて電圧制御発振部１からの周波数信号を分周する。２１はローパスフィルタであり、分周器２からの周波数信号の高域周波数を除去する。３はアナログ／ディジタル（Ａ／Ｄ）変換部であり、分周器２にて分周された周波数信号である正弦波信号をＡ／Ｄ変換する。具体的には、このＡ／Ｄ変換部３は、基準クロック発生部３１からのクロック信号により前記正弦波信号をサンプリングしてそのサンプリング値をディジタル信号として出力する。

Ａ／Ｄ変換器３の後段には、後で詳述する乗算部３０を介してキャリアリムーブ４が設けられている。このキャリアリムーブ４は、Ａ／Ｄ変換器３からのディジタル信号により特定される正弦波信号に対して周波数がω0ｔ／２π（角速度がω0ｔ）の正弦波信号（検波用の信号）により直交検波を行い、Ａ／Ｄ変換器３のディジタル信号により特定される周波数信号の周波数と検波に用いる正弦波信号の周波数との差の周波数で回転するベクトルを取り出す手段、より詳しくはこのベクトルを複素表示したときの実数部分及び虚数部分を取り出す手段に相当する。

図２はキャリアリムーブ４の構成を示しており、Ａ／Ｄ変換器３で得られた正弦波信号をＡcos（ω0ｔ＋θ）としたとき、掛け算部４１ａの出力及び掛け算部４１ｂの出力は夫々（１）式及び（２）式により表される。

Ａcos（ω0ｔ＋θ）・cos（ω0ｔ）
＝１／２・Ａcosθ＋１／２｛cos（２ω0ｔ）・cosθ＋sin（２ω0ｔ）・sinθ｝……（１）
Ａcos（ω0ｔ＋θ）・−sin（ω0ｔ）
＝１／２・Ａsinθ−１／２｛sin（２ω0ｔ）・cosθ＋cos（２ω0ｔ）・sinθ｝……（２）
そこで掛け算部４１ａの出力及び掛け算部４１ｂの出力を夫々ローパスフィルタ４２ａ及び４２ｂを通すことにより、２ω0ｔの周波数信号は除去されるので、結局ローパスフィルタ４２ａ、４２ｂからは夫々１／２・Ａcosθと１／２・Ａsinθとが取り出される。図３はこうして取り出されたベクトルＶを表した図であり、このベクトルＶは長さがＡであり、回転速度がω1ｔ（＝φ）である（周波数がω1ｔ／２π）。

キャリアリムーブ４の後段には、逆回転ベクトル乗算部５、ローパスフィルタ（ＬＦＰ）７、第１の位相差検出部７１及び加算部７２がこの順に設けられている。これらの役割について簡単に述べておく。この周波数シンセサイザは、電圧制御発振部１の出力周波数が設定周波数になったときの前記回転ベクトルＶの周波数とキャリアリムーブ４にて取り出された回転ベクトルＶの周波数との周波数差を積分し、その積分値に応じた制御電圧を電圧制御発振部１に供給するようにしている。このようなループはＰＬＬを構成するものであり、電圧制御発振部１の出力周波数が設定周波数に近づくにつれて、前記周波数差が小さくなり両者が一致したときに当該周波数差がゼロになる。設定周波数になったときの前記回転ベクトルＶの周波数は予めパラメータ出力部６にて計算しておく。このような作用は、計算された周波数で回転ベクトルＶとは逆回転する逆回転ベクトルＶ｀とキャリアリムーブ４にて得られた回転ベクトルＶとを乗算すればよいが、このようにすると、逆回転ベクトルＶ｀のデータ量が膨大になる。そこで設定周波数に応じて粗刻みに決められた周波数で逆回転する逆回転ベクトルＶ｀を逆回転ベクトル乗算部５にて回転ベクトルＶに乗算し、これにより減速された回転ベクトルＶを後段の第１の位相差検出部７１及び加算部７２にて止めるようにしている。

逆ベクトル乗算部５における演算について説明すると、キャリアリムーブ４及び逆ベクトル乗算部５は、コンピュータの演算により実行されるものであり、その演算のサンプリングにおいてあるタイミングのサンプリング例えばｎ回目のベクトルＶのサンプリング値がＩ（ｎ）＋ｊＱ（ｎ）であったとすると、ｎ回目の逆ベクトルＶ｀のサンプリング値はＩ`（ｎ）＋ｊＱ`（ｎ）である。両ベクトルを乗算したベクトルＩ＋ｊＱは、｛Ｉ（ｎ）＋ｊＱ（ｎ）｝×｛Ｉ`（ｎ）＋ｊＱ`（ｎ）｝となる。この式を整理すると、（３）式となる。
Ｉ＋ｊＱ＝｛Ｉ(ｎ)・Ｉ`(ｎ)−Ｑ(ｎ)・Ｑ`(ｎ)｝＋ｊ｛Ｉ(ｎ)・Ｑ`(ｎ)＋Ｉ`(ｎ)・Ｑ(ｎ)｝ ……（３）
逆ベクトルＶ｀を発生するとは、実際には複素平面上におけるベクトルが逆回転するように当該ベクトルの実数部分及び虚数部分の値つまり逆ベクトルＶ｀の位相をφ｀とすると、cosφ｀とsinφ｀との値を発生させることである。より具体的にはベクトルのcosφ｀とsinφ｀との組がベクトルの回転方向に沿って順番には配列されたテーブルを例えばパラメータ出力部６内に用意し、そのテーブルのアドレスを、指示された電圧制御発振器１の設定周波数に応じて決定されるインクリメント数またはデクリメント数で読み出すことで実現できる。

このようにベクトルＶの回転は逆ベクトルＶ｀により減速されているので、ベクトルＶの周波数（速度）を簡単な近似式で求めることができる。図４に示すように複素平面上において、（ｎ−１）番目のサンプリングにより求めたベクトルＶ（ｎ−１）とｎ番目のサンプリングにより求めたベクトルＶ（ｎ）＝Ｖ（ｎ−１）＋ΔＶとのなす角度Δφ、即ち両サンプリング時のベクトルＶの位相差Δφは、ベクトルＶの周波数がサンプリング周波数よりも十分に小さくかつθ＝ｓｉｎθとみなせる程度であれば、ΔＶの長さとみなすことができる。

ΔＶを求める近似式について説明すると、先ず位相差Δφは（４）式で表される。なおimagは虚数部分、conj｛Ｖ（ｎ）｝はＶ（ｎ）の共役ベクトル、Ｋは常数である。

Δφ＝Ｋ・imag［ΔＶ・conj｛Ｖ（ｎ）｝］ ……（４）
ここでＩ値（ベクトルＶの実数部分）及びＱ値（ベクトルＶの虚数部分）についてｎ番目のサンプリングに対応する値を夫々Ｉ（ｎ）及びＱ（ｎ）とすれば、ΔＶ及びconj｛Ｖ（ｎ）｝は複素表示すると夫々（５）式及び（６）式で表される。

ΔＶ＝ΔＩ＋ｊΔＱ ……（５）
conj｛Ｖ（ｎ）｝＝Ｉ（ｎ）−ｊＱ（ｎ） ……（６）
ただしΔＩはＩ（ｎ）−Ｉ（ｎ−１）であり、ΔＱはＱ（ｎ）−Ｑ（ｎ−１）である。（５）式及び（６）式を（４）式に代入して整理すると、Δφは（７）式で表されることになる。

Δφ＝ΔＱ・Ｉ（ｎ）−ΔＩ・Ｑ（ｎ） ……（７）
前記第１の位相差検出部７１は、このように近似式を用いてΔφを求める機能を備えている。このΔφは、逆ベクトル乗算部５にて減速されたベクトルＶの周波数に対応する値である
ここでパラメータ出力部６は、外部より設定周波数が入力されており、また設定周波数に応じて粗刻みに決められた周波数つまり逆回転ベクトルＶ｀の速度（周波数）も分かっていることから、電圧制御発振部１における出力周波数が設定周波数になったときに第２の位相差検出部７１から得られるベクトルＶの周波数
（Δφ）の値も予め分かっている。この値を周波数微調整分と呼ぶことにすると、第１の位相差検出部７１の後段に設けられた加算部７２にて、パラメータ出力部６から出力される周波数微調整分と第２の位相差検出部７１との差分を取り出される。取り出された差分（周波数差）は位相差の累積加算部７３にて累積加算され、ループフィルタ８を介して第１のＤ／Ａ変換部８０に与えられる。Ｄ／Ａ変換部８０にて得られたアナログ電圧は結合器１１を介して電圧制御発振部１に制御電圧として供給される。位相差の累積加算部７３及びループフィルタ８は、この例では周波数差を積分する手段に相当する。なお１２は、コンデンサ及び抵抗からなるフィルタであり、電圧制御発振部１に印加される制御電圧の高い周波数でのノイズをよくあるするローパスフィルタの役割を持っている。

一方ローパスフィルタ７の出力はＡＧＣ回路部３２に入力され、ＡＧＣ回路３２は逆回転ベクトル乗算部５にて得られたベクトルＩ＋ｊＱについてＩ^２ ＋Ｑ^２ を算出し、その演算結果（振幅情報）に基づいて、乗算部３０にてＡ／Ｄ変換部３に乗算される比率（ゲイン）を調整する役割を有する。つまりＡＧＣ回路部３２は、逆回転ベクトル乗算部５にて得られたベクトルＩ＋ｊＱのスカラー量（長さ）を算出し、この長さ（振幅値）が予め定めた設定値よりも大きければ、その大きい分を補正するように乗算部５におけるゲインの補正値を求め、逆に振幅値が予め定めた設定値よりも小さければ、その小さい分を補正するように補正値を求め、例えばそのときのゲインに当該補正値を加算してゲインの調整を行っている。このようにゲインを補正する理由は、図４に示すように減速された回転ベクトルＶの速度を第１の位相差検出部７１にて演算するときに、回転ベクトルＶの長さが設定値から外れると、ΔＶの長さと位相差Δφとの対応関係が崩れ、その崩れ方が大きいと、ＰＬＬループが正常に動作しなくなるからである。こうして前記振幅値が設定値に維持されるようにゲインコントロールが行われる。

またＡＧＣ回路部３２にて得られた補正値は、補正値判定部３３に入力され、ここで補正値が設定範囲から外れているか否かを判断し、外れていないと判断した場合には論理「Ｈ」を、また外れていると判断した場合には論理「Ｌ」をロック／アンロック判定部３４に出力する。

更にこの周波数シンセサイザは、電圧制御発振部１に入力される制御電圧の大きさを監視手段９により監視するようにしている。この監視手段９は、電圧制御発振部１に入力される制御電圧が入力されるバッファアンプ９１、このバッファアンプ９１の出力電圧をＡ／Ｄ変換するＡ／Ｄ変換部９２、このＡ／Ｄ変換部９２にて得られたディジタル信号のレベルが予め定めた設定範囲に入っているか否かを判定するレベル判定部９３と、を備えている。
図５は、電圧制御発振部１に入力される制御電圧と出力周波数との関係を示す特性図であり、この関係が直線領域から外れるとＰＬＬ制御が異常状態となって出力周波数が設定周波数から外れてしまう。このようなＰＬＬのアンロック状態を避けるために制御電圧としてはマージンをみて例えばＥ１からＥ２の間で使用することが好ましく、制御電圧がＥ１〜Ｅ２の範囲から外れたときにはアンロック検出信号を出力して、例えばこの周波数シンセサイザをシステムから切り離し、冗長側の周波数シンセサイザに切り替えるなどの処置を速やかに行う必要がある。このため監視手段９により制御電圧の信号レベルを検出するようにしている。

レベル判定部９４では、信号レベルが正常であれば（設定範囲に収まっていれば）論理「Ｈ」を、また信号レベルが異常であれば論理「Ｌ」をロック／アンロック判定部３４に出力する。従ってロック／アンロック判定部３４には、上記の補正値判定部３３からの判定信号と監視手段９からの判定信号とが入力され、図６に示すようにアンド条件が成立するとロック検出信号を出力し、アンド条件が成立しない場合には即ちどちらか一方の判定信号が論理「Ｌ」であった場合には、アンロック検出信号が出力される。

またこの実施の形態の周波数シンセサイザは、周波数引き込みのループを備えている。このループには、図１に示すように第２の位相差検出部８１、スイッチ部８２、積分回路部８３、第２のＤ／Ａ変換部８４が設けられる。第２の位相差検出部８１は、動作可能な入力値（回転ベクトルＶの速度）の上限が第１の位相差検出部７１における上限よりも大きく設定されている。このため第２の位相差検出部８１から出力される位相差と回転ベクトルＶの速度との対応関係は悪いが、その役割は、電圧制御発振部１の出力周波数をＰＬＬループが正常に動作する範囲つまり第１の位相差検出部７１が正常に動作する範囲まで周波数の引き込みを行うことにあることから問題とはならない。

そして図示していないが、積分回路部８３の後段には周波数シンセサイザを立ち上げたときに先ず最初に電圧制御発振部１に初期電圧を与えるための手段が設けられている。この初期電圧により電圧制御発振部１から周波数信号が出力され、これに基づいて逆回転ベクトル乗算部５からも出力される。この出力が徐々に大きくなってくると、第２の位相差検出部８１が動作し始め、その出力が積分回路部８３により積分されて、逆回転ベクトル乗算部５からのベクトルの速度が第１の位相差検出部７１の動作範囲まで減速されるように速やかに制御電圧を立ち上げることになる。これら一連の初期の周波数の引き込みが行われている間はスイッチ８２は接点ａ側に切り替わっている。その後ＰＬＬロックが確立されると、スイッチ８２の接点はｂ側に切り替えられる。このときパラメータ出力部６から接点ｂ側に供給される信号はゼロである。なおスイッチ８２の切り替えは例えば第１のＤ／Ａ変換部８０の出力値を監視することにより行われる。

またパラメータ出力部６は、第１のＤ／Ａ変換部８０の出力を監視し、この出力値が設定した範囲から外れると、この出力値が設定した範囲内に収まるように接点ｂ側に周波数引き込み信号を出力する。例えば設定範囲から上側に外れたときにはプラスの定数例えば＋１を出力し、この値が積分回路部８３により積分されてその積分値が結合器１１にて第１のＤ／Ａ変換器８０からの電圧に加算される。これにより制御電圧が上昇するので、ＰＬＬループは制御電圧を下げる方向に動作し、この結果第２のＤ／Ａの出力出力値が設定した範囲まで低下することになる。

次に上述実施の形態の動作について説明する。先ず設定周波数をパラメータ出力部６に入力することにより、分周器における分周比Ｎ、逆回転ベクトルＶ｀の周波数、加算部７２に供給される調整用位相差の値が計算される。設定周波数及び分周比Ｎが決まれば、電圧制御発振部１の出力周波数が設定周波数になったときのキャリアリムーブ４にて求められた回転ベクトルＶの周波数ｆｒも分かる。パラメータ出力部６は、周波数刻みｆａの整数倍の周波数のうち、ｆｒに最も近い周波数ｎ・ｆａ（ｎは整数）を予め計算して、周波数ｎ・ｆａで逆回転する逆ベクトルを作成する。更に前記周波数刻みｆａよりも小さい微調整のための周波数刻みｆｂの整数倍のうち、ｆｒと前記周波数ｎ・ｆａとの差に最も近い周波数ｍ・ｆｂ（ｍは整数）と、を計算し、この値を調整用位相差として加算部７２に供給する。

そして周波数シンセサイザを立ち上げると、既述のようにして周波数引き込みループから周波数の引き込みが行われて、第１の位相差検出部７１が正常に働くようになるまで例えばＰＬＬロックがされるまで、電圧制御発振部１の制御電圧が立ち上げられる。なおＡ／Ｄ変換部３に与えられるクロックの周波数は４０ＭＨｚ、キャリアリムーブ４に与えられる検波用の信号の周波数は４ＭＨｚとされる。

ＰＬＬがロックされているときには、逆回転ベクトル乗算部５にて減速された回転ベクトルＶのスカラー量は設定値に維持されており、このためＡＧＣ回路３２にて求められたゲインの補正量は設定範囲内に収まっている。また電圧制御発振部１の制御電圧も設定範囲に収まっている。このため補正値判定部３３及びレベル判定部９４のいずれからも判定信号の論理は「Ｈ」であり、従ってロック／アンロック判定部３４からはロック検出信号が出力される。ここでＰＬＬがロックされた後、電圧制御発振部１の制御電圧が設定範囲から外れると、レベル判定部９４から論理「Ｌ」の信号がロック／アンロック判定部３４に入力され、ロック／アンロック判定部３４からはロック検出信号が出力される。また回転ベクトルのスカラー量が設定値から大きくはずれ、このためＡＧＣ回路３２にて求められたゲインの補正量が設定範囲から外れると、補正値判定部３３からの判定信号の論理は「Ｌ」となり、ロック／アンロック判定部３４からはロック検出信号が出力される。

上述の実施の形態によれば、電圧制御発振部１の制御電圧を監視しているため、演算により回転ベクトルＶのスカラー量を求めるステップを介して判定される補正値判定部３３からの判定信号よりも早くアンロック状態を検出できる。即ち、ディジタル値に基づいて検出することに比べてアナログ値に基づいて検出していることから、アンロックの状態の検出が格段に早い。更にＡＧＣ回路部３２にて求められたゲイン補正量に基づいて判定される判定結果も取り入れてアンロックの検出を二重化していることから、高い信頼性をもってかつ速やかにアンロックの検出を行うことができる。従って周波数シンセサイザが異常になったときには、できるだけ早く冗長側に切り替えることなどが要請される場合には、好適な装置である。

ここでＡＧＣ回路部３２で求めた補正値に基づいて異常を判定する代わりに、前記振幅値（回転ベクトルＶのスカラー量）が設定範囲から外れているか否かを判定し、外れているときには論理「Ｌ」を出力する判定部を、補正値判定部３３に代えて設けてもよい。
そしてまた本発明では、監視手段９が監視する電圧は、結合器１１の後段に限らず、第２のＤ／Ａ変換部８４にて得られたアナログ電圧であってもよい。既述のようにＰＬＬロックが成立した後、第１のＤ／Ａ変換部８０からのアナログ電圧が予め設定した範囲から外れたときに、アンロックにならないようにパラメータ出力部８２から出力された定数の積分値に対応する電圧が第２のＤ／Ａ変換部８４から出力され、これにより電圧制御発振部１の制御電圧を高く（あるいは低く）している。従って第２のＤ／Ａ変換部８４にて得られたアナログ電圧であるいわば制御電圧の補償値を監視手段９により監視し、詳しくは図１のバッファアンプ９１の入力を第２のＤ／Ａ変換部８４と結合器１１との間から取り込む構成セとすることによっても同様の効果が得られる。
更にまた監視手段９により監視する電圧をこれらの例に代えてＡ／Ｄ変換部３の入力側としてもよい。この場合にもＡ／Ｄ変換部３の入力電圧が大きく変わり、その信号レベルが予め定めた設定範囲から外れたときに論理「Ｌ」を出力することで同様の効果が得られる。即ちこの場合にもアナログ電圧を検出しているので、速やかにアンロック状態を検出できる。

また本発明は、監視手段９からの判定信号とＡＧＣ回路部３２にて求めた振幅値あるいはゲインの補正値に基づいて得た判定信号との両方を用いてアンロックを検出することに限られるものではなく、監視手段９による判定結果のみを用いてアンロックを検出するようにしてもよい。この場合には速やかにアンロックを検出できる効果がある。
なお本発明において、分周器２の分周比Ｎは「１」であってもよく、この場合には、実質分周器を用いない場合と同等である。

本発明に係る周波数シンセサイザの実施の形態を示すブロック図である。 上記の実施の形態に用いられるキャリアリムーブを示す構成図である。 キャリアリムーブにて得られるベクトルを示す説明図である。 相前後するタイミングでサンプリングしたベクトルの位相差を示す説明図である。 ロック／アンロック判定部における判定表を示す説明図である。 電圧制御発振部に入力される制御電圧と出力周波数との関係を示す特性図である。

符号の説明

１ 電圧制御発振器
１１ 結合器
２ 分周器
３ Ａ／Ｄ変換部
３１ 基準クロック発生部
３２ ＡＧＣ回路部
３３ 補正値判定部
３４ ロック／アンロック判定部
４ キャリアリムーブ
５ 逆ベクトル演算部
６ パラメータ出力部
７１ 位相差検出部
７２ 加算部
７３ 位相差の累積加算部
８ ループフィルタ
９

Claims (4)

1. 制御電圧に応じて電圧制御発振部から出力される周波数信号を分周し、分周された周波数信号である正弦波信号をアナログ／ディジタル変換部を介してディジタル化し、ディジタル化された周波数信号に対して、ディジタル信号である検波用の周波数信号による直交検波を行って、両周波数信号の周波数差に相当する周波数で回転するベクトルを複素表示したときの実数部分及び虚数部分をベクトル取り出し手段にて取り出し、前記電圧制御発振部の出力周波数が設定周波数になったときの前記ベクトルの周波数とベクトル取り出し手段にて取り出されたベクトルの周波数との周波数差を積分してディジタル／アナログ変換部を介して制御電圧として前記電圧制御発振部に供給する周波数シンセサイザにおいて、
   前記電圧制御発振部に入力される制御電圧を監視する監視手段と、
   この監視手段により監視された制御電圧のレベルが予め定めた設定範囲から外れているか否かを判断し、外れているときにアンロック検出信号を出力する手段と、を備えたことを特徴とする周波数シンセサイザ。
2. 前記監視手段は、前記制御電圧を監視する代わりに前記アナログ／ディジタル変換部の入力信号の信号レベルを監視するものであり、
   アンロック検出信号を出力する手段は、制御電圧のレベルが予め定めた設定範囲から外れているか否かを判断する代わりに、前記入力信号のレベルが予め定めた設定範囲から外れているか否かを判断するものであることを特徴とする請求項１記載の周波数シンセサイザ。
3. ＰＬＬロックした後、ＰＬＬロックから外れているときに周波数引き込み用の電圧を前記ディジタル／アナログ変換部からのアナログ電圧に加えて制御電圧として前記電圧制御発振部に供給するための周波数の引き込み手段を備え、
   前記監視手段は、前記制御電圧を監視する代わりに周波数引き込み用の電圧を監視するものであり、
   前記アンロック検出信号を出力する手段は、制御電圧のレベルが予め定めた設定範囲から外れているか否かを判断する代わりに、前記周波数引き込み用の電圧のレベルが予め定めた設定範囲から外れているか否かを判断するものであることを特徴とする請求項１記載の周波数シンセサイザ。
4. 周波数差を取り出す手段は、ベクトル取り出し手段にて取り出されたベクトルに対して、設定周波数に応じて粗刻みに決められた周波数で逆回転する逆回転ベクトルを乗算する手段と、この手段により減速されたベクトルについてサンプリング時間毎の位相差を検出する位相差検出部と、前記粗刻みに決められた周波数と設定周波数との差分の周波数で回転するベクトルについてのサンプリング時間毎の位相差と前記位相差検出部にて検出された位相差との差分を取り出す手段と、を備え、
   前記減速されたベクトルの長さを検出するベクトル検出手段と、このベクトル検出手段にて検出されたベクトルの長さに基づいてゲイン制御用の補正信号を出力する手段と、前記アナログ／ディジタル変換部の後段であって前記直交検波を行う前の信号にゲイン制御用の補正信号を乗算する乗算手段と、前記検出されたベクトルの長さまたはゲイン制御用の補正信号が予め設定した範囲から外れたときに異常信号を出力する手段と、を更に設け、
   前記アンロック検出信号を出力する手段は、前記監視手段により監視された制御電圧あるいは信号のレベルが予め定めた設定範囲から外れている状態と、前記異常信号が出力されている状態と、のうちの少なくとも一方の状態が発生しているときにアンロック検出信号を出力するように構成されていることを特徴とする請求項１ないし３のいずれか一つに記載の周波数シンセサイザ。

Images