JP2010080494A - 化学的機械研磨装置、化学的機械研磨方法及び制御プログラム - Google Patents

化学的機械研磨装置、化学的機械研磨方法及び制御プログラム Download PDF

Info

Publication number
JP2010080494A
JP2010080494A JP2008244095A JP2008244095A JP2010080494A JP 2010080494 A JP2010080494 A JP 2010080494A JP 2008244095 A JP2008244095 A JP 2008244095A JP 2008244095 A JP2008244095 A JP 2008244095A JP 2010080494 A JP2010080494 A JP 2010080494A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
polishing pad
chemical mechanical
mechanical polishing
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008244095A
Other languages
English (en)
Other versions
JP5336799B2 (ja
Inventor
Takaaki Matsuoka
孝明 松岡
Tadahiro Omi
忠弘 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Priority to JP2008244095A priority Critical patent/JP5336799B2/ja
Priority to US13/120,554 priority patent/US20110189857A1/en
Priority to KR1020117006061A priority patent/KR101215939B1/ko
Priority to CN2009801372047A priority patent/CN102160152A/zh
Priority to DE112009002253T priority patent/DE112009002253T5/de
Priority to PCT/JP2009/004114 priority patent/WO2010035404A1/ja
Publication of JP2010080494A publication Critical patent/JP2010080494A/ja
Application granted granted Critical
Publication of JP5336799B2 publication Critical patent/JP5336799B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ダマシンプロセスにおいて有機系のlow-k膜からなる層間絶縁膜上に堆積された銅の研磨に際してスクラッチやディッシングの発生を防止する。
【解決手段】このＣＭＰ装置では、研磨パッド１２を貼り付けた回転ヘッド１０の回転中心軸と、半導体ウエハ１００をフェイスアップで装着する回転テーブル１４の回転中心軸とを同一の鉛直線Ｎ上に揃え、回転ヘッド１０および回転テーブル１４を同方向にスピン回転させながら、回転ヘッド１０を降下させて研磨パッド１２を回転テーブル１４上の半導体ウエハ１００に当接させ、半導体ウエハ１００表面の全域で研磨パッド１２が逆方向に擦らないようにする。
【選択図】 図１

Description

本発明は、有機系のlow-k膜からなる層間絶縁膜に埋め込み銅配線を形成するためのダマシンプロセスに用いる化学的機械研磨装置、化学的機械研磨方法および制御プログラムに関する。
今日の半導体集積回路、特にＬＳＩ（Large Scale Integrated Circuit）は、微細化・高集積化のため複数の配線層を重ねた多層配線構造を有している。多層配線構造における従来の配線形成プロセスは、絶縁膜上に堆積したＡｌなどの金属膜をリソグラフィおよびドライエッチングにより加工して金属配線パターンを形成するものであるが、Ａｌ配線のエレクトロマイグレーション耐性が低いことや、電気抵抗が比較的高く、配線遅延を起こすことなどが問題となっている。このことから、最近は、多層配線形成プロセスに銅配線のダマシンプロセスが採用されてきている。
一方で、ＬＳＩの高速化・低消費電力化のためには多層配線間の容量を低減する必要があり、配線容量を下げるためには配線間、配線層間を埋める層間絶縁膜に低誘電率（low-k）膜を採用することが不可欠になっている。この種のlow-k膜としては、ＳiＯＦ膜などの無機系材料やポーラス膜も検討されているが、２．５以下の比誘電率が得られるフッ素樹脂やアモルファスフロロカーボンなどの有機系材料も大いに有望視されている。
ここで、図１０を参照して、有機系のlow-k膜を層間絶縁膜に用いる銅配線のダマシンプロセスを説明する。
先ず、下層配線（図示せず）まで形成されている半導体ウエハ１００上に、図１０の（ａ）に示すように、たとえばＳｉＣＮからなるエッチストップ膜１０２，１０６と、たとえばアモルファスフロロカーボンからなる有機系のlow-k膜１０４，１０８とを下から１０２→１０４→１０６→１０８の順にＣＶＤ（Chemical Vapor Deposition）法で積層形成する。
次に、リソグラフィ工程およびエッチング工程を繰り返して、図１０の（ｂ）に示すように、上層のlow-k有機膜１０８には配線溝１１０を形成し、下層のlow-k有機膜１０２にはビア孔１１２を形成する。ここで、半導体基板１００の表面には配線溝１１０およびビア孔１１２に応じた凹凸が形成される。
次に、図１０の（ｃ）に示すように、ビア孔１１２および配線溝１１０の中を含む半導体基板１００の表面にたとえばＴaＮからなるバリアメタル１１４をＣＶＤ法で成膜する。さらに、バリアメタル１１４の上に重ねて銅のシード層（図示せず）をスパッタ法で形成してよい。
次いで、図１０の（ｄ）に示すように、ビア孔１１２および配線溝１１０の中が埋まるように半導体ウエハ１００の表面に銅１１６を電界メッキ法で堆積させる。ここで、銅１１６の表面には、配線溝１１０やビア孔１１２に応じた凹凸形状が反映される。
そして、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により半導体基板１００上の銅１１６を平坦に研磨し、図１０の（ｅ）に示すように、ビア孔１１２および配線溝１１０の中にのみ銅１１６を残して、埋め込み銅配線を形成する。
上述したダマシンプロセスは、ビア孔１１２および配線溝１１０を同時に銅１１６の膜で埋め込んで一度に銅プラグと銅配線を形成するデュアルダマシン法である。これに対して、シングルダマシン法は、ビア孔１１２と配線溝１１０を別々に銅１１６の膜で埋め込んで銅プラグと銅配線を別々に形成するものであるが、孔または溝以外の不要な銅を除去する工程ではデュアルダマシン法と同様のＣＭＰ処理を行う。
図１１に、従来の代表的なＣＭＰ装置を示す。このＣＭＰ装置は、研磨布または研磨パッド１２０を貼った回転テーブル（下部定盤）１２２に対して、半導体ウエハ１００を固定保持する回転ヘッド（上部定盤）１２４を押し付けて、回転ヘッド１２０および回転テーブル１２２を回転させながら、ノズル１２６より研磨パッド１２０上にスラリ（研磨剤）を供給して、化学的作用と機械的研磨により半導体ウエハ１００の下面（被処理面）の膜を削って平坦化する。
特開平２００７−１２９３６
しかしながら、有機系のlow-k膜を層間絶縁膜に用いる銅配線のダマシンプロセスにおいて銅の研磨に上記のような従来のＣＭＰ装置を用いると、ＣＭＰ後の銅１１６の表面に、たとえば図１２に示すような溝状のスクラッチ１３０、あるいは図示省略するが、銅配線の中央部が窪むディッシングなどが発生しやすいことが課題となっている。ダマシンの埋め込み配線にこのようなスクラッチやディッシングが発生すると、配線表面を流れる高周波電流（信号）に大きな影響を与え、ＬＳＩが欠陥品になることがある。
本発明者は、上記のようなスクラッチやディッシングの発生メカニズムを究明したところ、研磨パッド１２０に半導体ウエハ１００がタッチ・ダウン（当接）する際に、半導体ウエハ１００の表面（被処理面）の一部に対して、図１３に示すように、研磨パッド１２が逆方向に擦ることにより、被研磨材の銅１１６に、特にその凸部１１６ａに大きなせん断応力が加わるために、銅１１６の表面に小さな傷が発生しやすく、この小さな傷にスラリが入り込むことによってその箇所が過分に削られて、スクラッチやディッシングに発展することがわかった。被研磨材の銅が比較的軟らかい金属であるうえ、層間絶縁膜を構成するlow-k有機膜が外部からのストレスに弱くてせん断応力を溜めやすく、これがタッチ・ダウン時の傷を発生させる一因になっていると考えられる。
本発明は、上記のような従来技術の問題点およびその原因究明の考察に基づいてなされたものであって、ダマシンプロセスにおいて有機系のlow-k膜からなる層間絶縁膜上に堆積された銅の研磨に際してスクラッチやディッシングの発生を防止し、平坦性の精度および電気的特性の安定性に優れた埋め込み銅配線の形成を可能とする化学的機械研磨装置、化学的機械研磨方法および制御プログラムを提供することを目的とする。
上記の目的を達成するために、本発明の第１の観点における銅配線形成用の化学的機械研磨方法は、半導体基板上の層間絶縁膜に誘電率の低い有機膜（low-k有機膜）を用いる銅配線のダマシンプロセスにおいて前記有機膜上に堆積された銅を研磨するための化学的機械研磨方法であって、半導体基板と研磨パッドとを同方向にスピン回転させながら、前記半導体基板の被処理面の略全域で前記研磨パッドが逆方向に擦らないようにして両者を当接させる第１の工程と、前記半導体基板と前記研磨パッドとの間の接触界面にスラリを供給し、前記半導体基板と前記研磨パッドとの間の圧力および相対回転速度を制御して前記半導体基板上の銅を化学的機械的に研磨する第２の工程とを有する。
上記第１の観点の方法によれば、第１の工程において、半導体基板と研磨パッドとを同方向に回転させながら、半導体基板の被処理面の略全域で研磨パッドが逆方向に擦らないようにして両者を当接させるので、被処理面の何処の箇所でも表層の銅に加わるせん断応力が小さく、下地のlow-k有機膜にせん断応力が溜まる度合いも小さい。これによって、基板上の被処理面の略全域でスクラッチあるいはディッシングの種になるような傷を発生させずに銅の研磨を開始することができる。
本発明の第２の観点における銅配線形成用の化学的機械研磨方法は、半導体基板上の層間絶縁膜に誘電率の低い有機膜を用いる銅配線のダマシンプロセスにおいて前記有機膜上に堆積された銅を研磨するための化学的機械研磨方法であって、半導体基板と研磨パッドとを同方向に回転させながら、それぞれの回転中心軸を一直線上に揃えて、両者を当接させる第１の工程と、前記半導体基板と前記研磨パッドとの間の接触界面にスラリを供給し、前記半導体基板と前記研磨パッドとの間の相対回転速度および圧力を制御して前記半導体基板上の銅を化学的機械的に研磨する第２の工程とを有する。
上記第２の観点の方法によれば、第１の工程において、半導体基板と研磨パッドとを同方向に回転させながらそれぞれの回転中心軸を一直線上に揃えて当接させるので、被処理面の何処の箇所でも表層の銅に加わるせん断応力が小さく、下地のlow-k有機膜にせん断応力が溜まる度合いも小さい。これによって、基板上の被処理面の略全域でスクラッチあるいはディッシングの種になるような傷を発生させずに銅の研磨を開始できる。
第１の工程における半導体基板および研磨パッドのそれぞれの回転速度は、基板の口径、銅表面の凹凸状態、low-k有機膜および研磨パッドの材質等に応じて適度に設定してよく、通常は５０rpm〜３００rpmの範囲内、例えば８０rpm〜９０rpmに設定してよい。また、両者の回転速度が違っていてもよいが、当接時の衝撃または応力を少なくするうえでは速度差ができるだけ小さいほど好ましく、速度差を実質的に零にするのが最も好ましい。
ここで、半導体基板と研磨パットの速度差を実質的に零にするために、両者の回転を止めて速度差を零にするのは好ましくない。なぜなら、回転を止めて速度差を零にして当接させた場合、第２の工程へ移る際に半導体基板と研磨パッドとの間には動摩擦力よりも大きい静止摩擦力が働くので、半導体基板の被処理面により大きなダメージを与えてしまうからである。
本発明の化学的機械研磨方法においては、第２の工程でも、半導体基板上の銅およびlow-k有機膜にせん断応力の急激な変化を加えないためには、半導体基板と研磨パッドとを同方向に回転させるのが好ましく、さらには、半導体基板の被処理面の略全域で研磨パッドが逆方向に擦らないようにするか、あるいは半導体基板の回転中心軸と研磨パッドの回転中心軸とを一直線上に揃えるのがより好ましい。
もっとも、第２の工程の初期段階で銅（被処理膜）の凸部がある程度または相当削られた後は、研磨圧力またはせん断応力を大きくしても傷が付き難いので、半導体基板の回転中心軸と研磨パッドの回転中心軸とをオフセットさせることも、さらに研磨パッドに対する半導体基板のオフセット位置を可変することも可能である。この場合、半導体基板よりも十分大きな口径の研磨パッドを使用し、研磨効率を高めることができる。
また、第２の工程において、半導体基板および研磨パッド間の相対回転速度は、基板の口径、銅表面の凹凸状態、low-k有機膜および研磨パッドの材質等に応じて適度に設定されてよい。好適には、研磨パッドの回転速度を一定に維持し、半導体基板の回転速度を第１の工程における回転速度よりも低くする方法で相対回転速度を制御してよく、相対回転速度を可変してもよい。また、接触界面に印加する圧力を次第に上げていく
また、第２の工程において、半導体基板および研磨パッド間の接触界面に印加する圧力も、上記のような諸条件に応じて任意に制御されてよいが、通常は次第に上げていく手法が採られてよい。
また、本発明の化学的機械研磨方法は、好適な一態様として、半導体基板上の銅の研磨を終了させるために、半導体基板と研磨パッドとを同方向に回転させながら両者を離間させる第３の工程を更に含む。このように、半導体基板および研磨パッド間の接触界面にせん断応力の急激な変化を最後まで与えないのが好ましい。したがって、この第３の工程でも、半導体基板の被処理面の略全域で研磨パッドが逆方向に擦らないようにするか、あるいは半導体基板の回転中心軸と研磨パッドの回転中心軸とを一直線上に揃えるのがさらに好ましい。もっとも、第３の工程において、半導体基板の回転中心軸と研磨パッドの回転中心軸とをオフセットさせる方法も可能である。
本発明の第１の観点における化学的機械研磨装置は、半導体基板上の層間絶縁膜に誘電率の低い有機膜を用いる銅配線のダマシンプロセスにおいて前記有機膜上に堆積された銅を研磨するための化学的機械研磨装置であって、半導体基板を着脱可能に保持し、回転可能に構成された第１の定盤と、前記第１の定盤を所望の回転速度で回転させるための第１の回転駆動部と、研磨パッドを取り付け、回転可能に構成された第１の定盤と、前記第２の定盤を所望の回転速度で回転させるための第２の回転駆動部と、前記第１の定盤と前記第２の定盤とを相対的に離間または加圧接触させるための第１のアクチュエータと、前記第１の定盤と前記第２の定盤とを同方向に回転させながら、前記半導体基板の被処理面の略全域で前記研磨パッドが逆方向に擦らないようにして両者を当接させ、次いで前記半導体基板上の銅を化学的機械的に研磨するように、前記第１の回転駆動部、前記第２の回転駆動部および前記第１のアクチュエータを制御する制御部と、前記半導体基板と前記研磨パッドとの間の接触界面にスラリを供給するためのスラリ供給部とを有する。
上記の装置構成によれば、上述した本発明の第１の観点における化学的機械研磨方法を好適に実施することができる。
本発明の第２の観点における化学的機械研磨装置は、半導体基板上の層間絶縁膜に誘電率の低い有機膜を用いる銅配線のダマシンプロセスにおいて前記有機膜上に堆積された銅を研磨するための化学的機械研磨装置であって、半導体基板を着脱可能に保持し、回転可能に構成された第１の定盤と、前記第１の定盤を所望の回転速度で回転させるための第１の回転駆動部と、研磨パッドを取り付け、回転可能に構成された第１の定盤と、前記第２の定盤を所望の回転速度で回転させるための第２の回転駆動部と、前記第１の定盤と前記第２の定盤とを相対的に離間または加圧接触させるための第１のアクチュエータと、前記第１の定盤と前記第２の定盤とを同方向に回転させながら、それぞれの回転中心軸を一直線上に揃えて両者を当接させ、次いで前記半導体基板上の銅を化学的機械的に研磨するように、前記第１の回転駆動部、前記第２の回転駆動部および前記第１のアクチュエータを制御する制御部と、前記半導体基板と前記研磨パッドとの間の接触界面にスラリを供給するためのスラリ供給部とを有する。
上記の装置構成によれば、上述した本発明の第２の観点における化学的機械研磨方法を好適に実施することができる。
本発明の化学的機械研磨装置は、好適な一態様として、第１の定盤に対して第２の定盤を回転中心軸と直交する方向で相対的に移動させるための第２のアクチュエータを有する。これにより、第２の工程および第３の工程において、半導体基板の回転中心軸と研磨パッドの回転中心軸とをオフセットさせる形態を好適に実施することができる。
また、本発明の制御プログラムは、コンピュータ上で動作し、実行時に、本発明の化学的機械研磨方法が行われるように、コンピュータに化学的機械研磨装置を制御させる。
本発明の化学的機械研磨装置、化学的機械研磨方法または制御プログラムによれば、上記のような構成および作用により、ダマシンプロセスにおいて有機系のlow-k膜からなる層間絶縁膜上に堆積された銅の研磨に際してスクラッチやディッシングの発生を防止し、平坦性の精度および電気的特性の安定性に優れた埋め込み銅配線の形成を可能とすることができる。
以下、図１〜図９を参照して、本発明の好適な実施の形態を説明する。
図１に、本発明の一実施形態におけるＣＭＰ（化学的機械研磨）装置の主要な構成を示す。このＣＭＰ装置は、埋め込み銅配線を形成するためのダマシンプロセスで好適に使用可能であり、たとえば図１０のダマシンプロセスにおいて半導体ウエハ１００のlow-k有機膜（層間絶縁膜）１０８上に堆積された銅１１６を平坦に研磨するためのＣＭＰ工程（図１０の（ｄ）→（ｅ））に使用できる。
このＣＭＰ装置は、スピン回転可能かつ昇降可能な回転ヘッド（上部定盤）１０に研磨パッド１２を貼り付け、スピン回転可能な定置の回転テーブル（下部定盤）１４上に半導体ウエハ１００をフェイスアップで装着する。回転テーブル１４には、半導体ウエハ１００を着脱自在に固定するための保持手段たとえばバキュームチャック（図示せず）が備わっている。回転ヘッド１０は上部モータ１６の回転軸１６ａに結合され、回転テーブル１４は下部モータ１８の回転軸１８ａに結合されている。図示のように、回転ヘッド１０の回転中心軸つまり上部モータ１６の回転軸１６ａと回転テーブル１４の回転中心軸つまり下部モータ１８の回転軸１８ａとが同一の鉛直線Ｎ上に揃っており、回転ヘッド１０および回転テーブル１４は真正面に向かい合っている。
上部定盤制御部２０および下部定盤制御部２２は、上部モータ１６および下部モータ１８にそれぞれ駆動電流を供給するモータ駆動回路を有しており、主制御部２４からの制御信号にしたがって回転ヘッド１０および回転テーブル１４の回転動作（回転開始／停止、回転速度等）をそれぞれ制御する。
回転ヘッド１０および上部モータ１６は、支持台またはフレーム２６に固定して取り付けられた昇降／加圧アクチュエータ２８の駆動軸２８ａに結合されている。この昇降／加圧アクチュエータ２８は、たとえばエアシリンダまたはモータ内蔵のリニアアクチュエータからなり、駆動軸２８ａを上記鉛直線Ｎ上に揃えている。昇降／加圧制御部３０は、アクチュエータ２８に圧縮空気または駆動電流を供給する空気圧回路または駆動回路を有しており、主制御部２４からの指示にしたがって回転ヘッド１０の昇降および押圧力を制御する。
スラリ供給部３２は、たとえばアルミナの砥粒を含む研磨液からなるスラリ（研磨剤）を貯留するタンクと、このタンクからスラリを汲んで吐出するポンプとを有しており、ポンプの出側をスラリ供給管３４の一端に接続している。スラリ供給管３４の他端は、上部モータ１６の回転軸１６ａに取り付けられたロータリジョイント３６を介して回転ヘッド１０内のスラリ導入部（図示せず）に接続されている。回転ヘッド１０内には、該スラリ導入部から研磨パッドに通じるスラリ流路（図示せず）も設けられている。スラリ供給部３２より送出されたスラリは、スラリ供給管３４、ロータリジョイント３６および回転ヘッド１０内のスラリ導入部、スラリ流路を通って研磨パッド１２に送られ、研磨パッド１２の全面から滲み出るようになっている。
主制御部２４は、マイクロコンピュータを含み、外部メモリまたは内部メモリに格納されるソフトウェア（プログラム）にしたがって、装置内の各部、特に回転ヘッド１０、回転テーブル１４、昇降／加圧アクチュエータ２８およびスラリ供給部３２の個々の動作および装置全体の動作（シーケンス）を制御する。
次に、図２〜図６つき、この実施形態のＣＭＰ装置における作用を説明する。 図２に、埋め込み銅配線形成用のダマシンプロセスにおいてＣＰＭ工程のために主制御部２４で実行される制御プログラムの主要な手順を示す。図３に、このＣＭＰ工程における各部の状態または物理量の時間的変化（波形）を示す。
初期状態では、図１に示すように、回転ヘッド１０が回転テーブル１４の上方に設定された原位置に位置しており、研磨パッド１２が回転テーブル１４上の半導体ウエハ１００から離間している。
主制御部２４は、先ず上部定盤制御部２０および下部定盤制御部２２を通じて上部モータ１６および下部モータ１８をそれぞれ始動させ、回転ヘッド（上部定盤）１０および回転テーブル（下部定盤）１４の回転速度をタッチ・ダウン（当接）用の速度Ｖ10a，Ｖ14aまでそれぞれ立ち上げる（ステップＳ1，Ｓ2）。
ここで、回転ヘッド１０および回転テーブル１４のタッチ・ダウン用の回転速度Ｖ10a，Ｖ14aは、半導体ウエハ１００の口径、表面の凹凸状態、研磨パッド１２の材質等に応じて適宜の値に設定されてよいが、通常は５０rpmから３００rpmの範囲内でよく、たとえば８０rpm〜９０rpmに設定されてよい。また、Ｖ10a＞Ｖ14aもしくはＶ10a＜Ｖ14aでも構わないが、好ましくはＶ10a＝Ｖ14aとしてよい。
上部定盤制御部２０および下部定盤制御部２２は、たとえばロータリエンコーダ（図示せず）等の回転速度検出器を用いて、研磨パッド１２および回転テーブル１４の回転速度をフィートバック方式で制御することが可能であり、それぞれの回転速度が設定値Ｖ10a，Ｖ14aに到達または安定した時点で、その状態をステータス信号等で主制御部２４に知らせることも可能である。
次に、主制御部２４は、昇降／加圧制御部３０を通じて昇降／加圧アクチュエータ２８により回転ヘッド１０を降下させ（ステップＳ3）、回転ヘッド１０の降下距離または高さ位置に基づいた所定のタイミングで、好ましくは研磨パッド１２が回転テーブル１４上の半導体ウエハ１００にタッチ・ダウンする直前（時点ｔ1）に、スラリ供給部３２にスラリの送出を開始させる（ステップＳ4）。上述したように、スラリ供給部３２より送出されたスラリは、スラリ供給管３４、ロータリジョイント３６および回転ヘッド１０内のスラリ導入部、スラリ流路を通って研磨パッド１２に送られ、研磨パッド１２の全面から滲み出る。
そして、主制御部２４は、半導体ウエハ１００に対する研磨パッド１２のタッチ・ダウンを確認する（ステップＳ5，時点ｔ2）。このタッチ・ダウンの確認は、たとえば回転ヘッド１０の降下距離または高さ位置に基づいてもよいが、通常は上部モータ１６の回転トルクの変化を検出する方法が確実である。図４に、半導体ウエハ１００に研磨パッド１２が当接または接触している状態を示す。
タッチ・ダウンを確認したなら、主制御部２４は、回転ヘッド１０と回転テーブル１４間の相対回転速度を研磨に適した所定の値に制御する（ステップＳ6）。たとえば、図３に示すように、回転ヘッド１０の回転速度をタッチ・ダウン用の設定値Ｖ10aに保ったまま、回転テーブル１４の回転速度をタッチ・ダウン用の設定値Ｖ14aよりも低い設定値Ｖ14bまでリニアに減速し、相対回転速度を研磨用の設定値ＶSまでリニアに立ち上げる（時点ｔ3〜時点ｔ4）。この研磨用の相対回転速度設定値ＶSは、半導体ウエハ１００の口径、表面の凹凸状態、研磨パッド１２の材質等に応じて適度な値たとえば３〜３０rpmに選定されてよく、研磨中に可変制御することも可能である。
一方で、主制御部２４は、昇降／加圧制御部３０を通じて昇降／加圧アクチエータ２８により半導体ウエハ１００に対する研磨パッド１２の押圧力すなわち研磨圧力を制御し（ステップＳ7）、通常は処理時間の経過とともにだんだんと（たとえばリニアに）上げていく。
この実施形態では、タッチ・ダウン時に、半導体ウエハ１００および研磨パッド１２を図５に示すように回転中心を同一直線Ｎ上に揃えて同方向にスピン回転させる。これにより、半導体ウエハ１００と研磨パッド１２との接触界面では、図６に示すように研磨パッド１２が半導体ウエハ１００の表面に圧接しても半導体ウエハ１００表面の全域で研磨パッド１２が逆方向に擦らないので、被処理面の何処の箇所でも銅１１６（特に凸部１１６ａ）に加わるせん断応力が小さく、下地のlow-k有機膜１０８，１０４にせん断応力が溜まる度合いも小さい。このため、半導体ウエハ１００表面の全域でスクラッチあるいはディッシングの種になるような傷を発生させずに銅１１６の研磨を開始することができる。
さらに、この実施形態では、タッチ・ダウン後も、半導体ウエハ１００および研磨パッド１２を図５に示すように回転中心を同一直線Ｎ上に揃えて同方向にスピン回転させながら、相対回転速度および研磨圧力を漸次可変または調整するので、半導体ウエハ１００表面のいずれの部分にもせん断応力の急激な変化を与えずに、銅１１６の研磨を安定に進行させることができる。
タッチ・ダウン時（時点ｔ2）から所定の研磨処理時間（設定時間）ＴSが経過すると（ステップＳ8，時点ｔ5）、主制御部２４は、研磨を終了させるために、上部定盤制御部２０および下部定盤制御部２２を通じて回転ヘッド１０と回転テーブル１４間の相対回転速度を分離用の回転速度ＶEに切り替える（ステップＳ9，Ｓ10）。この分離用の回転速度ＶEはなるべく小さい値が好ましく、最も好ましくは零（ＶE＝０）に設定されてよい。この例では、回転ヘッド１０の回転速度をそれまでの回転速度Ｖ10aから分離用の設定値Ｖ10b（Ｖ10b＝Ｖ14b）まで減速して（時点ｔ5〜時点ｔ6）、相対回転速度を設定値ＶE（０）に合わせる。
なお、研磨終了のタイミングを得るために、研磨パッド１２がlow-k有機膜１０８上のバリアメタル１１４を削る際の回転トルクの変化を上部定盤制御部２０または下部定盤制御部２２を通じて検出する方法も可能である。
主制御部２４は、次に、昇降／加圧制御部３０を通じて昇降／加圧アクチュエータ２８により回転ヘッド１０を上昇させ、半導体ウエハ１００と研磨パッド１２とを分離または離間させる（ステップＳ11，時点ｔ7）。また、これとほぼ同時に、スラリ供給部３２にスラリの供給を停止させる（ステップＳ12）。そして、上部定盤制御部２０および下部定盤制御部２２を通じて回転ヘッド１０および回転テーブル１４の回転を止める（ステップＳ13）。
上記のように、この実施形態では、研磨処理を終了する際にも、両者を図５に示すように回転中心を同一直線Ｎ上に揃えて同方向にスピン回転させながら、しかも相対回転速度を小さくして（好ましくは０にして）、半導体ウエハ１００と研磨パッド１２とをスムースに離間させるので、半導体ウエハ１００の表面（銅１１６の表面およびlow-k有機膜１０８の表面）に傷が付く可能性を可及的に低減することができる。
図７に、第２の実施形態におけるＣＭＰ装置の主要な構成を示す。上記した第１の実施形態のＣＭＰ装置（図１）と構成または機能が共通する部分には同一の参照符号を附してある。
この実施形態では、回転ヘッド（上部定盤）１０に半導体ウエハ１００をフェイスダウンで装着し、回転ヘッド１０よりも口径（直径）が格段たとえば２倍程度に大きな回転テーブル（下部定盤）１４に研磨パッド１２を貼り付けており、回転ヘッド１０の回転中心軸と回転テーブル１４の回転中心軸とを同軸上に揃えることも、任意にオフセットすることも可能な装置構成としている。
具体的には、回転ヘッド１０に上部モータ１６を介して結合されている昇降／加圧アクチュエータ２８を水平な一方向（Ｘ方向）で移動可能とし、その上方に設置した水平移動機構４０により昇降／加圧アクチュエータ２８ひいては回転ヘッド１０の位置を水平方向で可変できるようにしている。
また、回転ヘッド１０には、半導体ウエハ１００を着脱自在に装着するための保持手段たとえばバキュームチャック（図示せず）が備わっている。スラリ供給管３４は、下部モータ１８の回転軸１８ａに取り付けられたロータリジョイント３６を介して回転テーブル１４内のスラリ導入部（図示せず）に接続されている。回転テーブル１４内には、該スラリ導入部から研磨パッドに通じるスラリ流路（図示せず）が設けられている。スラリ供給部３２より送出されたスラリは、スラリ供給管３４、ロータリジョイント３６および回転テーブル１４内のスラリ導入部、スラリ流路を通って研磨パッド１２に送られ、研磨パッド１２の全面から滲み出るようになっている。
この実施形態において、ＣＰＭ処理を開始するときは、上記第１の実施形態と同様の仕方で、回転ヘッド１０および回転テーブル１４を同じ方向に回転させながらそれぞれの回転中心軸を揃えてタッチ・ダウンを行うことができる。これによって半導体ウエハ１００と研磨パッド１２との接触界面では、図６に示すように研磨パッド１２が半導体ウエハ１００の表面（被処理面）に圧接しても半導体ウエハ１００表面のいずれの部分でも研磨パッド１２が逆方向に擦らないので、表層の銅１１６（特に凸部１１６ａ）に加わるせん断応力が小さく、下地のlow-k有機膜１０８，１０４にせん断応力が溜まる度合いも小さい。このため、半導体ウエハ１００の全表面にわたってスクラッチあるいはディッシングの種になるような傷を発生させずに銅１１６の研磨を開始することができる。
そして、タッチ・ダウン後に、回転ヘッド１０と回転テーブル１４間の相対回転速度を設定値ＶSに調整し、所定時間を経過したなら、好ましくは半導体ウエハ１００上の銅１１６の凸部１１６ａが相当削れてから、水平移動機構４０を作動させて、図８に示すように半導体ウエハ１００の回転中心軸を研磨パッド１２の回転中心軸からずらし、そのオフセットした位置で研磨処理を行う。
この場合、図８に示すように、回転テーブル１４（研磨パッド１２）に対して回転ヘッド１０（半導体ウエハ１００）のオフセット位置を矢印Ｘの方向に直線的に移動してもよく、あるいは矢印θの方向に環状に移動させてもよい。このようなオフセット関係においては、半導体ウエハ１００表面（被処理面）の中で研磨パッド１２が逆方向に擦る部分でそうでない部分とが混在する。しかし、被処理膜の銅１１６の凸部１１６ａ（図６）が相当削れて表面に傷は無いので、そこにある程度大きなせん断応力が加わっても、スクラッチやディッシングが発生するおそれは少ない。
一方で、このオフセット方式においては、大口径の研磨パッド１２の広いエリアを半導体ウエハ１００の研磨に有効利用できるので、スラリの供給速度や研磨速度を高めることができる。
研磨を終了させるときは、オフセット位置で半導体ウエハ１００を研磨パッド１２から分離させることも可能であるが、回転ヘッド１０を回転テーブル１４の中心に戻し、かつ相対回転速度を小さくして（好ましくは０にして）、両者を分離させるのが好ましい。これによって、研磨終了時に半導体ウエハ１００の表面（銅１１６の表面およびlow-k有機膜１０８の表面）に傷が付く可能性を可及的に低減することができる。
図９に、上記実施形態におけるＣＭＰ処理方法を行うために上記ＣＭＰ装置（図１、図７）の各部の制御および全体のシーケンスを制御する主制御部２４の構成例を示す。
この構成例の主制御部２４は、バス５０を介して接続されたプロセッサ（ＣＰＵ）５２、内部メモリ（ＲＡＭ）５４、プログラム格納装置（ＨＤＤ）５６、フラッシュメモリあるいは光ディスクなどの外部メモリドライブ（ＤＲＶ）５８、キーボードやマウスなどの入力デバイス（ＫＥＹ）６０、表示装置（ＤＩＳ）６２、ネットワーク・インタフェース（ＣＯＭ）６４、および周辺インタフェース（Ｉ／Ｆ）６６を有する。
プロセッサ（ＣＰＵ）５２は、外部メモリドライブ（ＤＲＶ）５８に装填されたフラッシュメモリあるいは光ディスクなどの記憶媒体６８から所要のプログラムのコードを読み取って、ＨＤＤ５６に格納する。あるいは、所要のプログラムをネットワークからネットワーク・インタフェース６４を介してダウンロードすることも可能である。そして、プロセッサ（ＣＰＵ）５２は、各段階または各場面で必要なプログラムのコードをＨＤＤ１５６からワーキングメモリ（ＲＡＭ）５４上に展開して各ステップを実行し、所要の演算処理を行って周辺インタフェース６６を介して装置内の各部を制御する。上記実施形態で説明したＣＭＰ方法を実施するためのプログラムは全てこのコンピュータシステムで実行される。
本発明の一実施形態におけるＣＭＰ装置の主要な構成を示す図である。 実施形態におけるＣＰＭ工程のための制御プログラムの主要な手順を示すフローチャート図である。 実施形態のＣＭＰ工程における各部の状態または物理量の時間的変化を示す波形図である。 実施形態のＣＭＰ装置において半導体ウエハに研磨パッドを当接または接触させている状態を示す図である。 実施形態のＣＭＰにおいて半導体ウエハと研磨パッドとの回転方向および相対的位置関係を示す平面図である。 実施形態のＣＭＰにおいて半導体ウエハに研磨パッドが当接した直後の接触界面の様子を模式的に示す略断面図である。 第２の実施形態におけるＣＭＰ装置の主要な構成を示す図である。 第２の実施形態における半導体ウエハと研磨パッドとの回転方向および相対的位置関係を示す平面図である。 実施形態のＣＭＰ装置における主制御部の構成例を示すブロック図である。 有機系のlow-k膜を層間絶縁膜に用いる銅配線のダマシンプロセスの工程を示す図である。 従来の代表的なＣＭＰ装置の構成を示す図である。 従来のＣＭＰ装置で発生する欠陥の一例を示す略断面図である。 従来のＣＭＰ装置における半導体ウエハと研磨パッドとの回転方向および相対的位置関係を示す平面図である。
符号の説明
１０ 回転ヘッド（上部定盤）
１２ 研磨パッド
１４ 回転テーブル（下部定盤）
１６ 上部モータ
１８ 下部モータ
２０ 上部定盤制御部
２２ 下部定盤制御部
２４ 主制御部
２８ 昇降／加圧アクチエータ
３０ 昇降／加圧制御部
３２ スラリ供給部
３２ スラリ供給管
３６ ロータリジョイント
４０ 水平移動機構
１００ 半導体ウエハ
１０４，１０８ low-k膜（層間絶縁膜）
１０６ 銅

Claims (22)

  1. 半導体基板上の層間絶縁膜に誘電率の低い有機膜を用いる銅配線のダマシンプロセスにおいて前記有機膜上に堆積された銅を研磨するための化学的機械研磨方法であって、
    半導体基板と研磨パッドとを同方向に回転させながら、前記半導体基板の被処理面の略全域で前記研磨パッドが逆方向に擦らないようにして両者を当接させる第１の工程と、
    前記半導体基板と前記研磨パッドとの間の接触界面にスラリを供給し、前記半導体基板と前記研磨パッドとの間の圧力および相対回転速度を制御して前記半導体基板上の銅を化学的機械的に研磨する第２の工程と
    を有する銅配線形成用の化学的機械研磨方法。
  2. 半導体基板上の層間絶縁膜に誘電率の低い有機膜を用いる銅配線のダマシンプロセスにおいて前記有機膜上に堆積された銅を研磨するための化学的機械研磨方法であって、
    半導体基板と研磨パッドとを同方向に回転させながら、それぞれの回転中心軸を一直線上に揃えて、両者を当接させる第１の工程と、
    前記半導体基板と前記研磨パッドとの間の接触界面にスラリを供給し、前記半導体基板と前記研磨パッドとの間の相対回転速度および圧力を制御して前記半導体基板上の銅を化学的機械的に研磨する第２の工程と
    を有する銅配線形成用の化学的機械研磨方法。
  3. 前記第１の工程において、前記半導体基板および前記研磨パッドのそれぞれの回転速度を５０rpm〜３００rpmの範囲内で設定する請求項１または請求項２に記載の化学的機械研磨方法。
  4. 前記第１の工程において、前記半導体基板および前記研磨パッドのそれぞれの回転速度を８０rpm〜９０rpmに設定する請求項３に記載の化学的機械研磨方法。
  5. 前記第１の工程において、前記半導体基板の回転速度と前記研磨パッドの回転速度との差を実質的に零にする請求項１〜４のいずれか一項に記載の化学的機械研磨方法。
  6. 前記第２の工程において、前記半導体基板と前記研磨パッドとを同方向に回転させる請求項１〜５のいずれか一項に記載の化学的機械研磨方法。
  7. 前記第２の工程において、前記半導体基板の被処理面の略全域で前記研磨パッドが逆方向に擦らないようにする請求項６に記載の化学的機械研磨方法。
  8. 前記第２の工程において、前記半導体基板の回転中心軸と前記研磨パッドの回転中心軸とを一直線上に揃える請求項６に記載の化学的機械研磨方法。
  9. 前記第２の工程において、前記半導体基板の回転中心軸と前記研磨パッドの回転中心軸とをオフセットさせる請求項６に記載の化学的機械研磨方法。
  10. 前記第２の工程において、前記研磨パッドに対する前記半導体基板のオフセット位置を可変する請求項９に記載の化学的機械研磨方法。
  11. 前記第２の工程において、前記研磨パッドの回転速度を一定に維持し、前記半導体基板の回転速度を前記第１の工程における回転速度よりも低くする請求項１〜１０のいずれか一項に記載の化学的機械研磨方法。
  12. 前記第２の工程において、前記半導体基板と前記研磨パッドとの相対回転速度を可変する請求項１〜１０のいずれか一項に記載の化学的機械研磨方法。
  13. 前記第２の工程において、前記接触界面に印加する圧力を次第に上げていく請求項１〜１２のいずれか一項に記載の化学的機械研磨方法。
  14. 前記半導体基板上の銅の研磨を終了させるために、前記半導体基板と前記研磨パッドとを同方向に回転させながら両者を離間させる第３の工程を更に有する請求項１〜１３のいずれか一項に記載の化学的機械研磨方法。
  15. 前記第３の工程において、前記半導体基板の被処理面の略全域で前記研磨パッドが逆方向に擦らないようにする請求項１４に記載の化学的機械研磨方法。
  16. 前記第３の工程において、前記半導体基板の回転中心軸と前記研磨パッドの回転中心軸とを一直線上に揃える請求項１４に記載の化学的機械研磨方法。
  17. 前記第３の工程において、前記半導体基板の回転中心軸と前記研磨パッドの回転中心軸とをオフセットさせる請求項１４に記載の化学的機械研磨方法。
  18. 前記第３の工程において、前記半導体基板の回転速度と前記研磨パッドの回転速度との差を実質的に零にする請求項１４〜１７のいずれか一項に記載の化学的機械研磨方法。
  19. コンピュータ上で動作し、実行時に、請求項１〜１８のいずれか一項に記載の化学的機械研磨方法が行われるように、コンピュータに化学的機械研磨装置を制御させることを特徴とする制御プログラム。
  20. 半導体基板上の層間絶縁膜に誘電率の低い有機膜を用いる銅配線のダマシンプロセスにおいて前記有機膜上に堆積された銅を研磨するための化学的機械研磨装置であって、
    半導体基板を着脱可能に保持し、回転可能に構成された第１の定盤と、
    前記第１の定盤を所望の回転速度で回転させるための第１の回転駆動部と、
    研磨パッドを取り付け、回転可能に構成された第１の定盤と、
    前記第２の定盤を所望の回転速度で回転させるための第２の回転駆動部と、
    前記第１の定盤と前記第２の定盤とを相対的に離間または加圧接触させるための第１のアクチュエータと、
    前記第１の定盤と前記第２の定盤とを同方向に回転させながら、前記半導体基板の被処理面の略全域で前記研磨パッドが逆方向に擦らないようにして両者を当接させ、次いで前記半導体基板上の銅を化学的機械的に研磨するように、前記第１の回転駆動部、前記第２の回転駆動部および前記第１のアクチュエータを制御する制御部と、
    前記半導体基板と前記研磨パッドとの間の接触界面にスラリを供給するためのスラリ供給部と
    を有する銅配線形成用の化学的機械研磨装置。
  21. 半導体基板上の層間絶縁膜に誘電率の低い有機膜を用いる銅配線のダマシンプロセスにおいて前記有機膜上に堆積された銅を研磨するための化学的機械研磨装置であって、
    半導体基板を着脱可能に保持し、回転可能に構成された第１の定盤と、
    前記第１の定盤を所望の回転速度で回転させるための第１の回転駆動部と、
    研磨パッドを取り付け、回転可能に構成された第１の定盤と、
    前記第２の定盤を所望の回転速度で回転させるための第２の回転駆動部と、
    前記第１の定盤と前記第２の定盤とを相対的に離間または加圧接触させるための第１のアクチュエータと、
    前記第１の定盤と前記第２の定盤とを同方向に回転させながら、それぞれの回転中心軸を一直線上に揃えて両者を当接させ、次いで前記半導体基板上の銅を化学的機械的に研磨するように、前記第１の回転駆動部、前記第２の回転駆動部および前記第１のアクチュエータを制御する制御部と、
    前記半導体基板と前記研磨パッドとの間の接触界面にスラリを供給するためのスラリ供給部と
    を有する銅配線形成用の化学的機械研磨装置。
  22. 前記第１の定盤に対して前記第２の定盤を回転中心軸と直交する方向で相対的に移動させるための第２のアクチュエータを有する請求項２０または請求項２１に記載の化学的機械研磨装置。
JP2008244095A 2008-09-24 2008-09-24 化学的機械研磨装置、化学的機械研磨方法及び制御プログラム Expired - Fee Related JP5336799B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008244095A JP5336799B2 (ja) 2008-09-24 2008-09-24 化学的機械研磨装置、化学的機械研磨方法及び制御プログラム
US13/120,554 US20110189857A1 (en) 2008-09-24 2009-08-26 Chemical mechanical polishing apparatus, chemical mechanical polishing method, and control program
KR1020117006061A KR101215939B1 (ko) 2008-09-24 2009-08-26 화학적 기계 연마 장치, 화학적 기계 연마 방법 및 제어 프로그램이 기록된 기록매체
CN2009801372047A CN102160152A (zh) 2008-09-24 2009-08-26 化学机械研磨装置、化学机械研磨方法以及控制程序
DE112009002253T DE112009002253T5 (de) 2008-09-24 2009-08-26 Vorrichtung zum chemisch-mechanischen Polieren, Verfahren zum chemisch-mechanischen Polieren und Steuerprogramm
PCT/JP2009/004114 WO2010035404A1 (ja) 2008-09-24 2009-08-26 化学的機械研磨装置、化学的機械研磨方法及び制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008244095A JP5336799B2 (ja) 2008-09-24 2008-09-24 化学的機械研磨装置、化学的機械研磨方法及び制御プログラム

Publications (2)

Publication Number Publication Date
JP2010080494A true JP2010080494A (ja) 2010-04-08
JP5336799B2 JP5336799B2 (ja) 2013-11-06

Family

ID=42059418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008244095A Expired - Fee Related JP5336799B2 (ja) 2008-09-24 2008-09-24 化学的機械研磨装置、化学的機械研磨方法及び制御プログラム

Country Status (6)

Country Link
US (1) US20110189857A1 (ja)
JP (1) JP5336799B2 (ja)
KR (1) KR101215939B1 (ja)
CN (1) CN102160152A (ja)
DE (1) DE112009002253T5 (ja)
WO (1) WO2010035404A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2447196C2 (ru) * 2010-04-19 2012-04-10 Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" Способ химико-динамической полировки
JP2012124378A (ja) * 2010-12-09 2012-06-28 Sumco Corp ウェーハの片面研磨方法、ウェーハの製造方法およびウェーハの片面研磨装置
JP2015229196A (ja) * 2014-06-03 2015-12-21 株式会社荏原製作所 研磨装置
JP7431589B2 (ja) 2020-01-17 2024-02-15 株式会社ディスコ 加工装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5407748B2 (ja) 2009-10-26 2014-02-05 株式会社Ｓｕｍｃｏ 半導体ウェーハの研磨方法
CN102229093B (zh) * 2011-07-01 2013-09-18 中国电子科技集团公司第四十五研究所 一种应用在晶片抛光设备上的升降加压机构
JP6297308B2 (ja) * 2012-12-06 2018-03-20 株式会社荏原製作所 基板洗浄装置及び基板洗浄方法
CN103219233B (zh) * 2013-03-27 2017-02-08 上海华虹宏力半导体制造有限公司 晶圆的平坦化方法
CN106914826B (zh) * 2017-03-21 2023-08-01 东旭集团有限公司 一种用于大尺寸陶瓷盘的修复装置
CN109664162B (zh) * 2017-10-17 2020-02-07 长鑫存储技术有限公司 在金属栓塞的化学机械研磨中的制程动态优化方法及系统
CN108466131A (zh) * 2018-05-30 2018-08-31 四川欧瑞特光电科技有限公司 一种光学元件加工设备
US10800004B2 (en) * 2018-09-28 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of chemical mechanical polishing
KR20200043214A (ko) * 2018-10-17 2020-04-27 주식회사 케이씨텍 화학 기계적 연마 장치의 컨디셔너

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163140A (ja) * 1996-05-31 1998-06-19 Nippon Steel Corp 半導体基板の研磨方法
JP2003068688A (ja) * 2001-08-22 2003-03-07 Nikon Corp シミュレーション方法及び装置、並びに、これを用いた研磨方法及び装置
JP2004193289A (ja) * 2002-12-10 2004-07-08 Ebara Corp ポリッシング方法
JP2007005482A (ja) * 2005-06-22 2007-01-11 Fujitsu Ltd 半導体装置の製造方法
JP2007054852A (ja) * 2005-08-23 2007-03-08 Sanyo Special Steel Co Ltd 棒鋼のための誘導装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599423A (en) * 1995-06-30 1997-02-04 Applied Materials, Inc. Apparatus and method for simulating and optimizing a chemical mechanical polishing system
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6660637B2 (en) * 2001-09-28 2003-12-09 Infineon Technologies Ag Process for chemical mechanical polishing
US7435165B2 (en) * 2002-10-28 2008-10-14 Cabot Microelectronics Corporation Transparent microporous materials for CMP
JP4768335B2 (ja) 2005-06-30 2011-09-07 株式会社東芝 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム
CN100467219C (zh) * 2006-07-10 2009-03-11 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163140A (ja) * 1996-05-31 1998-06-19 Nippon Steel Corp 半導体基板の研磨方法
JP2003068688A (ja) * 2001-08-22 2003-03-07 Nikon Corp シミュレーション方法及び装置、並びに、これを用いた研磨方法及び装置
JP2004193289A (ja) * 2002-12-10 2004-07-08 Ebara Corp ポリッシング方法
JP2007005482A (ja) * 2005-06-22 2007-01-11 Fujitsu Ltd 半導体装置の製造方法
JP2007054852A (ja) * 2005-08-23 2007-03-08 Sanyo Special Steel Co Ltd 棒鋼のための誘導装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2447196C2 (ru) * 2010-04-19 2012-04-10 Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" Способ химико-динамической полировки
JP2012124378A (ja) * 2010-12-09 2012-06-28 Sumco Corp ウェーハの片面研磨方法、ウェーハの製造方法およびウェーハの片面研磨装置
JP2015229196A (ja) * 2014-06-03 2015-12-21 株式会社荏原製作所 研磨装置
JP7431589B2 (ja) 2020-01-17 2024-02-15 株式会社ディスコ 加工装置

Also Published As

Publication number Publication date
KR20110055654A (ko) 2011-05-25
US20110189857A1 (en) 2011-08-04
DE112009002253T5 (de) 2011-07-21
JP5336799B2 (ja) 2013-11-06
CN102160152A (zh) 2011-08-17
KR101215939B1 (ko) 2012-12-27
WO2010035404A1 (ja) 2010-04-01

Similar Documents

Publication Publication Date Title
JP5336799B2 (ja) 化学的機械研磨装置、化学的機械研磨方法及び制御プログラム
US6960521B2 (en) Method and apparatus for polishing metal and dielectric substrates
US8257143B2 (en) Method and apparatus for polishing object
JPH0955362A (ja) スクラッチを減少する集積回路の製造方法
US20070224918A1 (en) Planarization apparatus
JP2010219406A (ja) 化学的機械研磨方法
JP7374710B2 (ja) 研磨方法および研磨装置
KR20110055617A (ko) 화학적 기계적 폴리싱 시스템을 위한 개선된 방법
CN101459124A (zh) 化学机械研磨方法及晶片清洗方法
US6736701B1 (en) Eliminate broken line damage of copper after CMP
JPH1187286A (ja) 半導体ウエハの二段階式化学的機械的研磨方法及び装置
JP6509766B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2001322036A (ja) 研磨装置
JP3356126B2 (ja) 半導体装置の製造方法及び化学的機械研磨装置
US20060205217A1 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
JP2001326204A (ja) 半導体装置の製造方法および研磨方法
JP2003311539A (ja) 研磨方法および研磨装置、並びに半導体装置の製造方法
JP2003266300A (ja) 研磨装置及び半導体デバイスの製造方法
CN101065218A (zh) Cmp工艺中的灵活冲洗步骤
JP2014027257A (ja) ウェハの研磨方法
JPH10100063A (ja) 研磨装置
KR20070067754A (ko) 화학 기계적 연마용 패드의 자동 컨디셔닝 장치
US20070251832A1 (en) Method and apparatus for electrochemical mechanical polishing of cu with higher liner velocity for better surface finish and higher removal rate during clearance
KR20090019944A (ko) 웨이퍼 폴리싱장치의 플래튼커버 열배기장치
KR100595141B1 (ko) 화학적 기계적 연마 공정에서 유발된 표면 긁힘을제거하기 위한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130802

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees