KR20110055654A - 화학적 기계 연마 장치, 화학적 기계 연마 방법 및 제어 프로그램이 기록된 기록매체 - Google Patents

화학적 기계 연마 장치, 화학적 기계 연마 방법 및 제어 프로그램이 기록된 기록매체 Download PDF

Info

Publication number
KR20110055654A
KR20110055654A KR1020117006061A KR20117006061A KR20110055654A KR 20110055654 A KR20110055654 A KR 20110055654A KR 1020117006061 A KR1020117006061 A KR 1020117006061A KR 20117006061 A KR20117006061 A KR 20117006061A KR 20110055654 A KR20110055654 A KR 20110055654A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
polishing pad
chemical mechanical
polishing
mechanical polishing
Prior art date
Application number
KR1020117006061A
Other languages
English (en)
Other versions
KR101215939B1 (ko
Inventor
타카아키 마츠오카
타다히로 오오미
Original Assignee
도쿄엘렉트론가부시키가이샤
고쿠리츠다이가쿠호진 도호쿠다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤, 고쿠리츠다이가쿠호진 도호쿠다이가쿠 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110055654A publication Critical patent/KR20110055654A/ko
Application granted granted Critical
Publication of KR101215939B1 publication Critical patent/KR101215939B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(과제) 다마신 프로세스에 있어서 유기계의 low-k막으로 이루어지는 층간 절연막 상에 퇴적된 구리의 연마시에 있어서 스크래치나 디싱의 발생을 방지한다.
(해결 수단) 이 CMP 장치에서는, 연마 패드(12)를 접착한 회전 헤드(10)의 회전 중심축과, 반도체 웨이퍼(100)를 페이스 업(face up)으로 장착하는 회전 테이블(14)의 회전 중심축을 동일한 연직선(N) 상에 정렬시켜, 회전 헤드(10) 및 회전 테이블(14)을 동 방향으로 스핀 회전시키면서, 회전 헤드(10)를 강하시켜 연마 패드(12)를 회전 테이블(14) 상의 반도체 웨이퍼(100)에 맞닿게 하여, 반도체 웨이퍼(100) 표면의 전역에서 연마 패드(12)가 역방향으로 문지르지 않도록 한다.

Description

화학적 기계 연마 장치, 화학적 기계 연마 방법 및 제어 프로그램{CHEMICAL MECHANICAL POLISHING APPARATUS, CHEMICAL MECHANICAL POLISHING METHOD, AND CONTROL PROGRAM}
본 발명은, 유기계의 low-k막으로 이루어지는 층간 절연막에 매입하여 구리 배선을 형성하기 위한 다마신(damascene) 프로세스에 이용하는 화학적 기계 연마 장치, 화학적 기계 연마 방법 및 제어 프로그램에 관한 것이다.
요즈음의 반도체 집적회로, 특히 LSI(Large Scale Integrated Circuit)는, 미세화·고집적화를 위해 복수의 배선층을 겹친 다층 배선 구조를 갖고 있다. 다층 배선 구조에 있어서의 종래의 배선 형성 프로세스는, 절연막 상에 퇴적한 Al 등의 금속막을 리소그래피 및 드라이 에칭에 의해 가공하여 금속 배선 패턴을 형성하는 것이지만, Al 배선의 일렉트로 마이그레이션(electro-migration) 내성이 낮은 것이나, 전기 저항이 비교적 높고, 배선 지연을 일으키는 것 등이 문제가 되고 있다. 이 점에서, 최근에는, 다층 배선 형성 프로세스에 구리 배선의 다마신 프로세스가 채용되고 있다.
한편으로, LSI의 고속화·저소비 전력화를 위해서는 다층 배선 간의 용량을 저감할 필요가 있고, 배선 용량을 낮추기 위해서는 배선 간, 배선층 간을 매입하는 층간 절연막에 저유전율(low-k)막을 채용하는 것이 불가결하게 되어 있다. 이런 종류의 low-k막으로서는, SiOF막 등의 무기계 재료나 포러스(porous)막도 검토되고 있지만, 2.5 이하의 비유전율이 얻어지는 불소 수지나 어모퍼스 플루오로카본 등의 유기계 재료도 대단히 유망시되고 있다.
여기에서, 도 10을 참조하여, 유기계의 low-k막을 층간 절연막에 이용하는 구리 배선의 다마신 프로세스를 설명한다.
우선, 하층 배선(도시하지 않음)까지 형성되어 있는 반도체 웨이퍼(100) 상에, 도 10의 (a)에 나타내는 바와 같이, 예를 들면 SiCN으로 이루어지는 에치 스톱막(102, 106)과, 예를 들면 어모퍼스 플루오로카본으로 이루어지는 유기계의 low-k막(104, 108)을 아래로부터 102→104→106→108의 순으로 CVD(Chemical Vapor Deposition)법으로 적층 형성한다.
다음으로, 리소그래피 공정 및 에칭 공정을 반복하여, 도 10의 (b)에 나타내는 바와 같이, 상층의 low-k 유기막(108)에 배선홈(110)을 형성하고, 하층의 low-k 유기막(102)에는 비어홀(112)을 형성한다. 여기에서, 반도체 기판(100)의 표면에는 배선홈(110) 및 비어홀(112)에 따른 요철이 형성된다.
다음으로, 도 10의 (c)에 나타내는 바와 같이, 비어홀(112) 및 배선홈(110) 안을 포함하는 반도체 기판(100)의 표면에 예를 들면 TaN으로 이루어지는 배리어 메탈(114)을 CVD법으로 성막한다. 또한, 배리어 메탈(114)의 위에 겹쳐 구리의 시드층(도시하지 않음)을 스퍼터법으로 형성해도 좋다.
이어서, 도 10의 (d)에 나타내는 바와 같이, 비어홀(112) 및 배선홈(110) 안이 메워지도록 반도체 웨이퍼(100)의 표면에 구리(116)를 전계 도금법으로 퇴적시킨다. 여기에서, 구리(116)의 표면에는, 배선홈(110)이나 비어홀(112)에 따른 요철 형상이 반영된다.
그리고, 화학적 기계 연마(CMP: Chemical Mechanical Polishing)에 의해 반도체 기판(100) 상의 구리(116)를 평탄하게 연마하여, 도 10의 (e)에 나타내는 바와 같이, 비어홀(112) 및 배선홈(110) 안에만 구리(116)를 남겨, 매입 구리 배선을 형성한다.
전술한 다마신 프로세스는, 비어홀(112) 및 배선홈(110)을 동시에 구리(116)의 막으로 매입하여 한번에 구리 플러그와 구리 배선을 형성하는 듀얼 다마신법이다. 이에 대하여, 싱글 다마신법은, 비어홀(112)과 배선홈(110)을 따로따로 구리(116)의 막으로 매입하여 구리 플러그와 구리 배선을 따로따로 형성하는 것이지만, 구멍 또는 홈 이외의 불필요한 구리를 제거하는 공정에서는 듀얼 다마신법과 동일한 CMP 처리를 행한다.
도 11에, 종래의 대표적인 CMP 장치를 나타낸다. 이 CMP 장치는, 연마천 또는 연마 패드(120)를 붙인 회전 테이블(하부 정반(定盤))(122)에 대하여, 반도체 웨이퍼(100)를 고정 보지(保持;holding)하는 회전 헤드(상부 정반)(124)를 밀어붙여, 회전 헤드(124) 및 회전 테이블(122)을 회전시키면서, 노즐(126)로부터 연마 패드(12) 상에 슬러리(연마제)를 공급하여, 화학적 작용과 기계적 연마에 의해 반도체 웨이퍼(100)의 하면(피(被)처리면)의 막을 깎아 평탄화한다.
일본공개특허공보 2007-12936호
그러나, 유기계의 low-k막을 층간 절연막에 이용하는 구리 배선의 다마신 프로세스에 있어서 구리의 연마에 상기와 같은 종래의 CMP 장치를 이용하면, CMP 후의 구리(116)의 표면에, 예를 들면 도 12에 나타내는 바와 같은 홈 형상의 스크래치(130), 혹은 도시 생략하지만, 구리 배선의 중앙부가 움푹 들어가는 디싱(dishing) 등이 발생하기 쉬운 것이 과제가 되고 있다. 다마신의 매입 배선에 이러한 스크래치나 디싱이 발생하면, 배선 표면을 흐르는 고주파 전류(신호)에 큰 영향을 주어, LSI가 결함품이 되는 경우가 있다.
본 발명자는, 상기와 같은 스크래치나 디싱의 발생 메커니즘을 구명한 바, 연마 패드(120)에 반도체 웨이퍼(100)가 터치·다운될(맞닿을) 때에, 반도체 웨이퍼(100)의 표면(피처리면)의 일부에 대하여, 도 13에 나타내는 바와 같이, 연마 패드(120)가 역방향으로 문지름으로써, 피(被)연마재의 구리(116)에, 특히 그 볼록부(116a)에 큰 전단 응력이 가해지기 때문에, 구리(116)의 표면에 작은 흠집이 발생하기 쉽고, 이 작은 흠집에 슬러리가 비집고 들어감으로써 그 개소가 과분하게 깎여, 스크래치나 디싱으로 발전하는 것을 알았다. 피연마재의 구리가 비교적 부드러운 금속인 데다가, 층간 절연막을 구성하는 low-k 유기막이 외부로부터의 스트레스에 약해서 전단 응력을 모으기 쉬워, 이것이 터치·다운시의 흠집을 발생시키는 한 원인이 되고 있다고 생각된다.
본 발명은, 상기와 같은 종래 기술의 문제점 및 그 원인 구명의 고찰에 기초하여 이루어진 것으로, 다마신 프로세스에 있어서 유기계의 low-k막으로 이루어지는 층간 절연막 상에 퇴적된 구리의 연마시에 있어서 스크래치나 디싱의 발생을 방지하여, 평탄성의 정밀도 및 전기적 특성의 안정성이 우수한 매입 구리 배선의 형성을 가능하게 하는 화학적 기계 연마 장치, 화학적 기계 연마 방법 및 제어 프로그램을 제공한다.
본 발명의 제1 관점에 있어서의 구리 배선 형성용의 화학적 기계 연마 방법은, 반도체 기판 상의 층간 절연막에 유전율이 낮은 유기막(low-k 유기막)을 이용하는 구리 배선의 다마신 프로세스에 있어서 상기 유기막 상에 퇴적된 구리를 연마하기 위한 화학적 기계 연마 방법으로서, 반도체 기판과 연마 패드를 동(同) 방향으로 스핀 회전시키면서, 상기 반도체 기판의 피처리면의 대략 전역(全域)에서 상기 연마 패드가 역방향으로 문지르지 않도록 하여 양자를 맞닿게 하는 제1 공정과, 상기 반도체 기판과 상기 연마 패드와의 사이의 접촉 계면에 슬러리를 공급하고, 상기 반도체 기판과 상기 연마 패드와의 사이의 압력 및 상대 회전 속도를 제어하여 상기 반도체 기판 상의 구리를 화학적 기계적으로 연마하는 제2 공정을 갖는다.
상기 제1 관점의 방법에 의하면, 제1 공정에 있어서, 반도체 기판과 연마 패드를 동 방향으로 회전시키면서, 반도체 기판의 피처리면의 대략 전역에서 연마 패드가 역방향으로 문지르지 않도록 하여 양자를 맞닿게 하기 때문에, 피처리면의 어느 개소에서도 표층의 구리에 가해지는 전단 응력이 작고, 하지(base)의 low-k 유기막에 전단 응력이 모이는 정도도 작다. 이에 따라, 기판 상의 피처리면의 대략 전역에서 스크래치 혹은 디싱의 원인이 되는 흠집을 발생시키지 않고 구리의 연마를 개시할 수 있다.
본 발명의 제2 관점에 있어서의 구리 배선 형성용의 화학적 기계 연마 방법은, 반도체 기판 상의 층간 절연막에 유전율이 낮은 유기막을 이용하는 구리 배선의 다마신 프로세스에 있어서 상기 유기막 상에 퇴적된 구리를 연마하기 위한 화학적 기계 연마 방법으로서, 반도체 기판과 연마 패드를 동 방향으로 회전시키면서, 각각의 회전 중심축을 일직선 상에 정렬시켜, 양자를 맞닿게 하는 제1 공정과, 상기 반도체 기판과 상기 연마 패드와의 사이의 접촉 계면에 슬러리를 공급하고, 상기 반도체 기판과 상기 연마 패드와의 사이의 상대 회전 속도 및 압력을 제어하여 상기 반도체 기판 상의 구리를 화학적 기계적으로 연마하는 제2 공정을 갖는다.
상기 제2 관점의 방법에 의하면, 제1 공정에 있어서, 반도체 기판과 연마 패드를 동 방향으로 회전시키면서 각각의 회전 중심축을 일직선 상에 정렬시켜 맞닿게 하기 때문에, 피처리면의 어느 개소에서도 표층의 구리에 가해지는 전단 응력이 작고, 하지의 low-k 유기막에 전단 응력이 모이는 정도도 작다. 이에 따라, 기판 상의 피처리면의 대략 전역에서 스크래치 혹은 디싱의 원인이 되는 흠집을 발생시키지 않고 구리의 연마를 개시할 수 있다.
제1 공정에 있어서의 반도체 기판 및 연마 패드의 각각의 회전 속도는, 기판의 구경, 구리 표면의 요철 상태, low-k 유기막 및 연마 패드의 재질 등에 따라 적절히 설정해도 좋고, 통상은 50rpm∼300rpm의 범위 내, 예를 들면 80rpm∼90rpm으로 설정해도 좋다. 또한, 양자의 회전 속도가 달라도 좋지만, 맞닿을 때의 충격 또는 응력을 줄이는 데에는 속도 차이가 가능한 한 작을수록 바람직하고, 속도 차이를 실질적으로 영으로 하는 것이 가장 바람직하다.
여기에서, 반도체 기판과 연마 패드의 속도 차이를 실질적으로 영으로 하기 위해, 양자의 회전을 멈추어 속도 차이를 영으로 하는 것은 바람직하지 않다. 왜냐하면, 회전을 멈추어 속도 차이를 영으로 하여 맞닿게 하였을 경우, 제2 공정으로 이행할 때에 반도체 기판과 연마 패드와의 사이에는 동(動) 마찰력보다 큰 정지 마찰력이 작용하기 때문에, 반도체 기판의 피처리면에 보다 큰 대미지를 주어 버리기 때문이다.
본 발명의 화학적 기계 연마 방법에 있어서는, 제2 공정에서도, 반도체 기판 상의 구리 및 low-k 유기막에 전단 응력의 급격한 변화를 가하지 않기 위해서는, 반도체 기판과 연마 패드를 동 방향으로 회전시키는 것이 바람직하고, 또한, 반도체 기판의 피처리면의 대략 전역에서 연마 패드가 역방향으로 문지르지 않도록 하거나, 혹은 반도체 기판의 회전 중심축과 연마 패드의 회전 중심축을 일직선 상에 정렬시키는 것이 보다 바람직하다.
단, 제2 공정의 초기 단계에서 구리(피처리막)의 볼록부가 어느 정도 또는 상당히 깎인 후에는, 연마 압력 또는 전단 응력을 크게 해도 흠집이 나기 어렵기 때문에, 반도체 기판의 회전 중심축과 연마 패드의 회전 중심축을 오프셋시키는 것도, 추가로 연마 패드에 대한 반도체 기판의 오프셋 위치를 가변하는 것도 가능하다. 이 경우, 반도체 기판보다도 충분히 큰 구경의 연마 패드를 사용하여, 연마 효율을 높일 수 있다.
또한, 제2 공정에 있어서, 반도체 기판 및 연마 패드 간의 상대 회전 속도는, 기판의 구경, 구리 표면의 요철 상태, low-k 유기막 및 연마 패드의 재질 등에 따라 적절히 설정되어도 좋다. 매우 적합하게는, 연마 패드의 회전 속도를 일정하게 유지하여, 반도체 기판의 회전 속도를 제1 공정에 있어서의 회전 속도보다도 낮추는 방법으로 상대 회전 속도를 제어해도 좋고, 상대 회전 속도를 가변해도 좋다. 또한, 접촉 계면에 인가하는 압력을 점차 올려 간다.
또한, 제2 공정에 있어서, 반도체 기판 및 연마 패드 간의 접촉 계면에 인가하는 압력도, 상기와 같은 제 조건에 따라 임의로 제어되어도 좋지만, 통상은 점차 올려가는 수법이 채용되어도 좋다.
또한, 본 발명의 화학적 기계 연마 방법은, 매우 적합한 일 실시 형태로서, 반도체 기판 상의 구리의 연마를 종료시키기 위해, 반도체 기판과 연마 패드를 동 방향으로 회전시키면서 양자를 이간시키는 제3 공정을 추가로 포함한다. 이와 같이, 반도체 기판 및 연마 패드 간의 접촉 계면에 전단 응력의 급격한 변화를 마지막까지 주지 않는 것이 바람직하다. 따라서, 이 제3 공정에서도, 반도체 기판의 피처리면의 대략 전역에서 연마 패드가 역방향으로 문지르지 않도록 하거나, 혹은 반도체 기판의 회전 중심축과 연마 패드의 회전 중심축을 일직선 상에 정렬시키는 것이 더욱 바람직하다. 단, 제3 공정에 있어서는, 반도체 기판의 회전 중심축과 연마 패드의 회전 중심축을 오프셋시키는 방법도 가능하다.
본 발명의 제1 관점에 있어서의 화학적 기계 연마 장치는, 반도체 기판 상의 층간 절연막에 유전율이 낮은 유기막을 이용하는 구리 배선의 다마신 프로세스에 있어서 상기 유기막 상에 퇴적된 구리를 연마하기 위한 화학적 기계 연마 장치로서, 반도체 기판을 착탈 가능하게 보지하며, 회전 가능하게 구성된 제1 정반과, 상기 제1 정반을 소망하는 회전 속도로 회전시키기 위한 제1 회전 구동부와, 연마 패드를 부착하여, 회전 가능하게 구성된 제2 정반과, 상기 제2 정반을 소망하는 회전 속도로 회전시키기 위한 제2 회전 구동부와, 상기 제1 정반과 상기 제2 정반을 상대적으로 이간(separation) 또는 가압 접촉시키기 위한 제1 액추에이터와, 상기 제1 정반과 상기 제2 정반을 동 방향으로 회전시키면서, 상기 반도체 기판의 피처리면의 대략 전역에서 상기 연마 패드가 역방향으로 문지르지 않도록 하여 양자를 맞닿게 하고, 이어서 상기 반도체 기판 상의 구리를 화학적 기계적으로 연마하도록, 상기 제1 회전 구동부, 상기 제2 회전 구동부 및 상기 제1 액추에이터를 제어하는 제어부와, 상기 반도체 기판과 상기 연마 패드와의 사이의 접촉 계면에 슬러리를 공급하기 위한 슬러리 공급부를 갖는다.
상기의 장치 구성에 의하면, 전술한 본 발명의 제1 관점에 있어서의 화학적 기계 연마 방법을 매우 적합하게 실시할 수 있다.
본 발명의 제2 관점에 있어서의 화학적 기계 연마 장치는, 반도체 기판 상의 층간 절연막에 유전율이 낮은 유기막을 이용하는 구리 배선의 다마신 프로세스에 있어서 상기 유기막 상에 퇴적된 구리를 연마하기 위한 화학적 기계 연마 장치로서, 반도체 기판을 착탈 가능하게 보지하며, 회전 가능하게 구성된 제1 정반과, 상기 제1 정반을 소망하는 회전 속도로 회전시키기 위한 제1 회전 구동부와, 연마 패드를 부착하여, 회전 가능하게 구성된 제2 정반과, 상기 제2 정반을 소망하는 회전 속도로 회전시키기 위한 제2 회전 구동부와, 상기 제1 정반과 상기 제2 정반을 상대적으로 이간 또는 가압 접촉시키기 위한 제1 액추에이터와, 상기 제1 정반과 상기 제2 정반을 동 방향으로 회전시키면서, 각각의 회전 중심축을 일직선 상에 정렬시켜 양자를 맞닿게 하고, 이어서 상기 반도체 기판 상의 구리를 화학적 기계적으로 연마하도록, 상기 제1 회전 구동부, 상기 제2 회전 구동부 및 상기 제1 액추에이터를 제어하는 제어부와, 상기 반도체 기판과 상기 연마 패드와의 사이의 접촉 계면에 슬러리를 공급하기 위한 슬러리 공급부를 갖는다.
상기의 장치 구성에 의하면, 전술한 본 발명의 제2 관점에 있어서의 화학적 기계 연마 방법을 매우 적합하게 실시할 수 있다.
본 발명의 화학적 기계 연마 장치는, 매우 적합한 일 실시 형태로서 제1 정반에 대하여 제2 정반을 회전 중심축과 직교하는 방향으로 상대적으로 이동시키기 위한 제2 액추에이터를 갖는다. 이에 따라, 제2 공정 및 제3 공정에 있어서, 반도체 기판의 회전 중심축과 연마 패드의 회전 중심축을 오프셋시키는 형태를 매우 적합하게 실시할 수 있다.
또한, 본 발명의 제어 프로그램은, 컴퓨터 상에서 동작하며, 실행시에, 본 발명의 화학적 기계 연마 방법이 행해지도록, 컴퓨터에 화학적 기계 연마 장치를 제어시킨다.
본 발명의 화학적 기계 연마 장치, 화학적 기계 연마 방법 또는 제어 프로그램에 의하면, 상기와 같은 구성 및 작용에 의해, 다마신 프로세스에 있어서 유기계의 low-k막으로 이루어지는 층간 절연막 상에 퇴적된 구리의 연마시에 있어서 스크래치나 디싱의 발생을 방지하여, 평탄성의 정밀도 및 전기적 특성의 안정성이 우수한 매입 구리 배선의 형성을 가능하게 할 수 있다.
(발명을 실시하기 위한 최량의 형태)
이하, 도 1∼도 9를 참조하여, 본 발명의 매우 적합한 실시 형태를 설명한다.
도 1에, 본 발명의 일 실시 형태에 있어서의 CMP(화학적 기계 연마) 장치의 주요한 구성을 나타낸다. 이 CMP 장치는, 매입 구리 배선을 형성하기 위한 다마신 프로세스에서 매우 적합하게 사용 가능하고, 예를 들면 도 10의 다마신 프로세스에 있어서 반도체 웨이퍼(100)의 low-k 유기막(층간 절연막)(108) 상에 퇴적된 구리(116)를 평탄하게 연마하기 위한 CMP 공정(도 10의 (d)→(e))에 사용할 수 있다.
이 CMP 장치는, 스핀 회전 가능하고 그리고 승강 가능한 회전 헤드(상부 정반)(10)에 연마 패드(12)를 접착하고, 스핀 회전 가능한 정치(定置)의 회전 테이블(하부 정반)(14) 상에 반도체 웨이퍼(100)를 페이스 업(face up)으로 장착한다. 회전 테이블(14)에는, 반도체 웨이퍼(100)를 착탈이 자유롭게 고정하기 위한 보지 수단 예를 들면 진공 척(vacuum chuck;도시하지 않음)이 구비되어 있다. 회전 헤드(10)는 상부 모터(16)의 회전축(16a)에 결합되고, 회전 테이블(14)은 하부 모터(18)의 회전축(18a)에 결합되어 있다. 도시와 같이, 회전 헤드(10)의 회전 중심축 즉 상부 모터(16)의 회전축(16a)과 회전 테이블(14)의 회전 중심축 즉 하부 모터(18)의 회전축(18a)이 동일한 연직선(N) 상에 모여 있어, 회전 헤드(10) 및 회전 테이블(14)은 바로 정면으로 마주보고 있다.
상부 정반 제어부(20) 및 하부 정반 제어부(22)는, 상부 모터(16) 및 하부 모터(18)에 각각 구동 전류를 공급하는 모터 구동 회로를 갖고 있고, 주제어부(24)로부터의 제어 신호에 따라 회전 헤드(10) 및 회전 테이블(14)의 회전 동작(회전 개시/정지, 회전 속도 등)을 각각 제어한다.
회전 헤드(10) 및 상부 모터(16)는, 지지대 또는 프레임(26)에 고정하여 부착된 승강/가압 액추에이터(28)의 구동축(28a)에 결합되어 있다. 이 승강/가압 액추에이터(28)는, 예를 들면 에어 실린더 또는 모터 내장의 리니어 액추에이터로 이루어지며, 구동축(28a)을 상기 연직선(N) 상에 정렬시키고 있다. 승강/가압 제어부(30)는, 액추에이터(28)에 압축 공기 또는 구동 전류를 공급하는 공기압 회로 또는 구동 회로를 갖고 있고, 주제어부(24)로부터의 지시에 따라 회전 헤드(10)의 승강 및 압압력을 제어한다.
슬러리 공급부(32)는, 예를 들면 알루미나의 지립(砥粒)을 포함하는 연마액으로 이루어지는 슬러리(연마제)를 저류(貯留)하는 탱크와, 이 탱크로부터 슬러리를 퍼서 토출하는 펌프를 갖고 있고, 펌프의 출측(出側)을 슬러리 공급관(34)의 일단(一端)에 접속하고 있다. 슬러리 공급관(34)의 타단은, 상부 모터(16)의 회전축(16a)에 부착된 로터리 조인트(36)를 개재하여 회전 헤드(10) 내의 슬러리 도입부(도시하지 않음)에 접속되어 있다. 회전 헤드(10) 내에는, 당해 슬러리 도입부로부터 연마 패드에 통하는 슬러리 유로(도시하지 않음)도 설치되어 있다. 슬러리 공급부(32)로부터 송출된 슬러리는, 슬러리 공급관(34), 로터리 조인트(36) 및 회전 헤드(10) 내의 슬러리 도입부, 슬러리 유로를 지나 연마 패드(12)에 보내져, 연마 패드(12)의 전면(全面)으로부터 스며 나오게 되어 있다.
주제어부(24)는, 마이크로 컴퓨터를 포함하고, 외부 메모리 또는 내부 메모리에 격납되는 소프트 웨어(프로그램)에 따라, 장치 내의 각부, 특히 회전 헤드(10), 회전 테이블(14), 승강/가압 액추에이터(28) 및 슬러리 공급부(32)의 개개의 동작 및 장치 전체의 동작(시퀀스)을 제어한다.
다음으로, 도 2∼도 6에 대해, 이 실시 형태의 CMP 장치에 있어서의 작용을 설명한다. 도 2에, 매입 구리 배선 형성용의 다마신 프로세스에 있어서 CMP 공정을 위해 주제어부(24)에서 실행되는 제어 프로그램의 주요한 순서를 나타낸다. 도 3에, 이 CMP 공정에 있어서의 각부의 상태 또는 물리량의 시간적 변화(파형)를 나타낸다.
초기 상태에서는, 도 1에 나타내는 바와 같이, 회전 헤드(10)가 회전 테이블(14)의 상방에 설정된 원 위치에 위치하고 있고, 연마 패드(12)가 회전 테이블(14) 상의 반도체 웨이퍼(100)로부터 이간되어 있다.
주제어부(24)는, 우선 상부 정반 제어부(20) 및 하부 정반 제어부(22)를 통하여 상부 모터(16) 및 하부 모터(18)를 각각 시동시켜, 회전 헤드(상부 정반)(10) 및 회전 테이블(하부 정반)(14)의 회전 속도를 터치·다운(맞닿음)용의 속도(V10a, V14a)까지 각각 상승시킨다(스텝 S1, S2).
여기에서, 회전 헤드(10) 및 회전 테이블(14)의 터치·다운용의 회전 속도(V10a, V14a)는, 반도체 웨이퍼(100)의 구경, 표면의 요철 상태, 연마 패드(12)의 재질 등에 따라 적절한 값으로 설정되어도 좋지만, 통상은 50rpm에서 300rpm의 범위 내로 좋고, 예를 들면 80rpm∼90rpm로 설정되어도 좋다. 또한, V10a＞V14a 또는 V10a＜V14a라도 상관없지만, 바람직하게는 V10a＝V14a로서 좋다.
상부 정반 제어부(20) 및 하부 정반 제어부(22)는, 예를 들면 로터리 인코더(도시하지 않음) 등의 회전 속도 검출기를 이용하여, 연마 패드(12) 및 회전 테이블(14)의 회전 속도를 피드백 방식으로 제어하는 것이 가능하고, 각각의 회전 속도가 설정치(V10a, V14a)에 도달 또는 안정된 시점에서, 그 상태를 스테이터스 신호 등에 의해 주제어부(24)에 알리는 것도 가능하다.
다음으로, 주제어부(24)는, 승강/가압 제어부(30)를 통하여 승강/가압 액추에이터(28)에 의해 회전 헤드(10)를 강하시키고(스텝 S3), 회전 헤드(10)의 강하 거리 또는 높이 위치에 기초한 소정의 타이밍에서, 바람직하게는 연마 패드(12)가 회전 테이블(14) 상의 반도체 웨이퍼(100)에 터치·다운하기 직전(시점 t1)에, 슬러리 공급부(32)에 슬러리의 송출을 개시시킨다(스텝 S4). 전술한 바와 같이, 슬러리 공급부(32)로부터 송출된 슬러리는, 슬러리 공급관(34), 로터리 조인트(36) 및 회전 헤드(10) 내의 슬러리 도입부, 슬러리 유로를 지나 연마 패드(12)에 보내져, 연마 패드(12)의 전면으로부터 스며 나온다.
그리고, 주제어부(24)는, 반도체 웨이퍼(100)에 대한 연마 패드(12)의 터치·다운을 확인한다(스텝 S5, 시점 t2). 이 터치·다운의 확인은, 예를 들면 회전 헤드(10)의 강하 거리 또는 높이 위치에 기초해도 좋지만, 통상은 상부 모터(16)의 회전 토크의 변화를 검출하는 방법이 확실하다. 도 4에, 반도체 웨이퍼(100)에 연마 패드(12)가 맞닿거나 또는 접촉해 있는 상태를 나타낸다.
터치·다운을 확인했다면, 주제어부(24)는, 회전 헤드(10)와 회전 테이블(14) 간의 상대 회전 속도를 연마에 적합한 소정의 값으로 제어한다(스텝 S6). 예를 들면, 도 3에 나타내는 바와 같이, 회전 헤드(10)의 회전 속도를 터치·다운용의 설정치(V10a)로 유지한 채, 회전 테이블(14)의 회전 속도를 터치·다운용의 설정치(V14a)보다도 낮은 설정치(V14b)까지 리니어(linear)로 감속하여, 상대 회전 속도를 연마용의 설정치(VS)까지 리니어로 상승시킨다(시점 t3∼시점 t4). 이 연마용의 상대 회전 속도 설정치(VS)는, 반도체 웨이퍼(100)의 구경, 표면의 요철 상태, 연마 패드(12)의 재질 등에 따라 적절한 값, 예를 들면 3∼30rpm으로 선정되어도 좋고, 연마 중에 가변 제어하는 것도 가능하다.
한편으로, 주제어부(24)는, 승강/가압 제어부(30)를 통하여 승강/가압 액추에이터(28)에 의해 반도체 웨이퍼(100)에 대한 연마 패드(12)의 압압력, 즉 연마 압력을 제어하며(스텝 S7), 통상은 처리 시간의 경과와 동시에 점점(예를 들면 리니어로) 올려 간다.
이 실시 형태에서는, 터치·다운시에, 반도체 웨이퍼(100) 및 연마 패드(12)를 도 5에 나타내는 바와 같이 회전 중심을 동일 직선(N) 상에 정렬시켜 동 방향으로 스핀 회전시킨다. 이에 따라, 반도체 웨이퍼(100)와 연마 패드(12)와의 접촉 계면에서는, 도 6에 나타내는 바와 같이 연마 패드(12)가 반도체 웨이퍼(100)의 표면에 압접해도 반도체 웨이퍼(100) 표면의 전역에서 연마 패드(12)가 역방향으로 문지르지 않기 때문에, 피처리면의 어느 개소에서도 구리(116)(특히 볼록부(116a))에 가해지는 전단 응력이 작고, 하지의 low-k 유기막(108, 104)에 전단 응력이 모이는 정도도 작다. 이 때문에, 반도체 웨이퍼(100) 표면의 전역에서 스크래치 혹은 디싱의 원인이 되는 흠집을 발생시키지 않고 구리(116)의 연마를 개시할 수 있다.
또한, 이 실시 형태에서는, 터치·다운 후에도, 반도체 웨이퍼(100) 및 연마 패드(12)를 도 5에 나타내는 바와 같이 회전 중심을 동일 직선(N) 상에 정렬시켜 동 방향으로 스핀 회전시키면서, 상대 회전 속도 및 연마 압력을 점차 가변 또는 조정하기 때문에, 반도체 웨이퍼(100) 표면의 어느 부분에도 전단 응력의 급격한 변화를 주지 않고, 구리(116)의 연마를 안정되게 진행시킬 수 있다.
터치·다운시(시점 t2)로부터 소정의 연마 처리 시간(설정 시간)(TS)이 경과하면(스텝 S8, 시점 t5), 주제어부(24)는, 연마를 종료시키기 위해, 상부 정반 제어부(20) 및 하부 정반 제어부(22)를 통하여 회전 헤드(10)와 회전 테이블(14) 간의 상대 회전 속도를 분리용의 회전 속도(VE)로 전환한다(스텝 S9, S10). 이 분리용의 회전 속도(VE)는 가능한 한 작은 값이 바람직하고, 가장 바람직하게는 영(VE=0)으로 설정되어도 좋다. 이 예에서는, 회전 헤드(10)의 회전 속도를 그때까지의 회전 속도(V10a)로부터 분리용의 설정치(V10b(V10b＝V14b))까지 감속하여(시점 t5∼시점 t6), 상대 회전 속도를 설정치(VE(0))에 맞춘다.
또한, 연마 종료의 타이밍을 얻기 위해, 연마 패드(12)가 low-k 유기막(108) 상의 배리어 메탈(114)을 깎을 때의 회전 토크의 변화를 상부 정반 제어부(20) 또는 하부 정반 제어부(22)를 통하여 검출하는 방법도 가능하다.
주제어부(24)는, 다음으로, 승강/가압 제어부(30)를 통하여 승강/가압 액추에이터(28)에 의해 회전 헤드(10)를 상승시켜, 반도체 웨이퍼(100)와 연마 패드(12)를 분리 또는 이간시킨다(스텝 S11, 시점 t7). 또한, 이와 거의 동시에, 슬러리 공급부(32)에 슬러리의 공급을 정지시킨다(스텝 S12). 그리고, 상부 정반 제어부(20) 및 하부 정반 제어부(22)를 통하여 회전 헤드(10) 및 회전 테이블(14)의 회전을 멈춘다(스텝 S13).
상기와 같이, 이 실시 형태에서는, 연마 처리를 종료할 때에도, 양자를 도 5에 나타내는 바와 같이 회전 중심을 동일 직선(N) 상에 정렬시켜 동 방향으로 스핀 회전시키면서, 게다가, 상대 회전 속도를 줄여(바람직하게는 0으로 하여), 반도체 웨이퍼(100)와 연마 패드(12)를 원활하게 이간시키기 때문에, 반도체 웨이퍼(100)의 표면(구리(116)의 표면 및 low-k 유기막(108)의 표면)에 흠집이 날 가능성을 가급적으로 저감할 수 있다.
도 7에, 제2 실시 형태에 있어서의 CMP 장치의 주요한 구성을 나타낸다. 상기한 제1 실시 형태의 CMP 장치(도 1)와 구성 또는 기능이 공통되는 부분에는 동일한 참조 부호를 붙이고 있다.
이 실시 형태에서는, 회전 헤드(상부 정반)(10)에 반도체 웨이퍼(100)를 페이스 다운(face down)으로 장착하고, 회전 헤드(10)보다도 구경(직경)이 현격히 예를 들면 2배 정도로 큰 회전 테이블(하부 정반)(14)에 연마 패드(12)를 접착하고 있고, 회전 헤드(10)의 회전 중심축과 회전 테이블(14)의 회전 중심축을 동축 상에 정렬시키는 것도, 임의로 오프셋하는 것도 가능한 장치 구성으로 하고 있다.
구체적으로는, 회전 헤드(10)에 상부 모터(16)를 개재하여 결합되어 있는 승강/가압 액추에이터(28)를 수평인 한 방향(X방향)으로 이동 가능하게 하고, 그 상방에 설치한 수평 이동 기구(40)에 의해 승강/가압 액추에이터(28) 나아가서는 회전 헤드(10)의 위치를 수평 방향으로 가변할 수 있도록 하고 있다.
또한, 회전 헤드(10)에는, 반도체 웨이퍼(100)를 착탈이 자유롭게 장착하기 위한 보지 수단 예를 들면 진공 척(도시하지 않음)이 구비되어 있다. 슬러리 공급관(34)은, 하부 모터(18)의 회전축(18a)에 부착된 로터리 조인트(36)를 개재하여 회전 테이블(14) 내의 슬러리 도입부(도시하지 않음)에 접속되어 있다. 회전 테이블(14) 내에는, 당해 슬러리 도입부로부터 연마 패드에 통하는 슬러리 유로(도시하지 않음)가 설치되어 있다. 슬러리 공급부(32)로부터 송출된 슬러리는, 슬러리 공급관(34), 로터리 조인트(36) 및 회전 테이블(14) 내의 슬러리 도입부, 슬러리 유로를 지나 연마 패드(12)에 보내져, 연마 패드(12)의 전면으로부터 스며 나오게 되어 있다.
이 실시 형태에 있어서, CMP 처리를 개시할 때는, 상기 제1 실시 형태와 동일한 방법으로, 회전 헤드(10) 및 회전 테이블(14)을 동일한 방향으로 회전시키면서 각각의 회전 중심축을 정렬시켜 터치·다운을 행할 수 있다. 이에 따라 반도체 웨이퍼(100)와 연마 패드(12)와의 접촉 계면에서는, 도 6에 나타내는 바와 같이 연마 패드(12)가 반도체 웨이퍼(100)의 표면(피처리면)에 압접해도 반도체 웨이퍼(100) 표면의 어느 부분에서도 연마 패드(12)가 역방향으로 문지르지 않기 때문에, 표층의 구리(116)(특히 볼록부(116a))에 가해지는 전단 응력이 작고, 하지의 low-k 유기막(108, 104)에 전단 응력이 모이는 정도도 작다. 이 때문에, 반도체 웨이퍼(100)의 전(全) 표면에 걸쳐서 스크래치 혹은 디싱의 원인이 되는 흠집을 발생시키지 않고 구리(116)의 연마를 개시할 수 있다.
그리고, 터치·다운 후에, 회전 헤드(10)와 회전 테이블(14) 간의 상대 회전 속도를 설정치(VS)로 조정하여, 소정 시간이 경과했다면, 바람직하게는 반도체 웨이퍼(100) 상의 구리(116)의 볼록부(116a)가 상당히 깎이고 나서, 수평 이동 기구(40)를 작동시키고, 도 8에 나타내는 바와 같이 반도체 웨이퍼(100)의 회전 중심축을 연마 패드(12)의 회전 중심축으로부터 어긋나게 하여, 그 오프셋한 위치에서 연마 처리를 행한다.
이 경우, 도 8에 나타내는 바와 같이, 회전 테이블(14)(연마 패드(12))에 대하여 회전 헤드(10)(반도체 웨이퍼(100))의 오프셋 위치를 화살표 X의 방향으로 직선적으로 이동해도 좋고, 혹은 화살표 θ의 방향으로 환상으로 이동시켜도 좋다. 이러한 오프셋 관계에 있어서는, 반도체 웨이퍼(100) 표면(피처리면) 중에서 연마 패드(12)가 역방향으로 문지르는 부분과 그렇지 않은 부분이 혼재한다. 그러나, 피처리막의 구리(116)의 볼록부(116a)(도 6)가 상당히 깎인 표면에는 흠집이 없기 때문에, 거기에 어느 정도 큰 전단 응력이 가해져도, 스크래치나 디싱이 발생할 우려는 적다.
한편으로, 이 오프셋 방식에 있어서는, 대구경의 연마 패드(12)의 넓은 에어리어를 반도체 웨이퍼(100)의 연마에 유효하게 이용할 수 있기 때문에, 슬러리의 공급 속도나 연마 속도를 높일 수 있다.
연마를 종료시킬 때는, 오프셋 위치에서 반도체 웨이퍼(100)를 연마 패드(12)로부터 분리시키는 것도 가능하지만, 회전 헤드(10)를 회전 테이블(14)의 중심으로 되돌리고, 그리고 상대 회전 속도를 줄여(바람직하게는 0으로 하여), 양자를 분리시키는 것이 바람직하다. 이에 따라, 연마 종료시에 반도체 웨이퍼(100)의 표면(구리(116)의 표면 및 low-k 유기막(108)의 표면)에 흠집이 날 가능성을 가급적으로 저감할 수 있다.
도 9에, 상기 실시 형태에 있어서의 CMP 처리 방법을 행하기 위해 상기 CMP 장치(도 1, 도 7)의 각부의 제어 및 전체의 시퀀스를 제어하는 주제어부(24)의 구성예를 나타낸다.
이 구성예의 주제어부(24)는, 버스(50)를 개재하여 접속된 프로세서(CPU)(52), 내부 메모리(RAM)(54), 프로그램 격납 장치(HDD)(56), 플래시 메모리 혹은 광디스크 등의 외부 메모리 드라이브(DRV)(58), 키보드나 마우스 등의 입력 디바이스(KEY)(60), 표시 장치(DIS)(62), 네트워크·인터페이스(COM)(64) 및, 주변 인터페이스(I/F)(66)를 갖는다.
프로세서(CPU)(52)는, 외부 메모리 드라이브(DRV)(58)에 장전된 플래시 메모리 혹은 광디스크 등의 기억 매체(68)로부터 소요되는 프로그램의 코드를 판독하여, HDD(56)에 격납한다. 혹은, 소요되는 프로그램을 네트워크로부터 네트워크·인터페이스(64)를 개재하여 다운로드하는 것도 가능하다. 그리고, 프로세서(CPU)(52)는, 각 단계 또는 각 장면에서 필요한 프로그램의 코드를 HDD(156)로부터 워킹 메모리(RAM)(54) 상에 전개하여 각 스텝을 실행하고. 소요되는 연산 처리를 행하여 주변 인터페이스(66)를 개재하여 장치 내의 각부를 제어한다. 상기 실시 형태로 설명한 CMP 방법을 실시하기 위한 프로그램은 모두 이 컴퓨터 시스템에서 실행된다.
[도면의 간단한 설명]
도 1은 본 발명의 일 실시 형태에 있어서의 CMP 장치의 주요한 구성을 나타내는 도면이다.
도 2는 실시 형태에 있어서의 CMP 공정을 위한 제어 프로그램의 주요한 순서를 나타내는 플로우 차트도이다.
도 3은 실시 형태의 CMP 공정에 있어서의 각부의 상태 또는 물리량의 시간적 변화를 나타내는 파형도이다.
도 4는 실시 형태의 CMP 장치에 있어서 반도체 웨이퍼에 연마 패드를 맞닿게 하거나 또는 접촉시키고 있는 상태를 나타내는 도면이다.
도 5는 실시 형태의 CMP에 있어서 반도체 웨이퍼와 연마 패드와의 회전 방향 및 상대적 위치 관계를 나타내는 평면도이다.
도 6은 실시 형태의 CMP에 있어서 반도체 웨이퍼에 연마 패드가 맞닿은 직후의 접촉 계면의 모습을 모식적으로 나타내는 개략 단면도이다.
도 7은 제2 실시 형태에 있어서의 CMP 장치의 주요한 구성을 나타내는 도면이다.
도 8은 제2 실시 형태에 있어서의 반도체 웨이퍼와 연마 패드와의 회전 방향 및 상대적 위치 관계를 나타내는 평면도이다.
도 9는 실시 형태의 CMP 장치에 있어서의 주제어부의 구성예를 나타내는 블록도이다.
도 10은 유기계의 low-k막을 층간 절연막에 이용하는 구리 배선의 다마신 프로세스의 공정을 나타내는 도면이다.
도 11은 종래의 대표적인 CMP 장치의 구성을 나타내는 도면이다.
도 12는 종래의 CMP 장치에서 발생하는 결함의 일 예를 나타내는 개략 단면도이다.
도 13은 종래의 CMP 장치에 있어서의 반도체 웨이퍼와 연마 패드와의 회전 방향 및 상대적 위치 관계를 나타내는 평면도이다.
10 : 회전 헤드(상부 정반)
12 : 연마 패드
14 : 회전 테이블(하부 정반)
16 : 상부 모터
18 : 하부 모터
20 : 상부 정반 제어부
22 : 하부 정반 제어부
24 : 주제어부
28 : 승강/가압 액추에이터
30 : 승강/가압 제어부
32 : 슬러리 공급부
32 : 슬러리 공급관
36 : 로터리 조인트
40 : 수평 이동 기구
100 : 반도체 웨이퍼
104, 108 : low-k막(층간 절연막)
106 : 구리

Claims (22)

  1. 반도체 기판 상의 층간 절연막에 유전율이 낮은 유기막을 이용하는 구리 배선의 다마신 프로세스에 있어서 상기 유기막 상에 퇴적된 구리를 연마하기 위한 화학적 기계 연마 방법으로서,
    반도체 기판과 연마 패드를 동(同) 방향으로 회전시키면서, 상기 반도체 기판의 피처리면의 대략 전역(全域)에서 상기 연마 패드가 역방향으로 문지르지 않도록 하여 양자를 맞닿게 하는 제1 공정과,
    상기 반도체 기판과 상기 연마 패드와의 사이의 접촉 계면에 슬러리를 공급하고, 상기 반도체 기판과 상기 연마 패드와의 사이의 압력 및 상대 회전 속도를 제어하여 상기 반도체 기판 상의 구리를 화학적 기계적으로 연마하는 제2 공정
    을 갖는 구리 배선 형성용의 화학적 기계 연마 방법.
  2. 반도체 기판 상의 층간 절연막에 유전율이 낮은 유기막을 이용하는 구리 배선의 다마신 프로세스에 있어서 상기 유기막 상에 퇴적된 구리를 연마하기 위한 화학적 기계 연마 방법으로서,
    반도체 기판과 연마 패드를 동 방향으로 회전시키면서, 각각의 회전 중심축을 일직선 상에 정렬시켜, 양자를 맞닿게 하는 제1 공정과,
    상기 반도체 기판과 상기 연마 패드와의 사이의 접촉 계면에 슬러리를 공급하고, 상기 반도체 기판과 상기 연마 패드와의 사이의 상대 회전 속도 및 압력을 제어하여 상기 반도체 기판 상의 구리를 화학적 기계적으로 연마하는 제2 공정
    을 갖는 구리 배선 형성용의 화학적 기계 연마 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 공정에 있어서, 상기 반도체 기판 및 상기 연마 패드의 각각의 회전 속도를 50rpm∼300rpm의 범위 내로 설정하는 화학적 기계 연마 방법.
  4. 제3항에 있어서,
    상기 제1 공정에 있어서, 상기 반도체 기판 및 상기 연마 패드의 각각의 회전 속도를 80rpm∼90rpm으로 설정하는 화학적 기계 연마 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 공정에 있어서, 상기 반도체 기판의 회전 속도와 상기 연마 패드의 회전 속도와의 차이를 실질적으로 영으로 하는 화학적 기계 연마 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제2 공정에 있어서, 상기 반도체 기판과 상기 연마 패드를 동 방향으로 회전시키는 화학적 기계 연마 방법.
  7. 제6항에 있어서,
    상기 제2 공정에 있어서, 상기 반도체 기판의 피처리면의 대략 전역에서 상기 연마 패드가 역방향으로 문지르지 않도록 하는 화학적 기계 연마 방법.
  8. 제6항에 있어서,
    상기 제2 공정에 있어서, 상기 반도체 기판의 회전 중심축과 상기 연마 패드의 회전 중심축을 일직선 상에 정렬시키는 화학적 기계 연마 방법.
  9. 제6항에 있어서,
    상기 제2 공정에 있어서, 상기 반도체 기판의 회전 중심축과 상기 연마 패드의 회전 중심축을 오프셋시키는 화학적 기계 연마 방법.
  10. 제9항에 있어서,
    상기 제2 공정에 있어서, 상기 연마 패드에 대한 상기 반도체 기판의 오프셋 위치를 가변하는 화학적 기계 연마 방법.
  11. 제1항 또는 제2항에 있어서,
    상기 제2 공정에 있어서, 상기 연마 패드의 회전 속도를 일정하게 유지하고, 상기 반도체 기판의 회전 속도를 상기 제1 공정에 있어서의 회전 속도보다도 낮추는 화학적 기계 연마 방법.
  12. 제1항 또는 제2항에 있어서,
    상기 제2 공정에 있어서, 상기 반도체 기판과 상기 연마 패드와의 상대 회전 속도를 가변하는 화학적 기계 연마 방법.
  13. 제1항 또는 제2항에 있어서,
    상기 제2 공정에 있어서, 상기 접촉 계면에 인가하는 압력을 점차로 올려 가는 화학적 기계 연마 방법.
  14. 제1항 또는 제2항에 있어서,
    상기 반도체 기판 상의 구리의 연마를 종료시키기 위해, 상기 반도체 기판과 상기 연마 패드를 동 방향으로 회전시키면서 양자를 이간시키는 제3 공정을 추가로 갖는 화학적 기계 연마 방법.
  15. 제14항에 있어서,
    상기 제3 공정에 있어서, 상기 반도체 기판의 피처리면의 대략 전역에서 상기 연마 패드가 역방향으로 문지르지 않도록 하는 화학적 기계 연마 방법.
  16. 제14항에 있어서,
    상기 제3 공정에 있어서, 상기 반도체 기판의 회전 중심축과 상기 연마 패드의 회전 중심축을 일직선 상에 정렬시키는 화학적 기계 연마 방법.
  17. 제14항에 있어서,
    상기 제3 공정에 있어서, 상기 반도체 기판의 회전 중심축과 상기 연마 패드의 회전 중심축을 오프셋시키는 화학적 기계 연마 방법.
  18. 제14항에 있어서,
    상기 제3 공정에 있어서, 상기 반도체 기판의 회전 속도와 상기 연마 패드의 회전 속도와의 차이를 실질적으로 영으로 하는 화학적 기계 연마 방법.
  19. 컴퓨터 상에서 동작하고, 실행시에, 제1항 또는 제2항에 기재된 화학적 기계 연마 방법을 행할 수 있도록, 컴퓨터가 화학적 기계 연마 장치를 제어하도록하는 것을 특징으로 하는 제어 프로그램.
  20. 반도체 기판 상의 층간 절연막에 유전율이 낮은 유기막을 이용하는 구리 배선의 다마신 프로세스에 있어서 상기 유기막 상에 퇴적된 구리를 연마하기 위한 화학적 기계 연마 장치로서,
    반도체 기판을 착탈 가능하게 보지(holding)하며, 회전 가능하게 구성된 제1 정반과,
    상기 제1 정반을 소망하는 회전 속도로 회전시키기 위한 제1 회전 구동부와,
    연마 패드를 부착하여, 회전 가능하게 구성된 제2 정반과,
    상기 제2 정반을 소망하는 회전 속도로 회전시키기 위한 제2 회전 구동부와,
    상기 제1 정반과 상기 제2 정반을 상대적으로 이간 또는 가압 접촉시키기 위한 제1 액추에이터와,
    상기 제1 정반과 상기 제2 정반을 동 방향으로 회전시키면서, 상기 반도체 기판의 피처리면의 대략 전역에서 상기 연마 패드가 역방향으로 문지르지 않도록 하여 양자를 맞닿게 하고, 이어서 상기 반도체 기판 상의 구리를 화학적 기계적으로 연마하도록, 상기 제1 회전 구동부, 상기 제2 회전 구동부 및 상기 제1 액추에이터를 제어하는 제어부와,
    상기 반도체 기판과 상기 연마 패드와의 사이의 접촉 계면에 슬러리를 공급하기 위한 슬러리 공급부
    를 갖는 구리 배선 형성용의 화학적 기계 연마 장치.
  21. 반도체 기판 상의 층간 절연막에 유전율이 낮은 유기막을 이용하는 구리 배선의 다마신 프로세스에 있어서 상기 유기막 상에 퇴적된 구리를 연마하기 위한 화학적 기계 연마 장치로서,
    반도체 기판을 착탈 가능하게 보지하며, 회전 가능하게 구성된 제1 정반과,
    상기 제1 정반을 소망하는 회전 속도로 회전시키기 위한 제1 회전 구동부와,
    연마 패드를 부착하여, 회전 가능하게 구성된 제2 정반과,
    상기 제2 정반을 소망하는 회전 속도로 회전시키기 위한 제2 회전 구동부와,
    상기 제1 정반과 상기 제2 정반을 상대적으로 이간 또는 가압 접촉시키기 위한 제1 액추에이터와,
    상기 제1 정반과 상기 제2 정반을 동 방향으로 회전시키면서, 각각의 회전 중심축을 일직선 상에 정렬시켜 양자를 맞닿게 하고, 이어서 상기 반도체 기판 상의 구리를 화학적 기계적으로 연마하도록, 상기 제1 회전 구동부, 상기 제2 회전 구동부 및 상기 제1 액추에이터를 제어하는 제어부와,
    상기 반도체 기판과 상기 연마 패드와의 사이의 접촉 계면에 슬러리를 공급하기 위한 슬러리 공급부
    를 갖는 구리 배선 형성용의 화학적 기계 연마 장치.
  22. 제20항 또는 제21항에 있어서,
    상기 제1 정반에 대하여 상기 제2 정반을 회전 중심축과 직교하는 방향으로 상대적으로 이동시키기 위한 제2 액추에이터를 갖는 화학적 기계 연마 장치.
KR1020117006061A 2008-09-24 2009-08-26 화학적 기계 연마 장치, 화학적 기계 연마 방법 및 제어 프로그램이 기록된 기록매체 KR101215939B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-244095 2008-09-24
JP2008244095A JP5336799B2 (ja) 2008-09-24 2008-09-24 化学的機械研磨装置、化学的機械研磨方法及び制御プログラム
PCT/JP2009/004114 WO2010035404A1 (ja) 2008-09-24 2009-08-26 化学的機械研磨装置、化学的機械研磨方法及び制御プログラム

Publications (2)

Publication Number Publication Date
KR20110055654A true KR20110055654A (ko) 2011-05-25
KR101215939B1 KR101215939B1 (ko) 2012-12-27

Family

ID=42059418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117006061A KR101215939B1 (ko) 2008-09-24 2009-08-26 화학적 기계 연마 장치, 화학적 기계 연마 방법 및 제어 프로그램이 기록된 기록매체

Country Status (6)

Country Link
US (1) US20110189857A1 (ko)
JP (1) JP5336799B2 (ko)
KR (1) KR101215939B1 (ko)
CN (1) CN102160152A (ko)
DE (1) DE112009002253T5 (ko)
WO (1) WO2010035404A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5407748B2 (ja) 2009-10-26 2014-02-05 株式会社Ｓｕｍｃｏ 半導体ウェーハの研磨方法
RU2447196C2 (ru) * 2010-04-19 2012-04-10 Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" Способ химико-динамической полировки
JP5750877B2 (ja) * 2010-12-09 2015-07-22 株式会社Sumco ウェーハの片面研磨方法、ウェーハの製造方法およびウェーハの片面研磨装置
CN102229093B (zh) * 2011-07-01 2013-09-18 中国电子科技集团公司第四十五研究所 一种应用在晶片抛光设备上的升降加压机构
JP6297308B2 (ja) * 2012-12-06 2018-03-20 株式会社荏原製作所 基板洗浄装置及び基板洗浄方法
CN103219233B (zh) * 2013-03-27 2017-02-08 上海华虹宏力半导体制造有限公司 晶圆的平坦化方法
JP6327958B2 (ja) * 2014-06-03 2018-05-23 株式会社荏原製作所 研磨装置
CN106914826B (zh) * 2017-03-21 2023-08-01 东旭集团有限公司 一种用于大尺寸陶瓷盘的修复装置
CN109664162B (zh) * 2017-10-17 2020-02-07 长鑫存储技术有限公司 在金属栓塞的化学机械研磨中的制程动态优化方法及系统
CN108466131A (zh) * 2018-05-30 2018-08-31 四川欧瑞特光电科技有限公司 一种光学元件加工设备
US10800004B2 (en) * 2018-09-28 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of chemical mechanical polishing
KR20200043214A (ko) * 2018-10-17 2020-04-27 주식회사 케이씨텍 화학 기계적 연마 장치의 컨디셔너
JP7431589B2 (ja) 2020-01-17 2024-02-15 株式会社ディスコ 加工装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599423A (en) * 1995-06-30 1997-02-04 Applied Materials, Inc. Apparatus and method for simulating and optimizing a chemical mechanical polishing system
JP4028911B2 (ja) * 1996-05-31 2008-01-09 東京エレクトロン株式会社 半導体基板の研磨方法および研磨装置
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
JP4876345B2 (ja) * 2001-08-22 2012-02-15 株式会社ニコン シミュレーション方法及び装置、並びに、これを用いた研磨方法及び装置
US6660637B2 (en) * 2001-09-28 2003-12-09 Infineon Technologies Ag Process for chemical mechanical polishing
US7435165B2 (en) * 2002-10-28 2008-10-14 Cabot Microelectronics Corporation Transparent microporous materials for CMP
JP2004193289A (ja) * 2002-12-10 2004-07-08 Ebara Corp ポリッシング方法
JP2007005482A (ja) * 2005-06-22 2007-01-11 Fujitsu Ltd 半導体装置の製造方法
JP4768335B2 (ja) 2005-06-30 2011-09-07 株式会社東芝 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム
JP4712485B2 (ja) * 2005-08-23 2011-06-29 山陽特殊製鋼株式会社 棒鋼のための誘導装置
CN100467219C (zh) * 2006-07-10 2009-03-11 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法

Also Published As

Publication number Publication date
KR101215939B1 (ko) 2012-12-27
WO2010035404A1 (ja) 2010-04-01
JP5336799B2 (ja) 2013-11-06
US20110189857A1 (en) 2011-08-04
DE112009002253T5 (de) 2011-07-21
JP2010080494A (ja) 2010-04-08
CN102160152A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
KR101215939B1 (ko) 화학적 기계 연마 장치, 화학적 기계 연마 방법 및 제어 프로그램이 기록된 기록매체
TW471994B (en) System and method for controlled polishing and planarization of semiconductor wafers
KR100741148B1 (ko) 반도체 소자의 제조 및 연마 방법, 및 연마 장치
US7166016B1 (en) Six headed carousel
US6960521B2 (en) Method and apparatus for polishing metal and dielectric substrates
US6722964B2 (en) Polishing apparatus and method
US20070238395A1 (en) Substrate polishing apparatus and substrate polishing method
JP2005131732A (ja) 研磨装置
US9375825B2 (en) Polishing pad conditioning system including suction
JP2000141215A (ja) 平坦化研磨装置及び平坦化研磨方法
JPH0955362A (ja) スクラッチを減少する集積回路の製造方法
KR19990045185A (ko) 연마장치 및 연마방법
KR20090088315A (ko) 대상물을 폴리싱하는 방법 및 장치
KR20110055617A (ko) 화학적 기계적 폴리싱 시스템을 위한 개선된 방법
JP7374710B2 (ja) 研磨方法および研磨装置
JP2002324772A (ja) 半導体装置の製造方法及び製造装置
JP4644954B2 (ja) 研磨装置
JP2001284297A (ja) 研磨装置、研磨方法および半導体装置の製造方法
JP2001326204A (ja) 半導体装置の製造方法および研磨方法
JP2001345298A (ja) ポリッシング装置及び方法
US6887131B2 (en) Polishing pad design
KR20070055567A (ko) 화학적 기계적 평탄화 장치 및 방법, 컴퓨터 프로그램제품, 장치 제조 방법 및 컴퓨터 시스템
JP2003311539A (ja) 研磨方法および研磨装置、並びに半導体装置の製造方法
JP2001088008A (ja) 研磨方法とその装置
JP5534488B2 (ja) 研磨装置及び研磨装置における研磨パッドのドレス方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee