JP2010073916A - 分子素子およびその製造方法ならびに集積回路装置およびその製造方法ならびに三次元集積回路装置およびその製造方法 - Google Patents
分子素子およびその製造方法ならびに集積回路装置およびその製造方法ならびに三次元集積回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010073916A JP2010073916A JP2008240288A JP2008240288A JP2010073916A JP 2010073916 A JP2010073916 A JP 2010073916A JP 2008240288 A JP2008240288 A JP 2008240288A JP 2008240288 A JP2008240288 A JP 2008240288A JP 2010073916 A JP2010073916 A JP 2010073916A
- Authority
- JP
- Japan
- Prior art keywords
- molecule
- electric field
- pendant
- source electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/701—Organic molecular electronic devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/201—Integrated devices having a three-dimensional layout, e.g. 3D ICs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
- H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
- H10K85/115—Polyfluorene; Derivatives thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
Abstract
【解決手段】ソース電極13およびドレイン電極14の間の間隙15に機能性分子16を架橋して分子素子10を構成する。機能性分子16は、誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、そのペンダント分子の配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合したものである。ゲート電極17、18により機能性分子16のペンダント分子に印加する電界によって分子素子10をダイオード、トランジスタまたはメモリとして働かせる。
【選択図】図1
Description
言い換えれば、この発明が解決しようとする課題は、一つの分子素子の機能を印加電界の制御によって切り替えることができ、必要な機能を有する素子を安価に得ることができる分子素子およびその製造方法を提供することである。
この発明が解決しようとする他の課題は、上記の分子素子を用いた集積回路装置およびその製造方法ならびに上記の分子素子を用いた三次元集積回路装置およびその製造方法を提供することである。
誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、
上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、
上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、
上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子である。
誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子を製造する場合に、
基板上に上記ソース電極および上記ドレイン電極を形成する工程と、
上記ソース電極と上記ドレイン電極との間の間隙に上記機能性分子を上記ソース電極および上記ドレイン電極が上記主鎖の一端および他端とそれぞれ接続されるように架橋する工程と、
上記基板上に上記ゲート電極を形成する工程とを有する分子素子の製造方法である。
誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子を少なくとも一つ有する集積回路装置である。
誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子を少なくとも一つ有する集積回路装置を製造する場合に、
基板上に上記ソース電極および上記ドレイン電極を形成する工程と、
上記ソース電極と上記ドレイン電極との間の間隙に上記機能性分子を上記ソース電極および上記ドレイン電極が上記主鎖の一端および他端とそれぞれ接続されるように架橋する工程と、
上記基板上に上記ゲート電極を形成する工程とを有する集積回路装置の製造方法である。
誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子を少なくとも一つ有する基板を少なくとも一つ含む複数の基板が互いに対向して配置されている三次元集積回路装置である。
誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子を少なくとも一つ有する少なくとも一つの基板を含む複数の基板が互いに対向して配置されている三次元集積回路装置を製造する場合に、
上記少なくとも一つの基板上に上記ソース電極および上記ドレイン電極を形成する工程と、
上記ソース電極と上記ドレイン電極との間の間隙に上記機能性分子を上記ソース電極および上記ドレイン電極が上記主鎖の一端および他端とそれぞれ接続されるように架橋する工程と、
上記少なくとも一つの基板上に上記ゲート電極を形成する工程とを有する三次元集積回路装置の製造方法である。
1.第1の実施の形態(分子素子およびその製造方法)
2.第2の実施の形態(分子素子およびその製造方法)
3.第3の実施の形態(集積回路装置およびその製造方法)
4.第4の実施の形態(三次元集積回路装置およびその製造方法)
5.第5の実施の形態(三次元集積回路装置およびその製造方法)
6.第6の実施の形態(三次元集積回路装置およびその製造方法)
[分子素子]
図1AおよびBは第1の実施の形態による分子素子の構成の一例を示す。ここで、図1Aは平面図、図1Bは図1のX−X線に沿っての拡大断面図である。
図1AおよびBに示すように、この分子素子10においては、半導体基板11上に形成された絶縁膜12上にソース電極13およびドレイン電極14が設けられている。半導体基板11は、例えば、Si基板やGaAs基板などである。絶縁膜12は、例えば、厚さが100nm程度のSiO2 膜などである。
絶縁膜12上にはさらに、ソース電極13およびドレイン電極14の頂点13b、14bの間に接続される機能性分子16を両側から挟むように一対のゲート電極17、18が互いに対向して設けられている。これらのゲート電極17、18間に印加する電圧(ゲート電圧)により機能性分子16に電界を印加し、この機能性分子16を制御する。これらのゲート電極17、18は、従来公知の各種の金属膜により形成することができる。なお、実際にはソース電極13、ドレイン電極14およびゲート電極17、18には配線が接続されるが、それらの図示および説明は省略する。
後に詳細に説明するように、この分子素子10は、必要に応じて、ダイオード、トランジスタまたはメモリ、さらには抵抗として使用することができる。
分子素子10の製造方法について説明する。
まず、図2Aに示すように、半導体基板11上に形成された絶縁膜12上にポジ型レジスト(例えば、東京応化工業株式会社製電子ビーム露光用化学増幅ポジ型レジストOEBR−CAP138 PM)を塗布し、レジスト膜(図示せず)を形成する。
具体的には、例えば、機能性分子16として、後述の図7に示す構造液晶側鎖付きπ共役系分子のオリゴフルオレン主鎖の一端および他端にチオール基(−SH)を結合させたものを用いる場合には、例えば次のようにする。すなわち、この分子の1mmol/Lテトラヒドロフラン(THF)溶液を、間隙15、ソース電極13およびドレイン電極14を含む領域上に1μL滴下し、THF飽和蒸気圧下に24時間静置した後、余分な分子をTHFで洗浄して除去する。
以上により、目的とする電界効果型の分子素子10が製造される。
以上により、目的とする電界効果型の分子素子10が製造される。
機能性分子16は、ペンダント分子からなる側鎖が、このペンダント分子の配向変化によって構造変化(コンフォメーションの変化)が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合したものである。このペンダント分子は誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるものである。
側鎖32は、誘電率異方性および/または双極子モーメントを有するため、電界中では電界の向きに対して特定の方向(具体的には、分子の長軸方向が電界の向きと一致する平行な方向または直交する方向)に配向しようとする傾向を有する。
図6Aに示す状態では、共役系分子からなる主鎖31の二面角(ねじれ角)が平面のものに近く、この状態では共役系分子からなる主鎖31内の電子は妨げられることなく流れることができ、この機能性分子16は導通(オン)状態にある。
これに対し、図6Bに示す状態では、側鎖32の配向が変化したため、主鎖31の二面角が平面のものに比べて大きく変化して主鎖31の平面性が失われている。この状態では、共役系分子からなる主鎖31内の電子は主鎖31のねじれに遮られて流れることができず、この機能性分子16は非導通(オフ)状態にある。
・オリゴフルオレン
・オリゴピリジン
・ポルフィリン1次元オリゴマー
・オリゴフェニレンビニレン
・オリゴパラフェニレン
・オリゴナフタレン
・オリゴアントラセン
・オリゴピレン
・オリゴアズレン
・オリゴフラン
・オリゴチオフェン
・オリゴセレノフェン
・オリゴ(パラフェニレンスルフィド)
・オリゴ(パラフェニレンオキシド)
・オリゴアニリン
[分子素子]
図10AおよびBは第2の実施の形態による分子素子を示す。ここで、図10Aは平面図、図10Bは図10AのX−X線に沿っての拡大断面図である。
図10AおよびBに示すように、この分子素子10においては、半導体基板11上に形成された例えば厚さが100nm程度のSiO2 膜などの絶縁膜12上にゲート電極41が設けられている。このゲート電極41を覆うように例えばSiO2 膜などの絶縁膜42が設けられている。
図10AおよびBに示すように、まず、半導体基板11上に形成された絶縁膜12上にゲート電極41を形成する。次に、このゲート電極41を覆うように例えば絶縁膜42を形成する。次に、この絶縁膜42上に第1の実施の形態と同様な方法によりソース電極13およびドレイン電極14を間隙15を介して互いに対向するように形成する。この後、第1の実施の形態と同様な方法により、ソース電極13とドレイン電極14との間の間隙15に機能性分子16を架橋する。
以上により、目的とする電界効果型の分子素子10が製造される。
図13に示すように、ゲート電圧Vg を0Vから−40Vまで掃引することを3回繰り返したところ、1回目の掃引時においてVg =−15VでIdsが急激に減少する(機能性分子16の分子構造の変化が生じたことによるものと考えられる)。以後はIdsはほぼ一定となるが、2回目および3回目の掃引時にはこのIdsの値を維持している。
以上の測定結果は、機能性分子16として図7に示すものを用いた第1の実施の形態による分子素子10においても同様である。
[集積回路装置]
図14は第3の実施の形態による集積回路装置(以下ICチップという)の構成の一例を示す。
図14に示すように、ICチップ50は、このICチップ50に持たせる機能に応じた構成を有する回路部51およびこの回路部51と配線52により接続された複数のパッド電極53を有する。回路部51は、例えば、論理回路、メモリセルアレイ、センスアンプ、デコーダなどを含み、第1または第2の実施の形態による分子素子10やその他の各種の素子のほか、素子間を接続する配線などにより構成されている。
回路部51に含まれる分子素子10は、回路部51に持たせる機能に応じて、ゲート電圧の印加により、ダイオード、トランジスタまたはメモリとして用いられる。これらの分子素子10の作製方法は第1または第2の実施の形態と同様である。
従来公知の半導体テクノロジーを用いて半導体基板11に回路部51、配線52、パッド電極53などを形成する。この時点では、回路部51に含まれる分子素子10のソース電極13とドレイン電極14との間の間隙15にはまだ機能性分子16が形成されていない。次に、第1の実施の形態と同様な方法により、ソース電極13とドレイン電極14との間の間隙15に機能性分子16を架橋する。
次に、半導体基板11をチップ化する。こうして、ICチップ50を製造する。
[三次元集積回路装置の例]
図15は第4の実施の形態による三次元集積回路装置(以下三次元ICという)について説明する。
図15に示すように、この三次元ICにおいては、実装基板60上に、図14に示すICチップ50およびこのICチップ50と同様な一つまたは複数のICチップが順次積層されている。ICチップ50の回路部51に含まれる分子素子10のソース電極13とドレイン電極14との間の間隙15に機能性分子16が架橋されている。このICチップ50と同様な一つまたは複数のICチップにおいても同様である。
実装基板60の周辺部には、この実装基板60上に積層するICチップ50、61、62のパッド電極53との接続用のパッド電極63が設けられている。
実装基板60のパッド電極63とICチップ50、61、62のパッド電極53との間はワイヤー66によりボンディングされている。
この三次元ICの製造方法について説明する。
図17に示すように、実装基板60上に、ICチップ50、ICチップ61およびICチップ62を、スペーサ65を間にはさんで順次積層する。この時点では、ICチップ50の回路部51に含まれる分子素子10のソース電極13とドレイン電極14との間の間隙15には機能性分子16は接続されていない。
次に、実装基板60のパッド電極63とICチップ50、61、62のパッド電極53との間をワイヤー66によりボンディングする。
以上により、目的とする三次元ICが製造される。
[三次元集積回路装置およびその製造方法]
図18は第5の実施の形態による三次元ICを示す。
図18に示すように、この第5の実施の形態においては、第4の実施の形態と異なり、ICチップ50、61、62および実装基板60は、それぞれを貫通して設けられた貫通配線71により相互に電気的に接続されている。この場合、ICチップ50、61、62にはパッド電極53が設けられておらず、同様に、実装基板60においてはパッド電極63が設けられておらず、貫通配線71がこれらのパッド電極53、63と同様な役割を果たしている。
この第5の実施の形態においては、上記以外のことは第4の実施の形態と同様である。
この第5の実施の形態によれば、第4の実施の形態と同様な利点を得ることができる。
[三次元集積回路装置およびその製造方法]
図19は第6の実施の形態による三次元ICを示す。
図19に示すように、この第6の実施の形態においては、第1および第2の実施の形態と異なり、ICチップ50、61、62および実装基板60は、分子配線72により相互に電気的に接続されている。分子配線72は、ICチップ50、61、62および実装基板60のそれぞれを貫通して設けられた貫通配線71に接続されている。この場合、ICチップ50、61、62にはパッド電極53が設けられておらず、同様に、実装基板60においてはパッド電極63が設けられておらず、貫通配線71がこれらのパッド電極53、63と同様な役割を果たしている。
まず、第5の実施の形態と同様にして、ICチップ50、61、62および実装基板60に貫通配線71を形成する。
次に、第4の実施の形態と同様にして、実装基板60上にICチップ50、61、62を順次積層する。
次に、実装基板60、ICチップ50、61、62および上記の導電性板の全体を電解溶液に浸漬する。電解溶液としては、脱酸素したアセトニトリルを溶媒としたピロール溶液を用いる。このピロール溶液は、例えば、濃度0.05〜0.1mol/ml、電解質濃度0.1〜0.3mol/mlである。電解質としては、例えば、LiClO4 、LiBF4 、Et4 NCl4 、Et4 NBF4 などを用いる。
この第6の実施の形態においては、上記以外のことは第4の実施の形態と同様である。
この第6の実施の形態によれば、第4の実施の形態と同様な利点を得ることができる。
例えば、上述の実施の形態において挙げた数値、構造、構成、形状、材料、条件、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、構成、形状、材料、条件、プロセスなどを用いてもよい。
Claims (12)
- 誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、
上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、
上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、
上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子。 - 上記ソース電極と上記ドレイン電極との間の間隔が20nm以下である請求項1記載の分子素子。
- 上記共役系分子により導電路が形成され、上記ペンダント分子に印加される電界の変化によって上記導電路の導電性が制御される請求項2記載の分子素子。
- 上記ペンダント分子に印加される電界の変化によって、上記ペンダント分子の電界方向との位置関係が変化し、上記ペンダント分子と上記共役系分子とがなす角度が変化する請求項3記載の分子素子。
- 上記共役系分子がフルオレン骨格を有する請求項4記載の分子素子。
- 上記ペンダント分子がシアノビフェニル骨格を有する請求項5記載の分子素子。
- 誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、
上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、
上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、
上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子を製造する場合に、
基板上に上記ソース電極および上記ドレイン電極を形成する工程と、
上記ソース電極と上記ドレイン電極との間の間隙に上記機能性分子を上記ソース電極および上記ドレイン電極が上記主鎖の一端および他端とそれぞれ接続されるように架橋する工程と、
上記基板上に上記ゲート電極を形成する工程とを有する分子素子の製造方法。 - 誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、
上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、
上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、
上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子を少なくとも一つ有する集積回路装置。 - 誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、
上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、
上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、
上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子を少なくとも一つ有する集積回路装置を製造する場合に、
基板上に上記ソース電極および上記ドレイン電極を形成する工程と、
上記ソース電極と上記ドレイン電極との間の間隙に上記機能性分子を上記ソース電極および上記ドレイン電極が上記主鎖の一端および他端とそれぞれ接続されるように架橋する工程と、
上記基板上に上記ゲート電極を形成する工程とを有する集積回路装置の製造方法。 - 誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、
上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、
上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、
上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子を少なくとも一つ有する基板を少なくとも一つ含む複数の基板が互いに対向して配置されている三次元集積回路装置。 - 誘電率異方性および/または双極子モーメントを有し、かつ電界により配向変化が起きるペンダント分子からなる側鎖が、上記ペンダント分子の上記配向変化によって構造変化が起きて電気的特性が変化する共役系分子からなる主鎖に共有結合した機能性分子と、
上記機能性分子の上記主鎖の一端および他端とそれぞれ接続されたソース電極およびドレイン電極と、
上記ペンダント分子に制御用の電界を印加するためのゲート電極とを有し、
上記ペンダント分子に印加する電界によってダイオード、トランジスタまたはメモリとして働く分子素子を少なくとも一つ有する少なくとも一つの基板を含む複数の基板が互いに対向して配置されている三次元集積回路装置を製造する場合に、
上記少なくとも一つの基板上に上記ソース電極および上記ドレイン電極を形成する工程と、
上記ソース電極と上記ドレイン電極との間の間隙に上記機能性分子を上記ソース電極および上記ドレイン電極が上記主鎖の一端および他端とそれぞれ接続されるように架橋する工程と、
上記少なくとも一つの基板上に上記ゲート電極を形成する工程とを有する三次元集積回路装置の製造方法。 - 上記ソース電極および上記ドレイン電極を形成した上記少なくとも一つの基板を含む上記複数の基板を上記機能性分子を含む溶液中に浸漬し、上記複数の基板の間の間隙に毛細管現象により上記溶液を注入し、上記溶液中の上記機能性分子の上記主鎖の一端および他端を上記ソース電極と上記ドレイン電極との間に自己組織化により接続するようにした請求項11記載の三次元集積回路装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008240288A JP5181962B2 (ja) | 2008-09-19 | 2008-09-19 | 分子素子およびその製造方法ならびに集積回路装置およびその製造方法ならびに三次元集積回路装置およびその製造方法 |
CN200980135642XA CN102150274A (zh) | 2008-09-19 | 2009-09-01 | 分子元件及其制造方法、集成电路装置及其制造方法、三维集成电路装置及其制造方法 |
PCT/JP2009/065250 WO2010032608A1 (ja) | 2008-09-19 | 2009-09-01 | 分子素子およびその製造方法ならびに集積回路装置およびその製造方法ならびに三次元集積回路装置およびその製造方法 |
US13/119,674 US8482000B2 (en) | 2008-09-19 | 2009-09-01 | Molecular element, manufacturing method thereof, integrated circuit device, manufacturing method thereof, three-dimensional integrated circuit device, and manufacturing method thereof |
EP09814453A EP2328179A1 (en) | 2008-09-19 | 2009-09-01 | Molecular device, method for manufacturing the molecular device, integrated circuit device, method for manufacturing the integtrated circuit device, three-dimensional integrated circuit device, and method for manufacturing the three-dimensional integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008240288A JP5181962B2 (ja) | 2008-09-19 | 2008-09-19 | 分子素子およびその製造方法ならびに集積回路装置およびその製造方法ならびに三次元集積回路装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010073916A true JP2010073916A (ja) | 2010-04-02 |
JP5181962B2 JP5181962B2 (ja) | 2013-04-10 |
Family
ID=42039442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008240288A Expired - Fee Related JP5181962B2 (ja) | 2008-09-19 | 2008-09-19 | 分子素子およびその製造方法ならびに集積回路装置およびその製造方法ならびに三次元集積回路装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8482000B2 (ja) |
EP (1) | EP2328179A1 (ja) |
JP (1) | JP5181962B2 (ja) |
CN (1) | CN102150274A (ja) |
WO (1) | WO2010032608A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135003A (ja) * | 2011-12-23 | 2013-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
WO2016017522A1 (ja) * | 2014-07-29 | 2016-02-04 | 国立大学法人東京工業大学 | 分子配線基板 |
WO2019168124A1 (ja) * | 2018-03-02 | 2019-09-06 | 国立研究開発法人科学技術振興機構 | 単分子トランジスタ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101986525A (zh) * | 2010-09-03 | 2011-03-16 | 平江县三湘电子电器科技开发有限公司 | 交直流多功能型分子集成电路电动机 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003209305A (ja) * | 2001-11-13 | 2003-07-25 | Hewlett Packard Co <Hp> | 電界調整式双安定分子システム |
JP2004221553A (ja) * | 2002-12-25 | 2004-08-05 | Sony Corp | 機能性分子素子及び機能性分子装置 |
WO2005076379A1 (ja) * | 2004-02-10 | 2005-08-18 | Sony Corporation | 機能性分子素子 |
WO2006001394A1 (ja) * | 2004-06-24 | 2006-01-05 | Sony Corporation | 機能性分子素子及び機能性分子装置 |
JP2006268778A (ja) * | 2005-03-25 | 2006-10-05 | Fujitsu Ltd | 認証サービス提供方法 |
WO2008059797A1 (fr) * | 2006-11-15 | 2008-05-22 | Sony Corporation | Élément moléculaire fonctionnel, procédé de production de celui-ci et dispositif moléculaire fonctionnel |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002035580A2 (en) * | 2000-10-24 | 2002-05-02 | Molecular Electronics Corporation | Three-terminal field-controlled molecular devices |
JP3963693B2 (ja) * | 2001-10-15 | 2007-08-22 | 富士通株式会社 | 導電性有機化合物及び電子素子 |
EP1577962A4 (en) * | 2002-12-25 | 2009-08-05 | Sony Corp | FUNCTIONAL MOLECULAR ELEMENT AND FUNCTIONAL MOLECULAR EQUIPMENT |
JP2005268778A (ja) * | 2004-03-03 | 2005-09-29 | Hewlett-Packard Development Co Lp | 新規な電界変調式双安定分子メカニカルデバイス |
JP4890747B2 (ja) * | 2004-06-23 | 2012-03-07 | ソニー株式会社 | 機能性分子装置 |
JP4910314B2 (ja) | 2005-06-13 | 2012-04-04 | ソニー株式会社 | 機能性分子素子及び機能性分子装置 |
US7580239B2 (en) * | 2006-06-29 | 2009-08-25 | Hewlett-Packard Development Company, L.P. | Capacitive latched bi-stable molecular switch |
US8044212B2 (en) * | 2007-04-30 | 2011-10-25 | Hewlett-Packard Development Company, L.P. | Reconfigurable molecules and molecular switches, sensors, and dyes employing the same |
EP2023418A1 (en) * | 2007-08-09 | 2009-02-11 | Sony Corporation | Memory device |
-
2008
- 2008-09-19 JP JP2008240288A patent/JP5181962B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-01 CN CN200980135642XA patent/CN102150274A/zh active Pending
- 2009-09-01 EP EP09814453A patent/EP2328179A1/en not_active Withdrawn
- 2009-09-01 US US13/119,674 patent/US8482000B2/en not_active Expired - Fee Related
- 2009-09-01 WO PCT/JP2009/065250 patent/WO2010032608A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003209305A (ja) * | 2001-11-13 | 2003-07-25 | Hewlett Packard Co <Hp> | 電界調整式双安定分子システム |
JP2004221553A (ja) * | 2002-12-25 | 2004-08-05 | Sony Corp | 機能性分子素子及び機能性分子装置 |
WO2005076379A1 (ja) * | 2004-02-10 | 2005-08-18 | Sony Corporation | 機能性分子素子 |
WO2006001394A1 (ja) * | 2004-06-24 | 2006-01-05 | Sony Corporation | 機能性分子素子及び機能性分子装置 |
JP2006268778A (ja) * | 2005-03-25 | 2006-10-05 | Fujitsu Ltd | 認証サービス提供方法 |
WO2008059797A1 (fr) * | 2006-11-15 | 2008-05-22 | Sony Corporation | Élément moléculaire fonctionnel, procédé de production de celui-ci et dispositif moléculaire fonctionnel |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135003A (ja) * | 2011-12-23 | 2013-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
WO2016017522A1 (ja) * | 2014-07-29 | 2016-02-04 | 国立大学法人東京工業大学 | 分子配線基板 |
WO2019168124A1 (ja) * | 2018-03-02 | 2019-09-06 | 国立研究開発法人科学技術振興機構 | 単分子トランジスタ |
JPWO2019168124A1 (ja) * | 2018-03-02 | 2020-07-27 | 国立研究開発法人科学技術振興機構 | 単分子トランジスタ |
US11380861B2 (en) | 2018-03-02 | 2022-07-05 | Japan Science And Technology Agency | Monomolecular transistor |
Also Published As
Publication number | Publication date |
---|---|
EP2328179A1 (en) | 2011-06-01 |
US8482000B2 (en) | 2013-07-09 |
US20110168991A1 (en) | 2011-07-14 |
WO2010032608A1 (ja) | 2010-03-25 |
CN102150274A (zh) | 2011-08-10 |
JP5181962B2 (ja) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7413973B2 (en) | Method for manufacturing nano-gap electrode device | |
US9153789B2 (en) | Transistor with source/drain electrodes on pedestals and organic semiconductor on source/drain electrodes, and method for manufacturing same | |
US8309992B2 (en) | Switching element including carbon nanotubes and method for manufacturing the same | |
KR20060064987A (ko) | 전도성 잉크와 이를 이용한 유기 반도체 트랜지스터 및 그제작 방법 | |
US6707063B2 (en) | Passivation layer for molecular electronic device fabrication | |
JP5181962B2 (ja) | 分子素子およびその製造方法ならびに集積回路装置およびその製造方法ならびに三次元集積回路装置およびその製造方法 | |
US7902535B2 (en) | Functional molecular element | |
JP5439723B2 (ja) | 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器 | |
JP2007515776A (ja) | 半導体構成用の構造およびその製造方法 | |
EP1775782B1 (en) | Functional molecular device | |
CN102067350B (zh) | 功能性分子元件、其制造方法以及功能性分子装置 | |
KR100844987B1 (ko) | 분자 소자 구조물 및 그 제조 방법 | |
US7408184B2 (en) | Functional molecular element and functional molecular device | |
US20090117686A1 (en) | Method of fabricating organic semiconductor device | |
US7436033B2 (en) | Tri-gated molecular field effect transistor and method of fabricating the same | |
JP2008258558A (ja) | ショットキーゲート型電界効果トランジスタ | |
US7679080B2 (en) | Functional molecular device | |
JP2009267209A (ja) | 三次元集積回路装置の製造方法および三次元集積回路装置 | |
US20100051909A1 (en) | Molecular electronic devices and methods of fabricating same | |
US20220310792A1 (en) | Electronic device and method of manufacturing the same | |
KR101193581B1 (ko) | 기능성 분자 소자 및 기능성 분자 장치 | |
KR20210064563A (ko) | 더블 게이트 올 어라운드 구조의 나노트랜지스터 제조방법, 이로부터 제조된 나노트랜지스터 및 이를 이용한 익스텐디드 게이트(extended-gate) 구조의 센서 | |
JP2004015007A (ja) | 有機トランジスタ及びその製造方法 | |
CN116761439A (zh) | 一种原子级团簇存算器件及其制造方法 | |
JP2013197499A (ja) | 分子メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |