CN102150274A - 分子元件及其制造方法、集成电路装置及其制造方法、三维集成电路装置及其制造方法 - Google Patents

分子元件及其制造方法、集成电路装置及其制造方法、三维集成电路装置及其制造方法 Download PDF

Info

Publication number
CN102150274A
CN102150274A CN200980135642XA CN200980135642A CN102150274A CN 102150274 A CN102150274 A CN 102150274A CN 200980135642X A CN200980135642X A CN 200980135642XA CN 200980135642 A CN200980135642 A CN 200980135642A CN 102150274 A CN102150274 A CN 102150274A
Authority
CN
China
Prior art keywords
molecule
dangles
molecular
electric field
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980135642XA
Other languages
English (en)
Inventor
松居惠理子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102150274A publication Critical patent/CN102150274A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701—Organic molecular electronic devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/201—Integrated devices having a three-dimensional layout, e.g. 3D ICs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

分子元件(10)被配置为通过功能分子(16)桥接源极电极(13)和漏极电极(14)之间的间隙(15)。功能分子(16)源于侧链到主链的共价键，侧链由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成，主链由因悬垂分子的取向变化而发生结构变化并且电特性改变的共轭分子构成。通过栅极电极(17、18)向功能分子(16)的悬垂分子施加电场，使分子元件(10)充当二极管、晶体管或存储器。提供了这样的分子元件，其中通过控制施加的电场一个分子元件可以用作二极管、晶体管或存储器，并且提供了可以廉价地获得的具有必要功能的元件。

Description

分子元件及其制造方法、集成电路装置及其制造方法、三维集成电路装置及其制造方法
技术领域
本发明涉及分子元件及其制造方法、集成电路装置及其制造方法、三维集成电路装置及其制造方法。更具体地，本发明涉及其功能可通过电场控制来切换的分子元件及其制造方法、使用该分子元件的集成电路装置及其制造方法、使用该分子元件的三维集成电路装置及其制造方法。
背景技术
在硅基半导体元件中，根据规范将晶体管设计和制造为晶体管，并且将二极管设计和制造为二极管。因此，例如，场效应晶体管无法用作二极管。此外，场效应晶体管也没有存储器性能。因为如刚才所描述的那样，半导体元件需要根据规范来设计和制造，所以难以降低制造成本。
另一方面，本发明受让人提出了具有栅极电极、源极电极和漏极电极的功能分子和功能分子元件(参见例如专利文献1)。该功能分子具有由(具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的)悬垂分子构成的侧链。该侧链共价键接到(由因悬垂分子的取向变化而发生结构变化并且电特性改变的共轭分子构成的)主链。源极电极和漏极电极分别连接到该主链的一端和另一端。栅极电极用于施加电场以控制悬垂分子。
现有技术文献
专利文献
专利文献1：日本专利公开第2006-108627号
专利文献1：日本专利公开第2006-351623号
非专利文献
非专利文献1：“Doudensei Koubunshi，”compiled by Naoya Ogata，issued by Kodansha Scientific Ltd.(1990)
发明内容
技术问题
在专利文献1中，描述了上述功能分子元件可以应用于各种电子器件领域，诸如开关、晶体管、存储器和逻辑电路。然而，没有对其细节进行必要的阐明。
因此，通过本发明解决的问题是，提供这样的分子元件使得通过控制所施加的电场可以将一个分子元件用作二极管、晶体管或存储器并且可以廉价地获得具有必要功能的元件，以及这种分子元件的制造方法。
换言之，通过本发明解决的问题是，提供这样的分子元件使得一个分子元件的功能可以通过控制所施加的电场来切换并且可以廉价地获得具有必要功能的元件，以及这种分子元件的制造方法。
通过本发明解决的另一问题是，提供一种使用上述分子元件的集成电路装置及其制造方法，使用上述分子元件的三维集成电路装置及其制造方法。
技术方案
为了解决上述问题，第一发明是
分子元件，具有
功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因悬垂分子的取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，
源极电极和漏极电极，分别连接到功能分子的主链的一端和另一端，以及
栅极电极，用于向悬垂分子施加用于控制的电场，以及
通过施加到悬垂分子的电场而充当二极管、晶体管或存储器。
第二发明是
一种分子元件的制造方法，用于制造具有以下各项的分子元件的情况：功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因悬垂分子的取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，源极电极和漏极电极，分别连接到功能分子的主链的一端和另一端，以及栅极电极，用于向悬垂分子施加用于控制的电场，以及通过施加到悬垂分子的电场而充当二极管、晶体管或存储器，制造方法具有：
在基板上形成源极电极和漏极电极的步骤，
以使源极电极和漏极电极分别连接到主链的一端和另一端的方式，通过功能分子桥接源极电极和漏极电极之间的间隙的步骤，以及
在基板上形成栅极电极的步骤。
第三发明是
一种集成电路装置，具有至少一个分子元件，分子元件具有：功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因悬垂分子的取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，源极电极和漏极电极，分别连接到功能分子的主链的一端和另一端，以及栅极电极，用于向悬垂分子施加用于控制的电场，以及通过施加到悬垂分子的电场而充当二极管、晶体管或存储器。
第四发明是
一种制造集成电路装置的方法，用于制造具有至少一个分子元件的集成电路装置的情况，分子元件具有：功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因悬垂分子的取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，源极电极和漏极电极，分别连接到功能分子的主链的一端和另一端，以及栅极电极，向悬垂分子施加用于控制的电场，以及通过施加到悬垂分子的电场而充当二极管、晶体管或存储器，制造方法具有：
在基板上形成源极电极和漏极电极的步骤，
以使源极电极和漏极电极分别连接到主链的一端和另一端的方式，通过功能分子桥接源极电极和漏极电极之间的间隙的步骤；以及
在基板上形成栅极电极的步骤。
第五发明是
一种三维集成电路装置，通过设置彼此相对且包括至少一个具有至少一个分子元件的基板的多个基板而获得，分子元件具有：功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因悬垂分子的取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，源极电极和漏极电极，分别连接到功能分子的主链的一端和另一端，以及栅极电极，用于向悬垂分子施加用于控制的电场，以及通过施加到悬垂分子的电场而充当二极管、晶体管或存储器。
第六发明是
一种三维集成电路装置的制造方法，用于制造通过设置彼此相对且包括至少一个具有至少一个分子元件的基板的多个基板而获得的三维集成电路装置的情况，分子元件具有：功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因悬垂分子的取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，源极电极和漏极电极，分别连接到功能分子的主链的一端和另一端，以及栅极电极，用于向悬垂分子施加用于控制的电场，以及通过施加到悬垂分子的电场而充当二极管、晶体管或存储器，制造方法具有：
在至少一个基板上形成源极电极和漏极电极的步骤；
以使源极电极和漏极电极分别连接到主链的一端和另一端的方式，通过功能分子桥接源极电极和漏极电极之间的间隙的步骤；以及
在至少一个基板上形成栅极电极的步骤。
在如上所述地配置的本发明中，仅通过由栅极电极适当地选择施加至功能分子的悬垂分子的电场，分子元件可以用作二极管、晶体管或存储器。因此，不需要根据规范设计和制造分子元件。
有利效果
根据本发明，通过控制所施加的电场，一个分子元件可用作二极管、晶体管或存储器。换言之，可以实现功能功能可以切换的分子元件以及可以廉价地获得的具有必需功能的元件。此外，通过使用该分子元件，可以廉价地
实现高性能集成电路装置和三维集成电路装置。
附图说明
[图1]图1是示出根据本发明第一实施方式的分子元件的平面图和剖面图。
[图2]图2是用于解释根据本发明第一实施方式的分子元件的制造方法的剖面图。
[图3]图3是示出在根据本发明第一实施方式的分子元件的制造方法中，当通过电子束曝光形成源极电极、漏极电极和栅极电极时所使用的设计图案的平面图。
[图4]图4是示出通过使用图3所示的设计图案通过电子束曝光来形成源极电极、漏极电极和栅极电极的示图代替照片。
[图5]图5是示出当通过使用图3所示的设计图案通过电子束曝光来形成源极电极、漏极电极和栅极电极时，在源极电极和漏极电极之间的间隙距离的频率分布的示意图。
[图6]图6是示出在根据本发明第一实施方式在分子元件中源极电极和漏极电极之间的间隙中形成的功能分子的一个实例的示意图。
[图7]图7是示出图6所示的功能分子的具体实例的示意图。
[图8]图8是示出如下状态的剖面图，其中，图7所示的功能分子形成在根据本发明第一实施方式的分子元件中的源极电极和漏极电极之间的间隙中。
[图9]图9是用于解释通过电场施加来控制在图7所示的功能分子导电性的机制的示意图。
[图10]图10是示出根据本发明第二实施方式的分子元件的平面图和剖面图。
[图11]图11是示出根据本发明第二实施方式的分子元件的电流-电压特性的测量结果的示意图。
[图12]图12是示出当根据本发明第二实施方式的分子元件中的栅电压改变时漏电流-漏电压特性的测量结果的示意图。
[图13]图13是示出当根据本发明第二实施方式的分子元件中的栅电压改变时漏电流测的量结果的示意图。
[图14]图14是示出根据本发明第三实施方式的集成电路装置的透视图。
[图15]图15是示出根据本发明第四实施方式的三维集成电路装置的透视图。
[图16]图16是图15的剖面图。
[图17]图17是用于解释根据本发明第四实施方式的三维集成电路装置的制造方法的透视图。
[图18]图18是示出根据本发明第五实施方式的三维集成电路装置的透视图。
[图19]图19是示出根据本发明第六实施方式的三维集成电路装置的剖面图。
具体实施方式
下面将描述执行本发明的最优模式(在下文中，称为实施方式)。
将按照下面的顺序进行描述。
1.第一实施方式(分子元件及其制造方法)
2.第二实施方式(分子元件及其制造方法)
3.第三实施方式(集成电路装置及其制造方法)
4.第四实施方式(三维集成电路装置及其制造方法)
5.第五实施方式(三维集成电路装置及其制造方法)
6.第六实施方式(三维集成电路装置及其制造方法)
<1.第一实施方式>
[分子元件]
图1示出根据第一实施方式的分子元件的构造的一个实例。这里，图1(A)是平面图，而图1(B)是沿图1(A)中的线X-X的放大剖面图。
如图1(A)和图1(B)所示，在该分子元件10中，在半导体基板11上形成的绝缘膜12上设置源极电极13和漏极电极14。半导体基板11是例如Si基板、GaAs基板等。绝缘膜12例如是厚度大约为100nm的SiO2膜等。
源极电极13和漏极电极14分别具有角部13a和14a。这些角部13a和14a的顶点13b和14b将间隙15夹在中间并彼此相对。在这些顶点13b和14b之间的间隙15通过功能分子16桥接。稍后将详细描述功能分子16。这些源极电极13和漏极电极14可由各种传统公知的金属膜(由单质金属构成的膜、由合金构成的膜等)、掺杂有杂质的半导体膜等形成。
在源极电极13和漏极电极14的顶点13b和14b之间的距离，即，间隙15的距离，根据功能分子16的长度任意决定。该距离通常等于或短于20nm，并通常等于或短于10nm。
在绝缘膜12上，以从两侧将(连接在源极电极13和漏极电极14的顶点13b和14b之间的)功能分子16夹在中间的方式将一对栅极电极17和18进一步设置为彼此相对。通过施加在这些栅极电极17和18之间的电压(栅电压)向功能分子16施加电场，以控制该功能分子16。这些栅极电极17和18可由各种传统公知的金属膜形成。实际上，互联(interconnects)连接到源极电极13、漏极电极14以及栅极电极17和18。然而，省略它们的图示表示和描述。
如后所述，根据需要该分子元件10可用作二极管、晶体管或存储器以及另外用作电阻器。
[分子元件的制造方法]
将描述分子元件10的制造方法。
首先，如图2(A)所示，将正抗蚀剂(例如，TOKYO OHKAKOGYO CO.，LTD.制造的用于电子束曝光的化学放大正抗蚀剂，OEBR-CAP138PM)涂布在形成在半导体基板11上的绝缘层12上，从而形成抗蚀膜(未示出)。
接下来，通过使用例如可变成形型电子束曝光设备将用于形成(类似于图3所示的)源极电极13、漏极电极14以及栅极电极17和18的设计图案19转移到该抗蚀膜上。具体地，如图3所示，例如首先转移对应于源极电极13的图案20。接下来，转移对应于漏极电极14的图案21，使得角部21a的顶点21b设置在距图案20的角部20a的顶点20b的距离沿x轴方向为Δx而沿y轴方向为Δy的位置。任意选择Δx和Δy。举个例子，Δx＝Δy＝30nm。接下来，转移对应于栅极电极17和18的图案22和23。
接下来，对已经用上述方式执行曝光的抗蚀膜进行显影。由此，如图2(A)所示，形成了设计图案19作为开口图案被转移到其上的抗蚀图案24。该抗蚀图案24具有形状对应于源极电极13、漏极电极14以及栅极电极17和18的开口图案。然而，在图2(A)中，仅示出了具有对应于源极电极13和漏极电极14的形状的开口图案24a和24b。对于抗蚀图案24，这些开口图案24a和24b之间的部分24c是最终成为间隙15的部分。
在上述方式中，通过电子束曝光这样执行转移，使得以它们的顶点20b和21b彼此相对的状态设置对应于源极电极13的图案20和对应于漏极电极14的图案21。因此，与转移以使边相对的状态设置的设计图案的情况相比，可以在图案20和21的顶点21a和21b附近抑制因电子散射而引起的邻近效应。结果，对于抗蚀图案24，可以用微小的宽度形成开口图案24a和24b之间(最终将成为间隙15)的部分24c。
接下来，如图2(B)所示，通过例如真空蒸发法，在半导体基板11上方并且在抗蚀图案24上形成电极膜25。电极膜25的材料从传统公知的导电材料中任意选择。例如，使用通过顺序堆叠具有5nm厚度的铬(Cr)膜和具有20nm厚度的金(Au)膜、掺杂有杂质并具有例如大约50nm厚度的多晶硅膜而获得的多层膜。
接下来，通过剥离(1ift-off)法，将抗蚀图案24与在形成在其上的电极膜25一起移除。由此，如图2(C)所示，源极电极13、漏极电极14以及栅极电极17和18分别形成在开口图案24a和24b所存在的部分以及具有对应于栅极电极17和18的形状的开口图案所存在的部分。在这种情况下，例如，源极电极13和漏极电极14之间的间隙15的距离可以被设定为等于或短于20nm。
接下来，如图2(D)所示，源极电极13和漏极电极14之间的间隙15通过功能分子16桥接。为了通过功能分子16桥接间隙15，例如，将含有该功能分子16的溶液滴落或涂布到在半导体基板11上至少包括间隙15的区域上，或者将半导体基板11浸在含有功能分子16的溶液中。通过这样做，该溶液中的功能分子16进入间隙15，并通过自组装(self-assembly)连接在源极电极13和漏极电极14之间。
在将含有功能分子16的溶液滴落或涂布到在半导体基板11上或将半导体基板11浸在该溶液中之后，通过清洗移除留在半导体11表面上的多余功能分子16。
具体地，例如，如果将后述的图7所示的通过将硫醇基(-SH)耦合到具有结构液晶侧链的π-共轭分子的低聚芴(oligofuorene)主链的一端和另一端得到的基质(substrate)用作功能分子16，则采用例如下面的方式。具体地，将1μL该分子的1mmol/L的四氢呋喃(THF)溶液滴落在包括间隙15、源极电极13和漏极电极14的区域上，并且在THF饱和蒸汽压下保持静置24小时。此后，通过用THF清洗来移除多余的分子。
通过上述处理，制造了想要的场效应型分子元件10。
通过上述方式实际制造的源极电极13、漏极电极14以及栅极电极17和18的扫描电子显微镜(SEM)照片如图4所示。根据图4，表明源极电极13和漏极电极14之间的距离是11.8nm，即，极短。
图5示出通过电子束曝光将上述设计图案19转移至直径为200mm的半导体基板11(半导体晶圆)的整个表面而最终获得的间隙15的距离的测量结果的频率(frequency，度数)分布图。如图5所示，已证实用大约20nm＝间隙15距离的峰值获得了足够数量的电极图案。获得的间隙15的等于或短于20nm的距离的百分比为大约30％。
如上所述，通过电子束曝光将图3所示的设计图案19转移至抗蚀膜，可以高产量地形成具有例如(其距离等于或短于20nm的)间隙15的源极电极13和漏极电极14。
通过上述处理，制造了期望的场效应型分子元件10。
[操作的描述]
功能分子16源于悬垂分子构成的侧链到共轭分子(因该悬垂分子的取向变化而发生结构变化(构造的变化)并且电特性改变的)构成的主链的共价键。该悬垂分子具有介电常数各向异性和/或偶极矩，并且其取向变化因电场而发生。
该功能分子16在图6中示意示性地示出。如图6(A)和图6(B)所示，该功能分子16具有线或膜形式的主链31和侧链32，并且侧链32共价键接到主链31。由于非局域化(delocalize)的π-电子，主链31具有共轭系统，并显示出导电性。侧链32具有多个偶极矩和/或介电常数各向异性，并且因为侧链32具有介电常数各向异性和/或偶极矩，所以由因电场而发生取向变化的悬垂分子构成的侧链32在电场中倾向于朝向关于电场取向的特定方向(具体地，使得分子的纵轴方向对应于电场的取向的这种平行方向或者垂直方向)。
因此，施加到侧链32的电场改变，从而改变关于电场方向的侧链32的位置，并且其结果是，由侧链32和主链31形成的角度改变。这样，可以控制主链31的导电性(使电子流容易)。
在图6(A)所示的状态中，由共轭分子构成的主链31的二面角(扭转角)接近于平面。在该状态中，由共轭分子构成的主链31中的电子可以不受妨碍地流动，并且该功能分子16处于导通(开启)状态。
相反，在图6(B)所示的状态中，因为侧链32的取向已经改变，所以主链31的二面角与平面相比大大改变，并且失去了主链31的平面性。在该状态中，由共轭分子构成的主链31中的电子被主链31的扭转阻挡，并且无法流动，并且该功能分子16处于非导通(关闭)状态。
作为该功能分子16的共轭分子，引用了例如下面的导电低聚物等。然而，共轭分子不限于此。
·低聚芴
·低聚吡啶
·卟啉一维低聚物
·低聚苯乙烯撑
·低聚(对苯)
·低聚萘
·低聚蒽
·低聚芘
·低聚甘菊环
·低聚呋喃
·低聚噻吩
·低聚硒吩
·低聚(对苯硫醚)
·低聚(氧化对苯撑)
·低聚苯胺
在它们中，具有芴骨架的分子优选为共轭分子。此外，作为悬垂分子，引用了例如4-戊基-4’-氰基联苯(4-pentyl-4’-cyanobiphenyl)，具有(具有偶极矩的)羰基(C＝0)、卤素(-Cl等)、＝N-H基、-OH基、＝C＝S基等的分子等。然而，该共轭分子不限于它们。在它们中，具有氰基联苯骨架的分子优选为该悬垂分子。
图7示出功能分子16的具体实例。该功能分子16是具有结构液晶侧链的π-共轭分子，并且具有低聚芴主链和由4-戊基-4’-氰基联苯构成的液晶侧链。硫醇基(-SH)耦合到低聚芴主链的一端和另一端。该功能分子16的低聚芴主链的长度根据低聚芴的聚合度而不同。例如，如果聚合度为7～10，则长度为大约7～10nm。
图8示意性地示出如下状态，其中，源极电极13和漏极电极14之间的间隙15通过具有结构液晶侧链的该π-共轭分子桥接。如图8所示，具有结构液晶侧链的该π-共轭分子的低聚芴主链的一端和另一端分别经由硫醇基耦合到源极电极13的尖端部和漏极电极14的尖端部。
将基于图9描述由于施加在具有结构液晶侧链的上述π-共轭分子中的电场而发生导电性调制的机制。如图9(A)到图9(C)所示，在施加电场之前，即，当栅电压＝0V时，低聚芴主链具有(处于这种状态从而由于侧链之间的压缩(packing)而稳定化的)缓慢扭曲的螺旋结构。
当施加电场时，即，当施加栅电压时，包括低聚芴主链的整个分子的稳定结构由于侧链的取向变化而改变，并且低聚芴主链的二面角随着栅电压的升高而改变。结果，出现了导电性。已知如果侧链不同，则低聚芴的稳定二面角改变。
<2.第二实施方式>
[分子元件]
图10示出根据第二实施方式的分子元件。这里，图10(A)是平面图，并且图10(B)是沿在图10(A)中的线X-X的放大剖面图。
如图10所示，在该分子元件10中，在形成在半导体基板11上且厚度例如大约为100nm的绝缘膜12(诸如SiO2膜)上设置栅极电极41。还设置绝缘膜42(诸如SiO2膜)以覆盖该栅极电极41。
源极电极13和栅极电极14设置在该绝缘膜42上。将功能分子16设置为在这些源极电极13和栅极电极14的角部13a和14a的顶点13b和14b之间的桥接。在这种情况下，通过施加在栅极电极41上的电压(栅电压)将电场施加到功能分子16，以控制该功能分子16。
[分子元件的制造方法]
如图10所示，首先，在形成在半导体基板11上的绝缘膜12上形成栅极电极41。接下来，例如，这样形成绝缘膜42，以便覆盖该栅极电极41。接下来，在该绝缘膜42上，这样形成源极电极13和漏极电极14，从而通过与第一实施方式类似的方式以间隙15为媒介而彼此相对。此后，在源极电极13和漏极电极14之间的间隙通过类似于第一实施方式的方法由功能分子16桥接。
通过上述处理，制造了想要的场效应型分子元件10。
图11示出在根据(图7所示的分子用作功能分子16的)第二实施方式的分子元件10中，当栅极电极41接地并且源极电极13和漏极电极14之间的偏置电压以8K变化时，电流-电压特性的测量结果。源极电极13和漏极电极14之间的间隙15的距离为7.5nm，并且源极电极13和漏极电极14由具有20nm厚度的金膜形成。此外，绝缘膜42由SiO2膜形成，并且作为栅极电极41和源极电极13和漏极电极14之间的绝缘膜42的SiO2膜的厚度为50nm。如图11所示，在电流-电压曲线中观察到由于功能分子16的分子轨道引起的阶跃(给定电压值)，并因此证明了功能分子16的数量小到足以看到量子效应。在这种情况下，因为源极电极13和漏极电极14由金形成，所以电流-电压曲线关于正偏置和反偏置几乎对称。然而，通过使用该阶跃的前面区域和后面区域，可使该分子元件10充当二极管。
图12示出在根据(图7所示的分子用作功能分子16的)第二实施方式的分子元件10中，当栅电压(施加到栅电极41的电压)以300K变化时，漏电流(Ids)-漏电压(Vds)特性的测量结果。栅电压Vg和漏电压Vds均为基于地电位的电压。源极电极13接地。根据图12，表明该分子元件10显示出取决于栅电压Vg极性的二极管特性。该分子元件10还可以通过栅电压Vg开启/关闭。此外，还可以通过低电压(诸如Vds＝1V)而不使用分子轨道来驱动分子元件10。
如果将更高的栅电压Vg施加在该分子元件10上，则功能分子16的分子结构改变。另外，通过该结构，出现了(将归因于芴单元的二面角的旋转势垒的)存储器性能。图13示出了存储器性能是如何出现的。
如图13所示，当栅电压Vg从0V到-40V的扫描重复三次时，Ids在第一轮扫描中的Vg＝-15V处突然降低(该降低将归因于功能分子16的分子结构中的改变的发生)。从那时起，Ids几乎恒定，并且Ids的该值在第二轮和第三轮扫描中维持。
通过利用该方法，可以使该分子元件10充当存储器。具体地，如果例如采用Vg＝-15V作为阈值电压，并且例如将数据“1”写入分子元件10，则施加低于该阈值电压的栅电压Vg，例如10V。此外，在写入数据“0”的情况下，施加高于该阈值电压的栅电压Vg，例如20V。
上述测量结果也应用于根据(图7所示的分子用作功能分子16的)第一实施方式的分子元件10。
如上所述，根据第一和第二实施方式，例如，可以高产量地在源极电极13和漏极电极14之间容易地形成(其距离等于或短于20nm，或等于或短于10nm的)极窄的间隙15。此外，该间隙15可以通过功能分子16容易地桥接。由此，可以低成本地获得场效应型分子元件10。
此外，尽管分子元件10是一个元件，但是通过栅电压Vg可以使该分子元件10充当两种方向的二极管。另外，还可以使它充当场效应晶体管，并且此外，还可以使它充当存储器。即，只要制造该分子元件10，则它的功能就可以通过栅电压Vg的控制来切换，并且可使它充当二极管、晶体管或存储器。因此，不需要根据规范设计和制造分子元件10，并因此通过使用该分子元件10，可以低成本地制造逻辑电路、存储器电路等。
<3.第三实施方式>
[集成电路装置]
图14示出根据第三实施方式的集成电路装置(在下文中称为IC芯片)的构造的一个实例。
如图14所示，IC芯片50具有构造适合于给予该IC芯片50的功能的电路部51和通过互联52连接到该电路部51的多个焊盘电极53。电路部51包括例如逻辑电路、存储器单元阵列、读出放大器(sense amplifer)、解码器等，并且由根据第一或第二实施方式的分子元件10、其它各种元件、用于元件之间的连接的互联等构成。
焊盘电极53设置在IC芯片50的外围部分。焊盘电极53通过将具有100nm厚度的金(Au)膜堆叠在具有例如5nm厚度的钛(Ti)膜上而获得，并通过真空蒸镀法等形成。IC芯片50是例如使用半导体基板(诸如Si基板或GaAs基板)的器件。
在电路部51中，除分子元件10之外的元件，特别是半导体元件，可以通过传统公知的半导体技术在半导体基板上形成。
通过施加栅电压，包括在电路部51中的分子元件10根据给予电路部51的功能，用作二极管、晶体管或存储器。这些分子元件10的制造方法类似于第一或第二实施方式。
[集成电路装置的制造方法]
通过使用传统公知的半导体技术，电路部51、互联52、焊盘电极53等形成在半导体基板11上。此时，功能分子16尚未形成在(包括在电路部51中的)分子元件10的源极电极13和漏极电极14之间的间隙15中。接下来，在源极电极13和漏极电极14之间的间隙15通过类似于第一实施方式的方法由功能分子16桥接。
接下来，将半导体基板11转化为芯片。这样，制造了IC芯片50。
根据该第三实施方式，通过施加栅电压，可以使包括在电路部51中的分子元件10根据给予电路部51的功能充当二极管、晶体管或存储器。因此，可以廉价地构造电路部51。因此，可以降低IC芯片50的制造成本。
<4.第四实施方式>
[三维集成电路装置的实例]
图15解释根据第四实施方式的三维集成电路装置(在下文中，称为三维IC)。
如图15所示，在该三维IC中，图14所示的IC芯片50和类似于该IC芯片50的一个或多个个IC芯片顺序堆叠在安装基板60上。在包括在IC芯片50的电路部51中的分子元件10的源极电极13和漏极电极14之间的间隙通过功能分子16桥接。这也适于类似于该IC芯片50的一个或多个IC芯片。
堆叠在安装基板60上的IC芯片数量没有限制。这里，将描述堆叠三个IC芯片50、61和62的情况作为一个实例。这些IC芯片50、61和62可以具有相同构造或者可以具有彼此不同的构造。
在安装基板60的外围部分，设置焊盘电极63，用于连接至(堆叠在该安装基板60上的)IC芯片50、61和62的焊盘电极53。
如图16所示，在安装表面60和IC芯片50之间、在IC芯片50和IC芯片61之间、在IC芯片61和IC芯片62之间，设定预定距离的间隙64。为此，在安装表面60和IC芯片50之间、在IC芯片50和IC芯片61之间、在IC芯片61和IC芯片62之间，分别设置具有预定厚度的隔离物65。作为该隔离物65，例如使用玻璃珠。然而，隔离物65不限于此。尽管间隙64的距离是任意选择的，但选择这样的尺寸以使含有功能分子16的溶液可以通过毛细管作用注入该间隙64中，如后所述。具体地，例如，选择大约30μm。
通过在安装基板60的焊盘电极63与IC芯片50、61和62的焊盘电极53之间的导线66来形成联结。
[三维集成电路装置的制造方法]
将描述该三维集成电路装置的制造方法。
如图17所示，将IC芯片50、IC芯片61和IC芯片62顺序堆叠在安装基板60上，其中将隔离物65夹在IC芯片之间。此时，功能分子16未连接至包括在IC芯片50的电路部51中的分子元件10的源极电极13和漏极电极14之间的间隙15。
接下来，通过在安装基板60的焊盘电极63与IC芯片50、61和62的焊盘电极53之间的导线66来形成联结。
接下来，将通过将IC芯片50、61和62堆叠在安装基板60上并且以这种方式通过导线66形成联结而获得的组件浸在含有功能分子16的溶液中。此外，该溶液通过毛细管作用注入安装基板60和IC芯片50、61和62之间的间隙64的每个中。可以任意选择该溶液注入时的温度。例如，在室温下执行注入。当溶液这样注入间隙64中时，在源极电极13和漏极电极14之间的间隙15由该溶液中的功能分子16通过类似于第一实施方式的自组装来桥接。此后，将通过将IC芯片50、61和62堆叠在安装基板60上而获得的组件从溶液取出到空气中。这样，完成了其中功能分子16连接在源极电极13和漏极电极14之间的场效应型的分子元件10，并且因此完成了IC芯片50、61和62。
通过上述处理，制造了想要的三维IC。
如上所述，根据该第四实施方式，通过在安装基板上堆叠(功能分子16没有形成在分子元件10的源极电极13和漏极电极14之间的)IC芯片50、61和62，将电路转化为三维电路。此外，此后，含有功能分子16的溶液通过毛细管作用注入IC芯片50、61和62之间的间隙64，并且源极电极13和漏极电极14之间的间隙64由该溶液中的功能分子16通过自组装桥接。因此，不需要在完成分子元件10之后执行高温处理等，并且可防止功能分子16的劣化。因此，可防止分子元件10的性能劣化。
此外，仅通过将含有功能分子16的溶液通过毛细管作用注入IC芯片50、61和62之间的间隙64中，源极电极13和漏极电极14之间的间隙15可以通过功能分子16桥接。因此，与传统三维IC相比制造步骤可以简化，并因此可以降低制造成本。
<5.第五实施方式>
[三维集成电路装置及其制造方法]
图18示出根据第五实施方式的三维IC。
如图18所示，在该第五实施方式中，与第四实施方式不同，IC芯片50、61和62和安装基板60通过(以这种方式设置从而穿透IC芯片和每个基板的)贯通互联71彼此电连接。在这种情况下，焊盘电极53没有设置在IC芯片50、61和62上。类似地，焊盘电极63没有设置在安装基板60上。贯通互联71起到类似于这些焊盘电极53和63的作用。
具体地，可以用例如下面的方式形成贯通互联71。在IC芯片50、61和62以及安装基板60中，形成穿透它们的通孔。绝缘膜(诸如SiO2膜)形成在该通孔的内壁上。接下来，将导电材料(诸如Cu)埋在该通孔内。这样，形成贯通互联71。任意决定该通孔的直径，并且例如为大约100μm。
在该第五实施方式中，除上述特性之外的特性与第四实施方式相同。
根据该第五实施方式，可以获得与第四实施方式相同的优点。
<6.第六实施方式>
[三维集成电路装置及其制造方法]
图19示出根据第六实施方式的三维IC。
如图19所示，在该第六实施方式中，不同于第一和第二实施方式，IC芯片50、61和62和安装基板60通过分子互联72彼此电连接。分子互联72连接到(以这种方式设置从而穿透每个IC芯片50、61和62以及安装基板60的)贯通互联71。在这种情况下，焊盘电极53没有设置在IC芯片50、61和62上。类似地，焊盘电极63没有设置在安装基板60上。贯通互联71起到类似于这些焊盘电极53和63的作用。
作为分子互联72，可以使用传统公知的分子互联。其可通过传统公知的方法形成(参见例如专利文献2和非专利文献1)。分子互联72没有具体限制，但例如使用聚吡咯。关于使用聚吡咯作为分子互联72的情况，关于通过电聚合(electropolymerization)形成该分子互联72的方法的描述如下。
首先，类似于第五实施方式，贯通互联71形成在IC芯片50、61以及62和安装基板60中。
接下来，类似于第四实施方式，将IC芯片50、61和62顺序堆叠在安装基板60上。
接下来，导电板(未示出)设置在最上层IC芯片62的上表面上，并与贯通互联71电接触。
接下来，将整个安装基板60、IC芯片50、61和62和上述导电板浸在电解液中。作为电解液，使用(通过采用脱氧乙腈作为溶剂而制备的)吡咯溶液。在该吡咯溶液中，例如，浓度为0.05～0.1mol/ml，并且电解质浓度为0.1～0.3mol/ml。作为电解质，使用例如LiClO4、LiBF4、Et4NCl4、Et4NBF4等。
在电解液中设置对电极(counter electrode)。该对电极用作负电极，并且上述导电板用作正电极。在两个电极之间施加例如大约3.5V的电压，并且在电解液中执行电聚合。在这种情况下，(作为单体溶液的)吡咯溶液在电解液中通过毛细管作用注入安装基板60以及IC芯片50、61和62之间的每个间隙64中。从而，通过(具有IC芯片50、61和62以及安装基板60之间的间隙64为媒介的彼此相对的)贯通互联71之间的吡咯的电聚合来形成聚吡咯。
这样，形成分子互联72。根据需要，也可以通过利用聚吡咯从正电极侧产生的行为来形成元件，诸如贯通互联71之间的二极管。
在该第六实施方式中，除了上述特性之外的特性与第四实施方式相同。
根据该第六实施方式，可获得与第四实施方式相同的优点。
上面具体描述了本发明的实施方式。然而，本发明不限于上述实施方式，并且基于本发明的技术思想的各种变形是可能的。
例如，在上述实施方式中引用的数值、结构、构造、形状、材料、条件、处理等绝对仅仅是实例。根据需要，可以使用不同于它们的数值、结构、构造、形状、材料、条件、处理等。
参考标号说明
10…分子元件，11…半导体基板，12…绝缘膜，13…源极电极，14…漏极电极，15…间隙，16…功能分子，17、18…栅极电极，19…设计图案，24…抗蚀图案，25…电极膜，31…主链，32…侧链，50、61、62…IC芯片，51…电路部，52…互联，53…焊盘电极，60…安装基板，63…焊盘电极，64…间隙，65…隔离物，66…导线，71…贯通互联，72…分子互联

Claims (12)

1.一种分子元件，具有：
功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因所述悬垂分子的所述取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，
源极电极和漏极电极，分别连接到所述功能分子的所述主链的一端和另一端，以及
栅极电极，用于向所述悬垂分子施加用于控制的电场，以及
通过施加到所述悬垂分子的电场而充当二极管、晶体管或存储器。
2.根据权利要求1所述的分子元件，其中，所述源极电极和所述漏极电极之间的间隙等于或短于20nm。
3.根据权利要求2所述的分子元件，其中，通过所述共轭分子形成导电通路，并且所述导电通路的导电性通过施加至所述悬垂分子的电场的变化来控制。
4.根据权利要求3所述的分子元件，其中，通过施加到所述悬垂分子的电场的变化，所述悬垂分子与电场方向之间的位置关系改变，并且由所述悬垂分子和所述共轭分子所形成的角度改变。
5.根据权利要求4所述的分子元件，其中，所述共轭分子具有芴骨架。
6.根据权利要求5所述的分子元件，其中，所述悬垂分子具有氰基联苯骨架。
7.一种分子元件的制造方法，用于制造具有以下各项的分子元件的情况：
功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因所述悬垂分子的所述取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，
源极电极和漏极电极，分别连接到所述功能分子的所述主链的一端和另一端，以及
栅极电极，用于向所述悬垂分子施加用于控制的电场，以及
通过施加到所述悬垂分子的电场而充当二极管、晶体管或存储器，所述制造方法具有：
在基板上形成所述源极电极和所述漏极电极的步骤，
以使所述源极电极和所述漏极电极分别连接到所述主链的一端和另一端的方式，通过所述功能分子桥接所述源极电极和所述漏极电极之间的间隙的步骤，以及
在所述基板上形成所述栅极电极的步骤。
8.一种集成电路装置，具有至少一个分子元件，所述分子元件具有：
功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因所述悬垂分子的所述取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，
源极电极和漏极电极，分别连接到所述功能分子的所述主链的一端和另一端，以及
栅极电极，用于向所述悬垂分子施加用于控制的电场，以及
通过施加到所述悬垂分子的电场而充当二极管、晶体管或存储器。
9.一种制造集成电路装置的方法，用于制造具有至少一个分子元件的集成电路装置的情况，所述分子元件具有：
功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因所述悬垂分子的所述取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，
源极电极和漏极电极，分别连接到所述功能分子的所述主链的一端和另一端，以及
栅极电极，向所述悬垂分子施加用于控制的电场，以及
通过施加到所述悬垂分子的电场而充当二极管、晶体管或存储器，所述制造方法具有：
在基板上形成所述源极电极和所述漏极电极的步骤，
以使所述源极电极和所述漏极电极分别连接到所述主链的一端和另一端的方式，通过所述功能分子桥接所述源极电极和所述漏极电极之间的间隙的步骤；以及
在所述基板上形成所述栅极电极的步骤。
10.一种三维集成电路装置，通过设置彼此相对并包括至少一个具有至少一个分子元件的基板的多个基板而获得，所述分子元件具有：
功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因所述悬垂分子的所述取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，
源极电极和漏极电极，分别连接到所述功能分子的所述主链的一端和另一端，以及
栅极电极，用于向所述悬垂分子施加用于控制的电场，以及
通过施加到所述悬垂分子的电场而充当二极管、晶体管或存储器。
11.一种三维集成电路装置的制造方法，用于制造通过设置彼此相对且包括至少一个具有至少一个分子元件的基板的多个基板而获得，所述分子元件具有：
功能分子，其中，由具有介电常数各向异性和/或偶极矩并且因电场而发生取向变化的悬垂分子构成的侧链共价键接到由因所述悬垂分子的所述取向变化而发生结构变化并且电特性改变的共轭分子构成的主链，
源极电极和漏极电极，分别连接到所述功能分子的所述主链的一端和另一端，以及
栅极电极，用于向所述悬垂分子施加用于控制的电场，以及
通过施加到所述悬垂分子的电场而充当二极管、晶体管或存储器，所述制造方法具有：
在所述至少一个基板上形成所述源极电极和所述漏极电极的步骤，
以使所述源极电极和所述漏极电极分别连接到所述主链的一端和另一端的方式，通过所述功能分子桥接所述源极电极和所述漏极电极之间的间隙的步骤；以及
 在所述至少一个基板上形成所述栅极电极的步骤。
12.根据权利要求11所述的三维集成电路装置的制造方法，其中，将包括其上形成有所述源极电极和所述漏极电极的所述至少一个基板的所述多个基板浸在含有所述功能分子的溶液中，并且所述溶液通过毛细管作用注入到所述多个基板之间的间隙中，以通过自组装在所述源极电极和所述漏极电极之间连接溶液中的功能分子的所述主链的一端和另一端。
CN200980135642XA 2008-09-19 2009-09-01 分子元件及其制造方法、集成电路装置及其制造方法、三维集成电路装置及其制造方法 Pending CN102150274A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-240288 2008-09-19
JP2008240288A JP5181962B2 (ja) 2008-09-19 2008-09-19 分子素子およびその製造方法ならびに集積回路装置およびその製造方法ならびに三次元集積回路装置およびその製造方法
PCT/JP2009/065250 WO2010032608A1 (ja) 2008-09-19 2009-09-01 分子素子およびその製造方法ならびに集積回路装置およびその製造方法ならびに三次元集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN102150274A true CN102150274A (zh) 2011-08-10

Family

ID=42039442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980135642XA Pending CN102150274A (zh) 2008-09-19 2009-09-01 分子元件及其制造方法、集成电路装置及其制造方法、三维集成电路装置及其制造方法

Country Status (5)

Country Link
US (1) US8482000B2 (zh)
EP (1) EP2328179A1 (zh)
JP (1) JP5181962B2 (zh)
CN (1) CN102150274A (zh)
WO (1) WO2010032608A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101986525A (zh) * 2010-09-03 2011-03-16 平江县三湘电子电器科技开发有限公司 交直流多功能型分子集成电路电动机
JP5960430B2 (ja) * 2011-12-23 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017166821A (ja) * 2014-07-29 2017-09-21 国立大学法人東京工業大学 分子配線基板
TWI815865B (zh) * 2018-03-02 2023-09-21 國立研究開發法人科學技術振興機構 單分子電晶體

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209305A (ja) * 2001-11-13 2003-07-25 Hewlett Packard Co <Hp> 電界調整式双安定分子システム
US20050101063A1 (en) * 2000-10-24 2005-05-12 Tour James M. Three-terminal field-controlled molecular devices
WO2005076379A1 (ja) * 2004-02-10 2005-08-18 Sony Corporation 機能性分子素子
JP2005268778A (ja) * 2004-03-03 2005-09-29 Hewlett-Packard Development Co Lp 新規な電界変調式双安定分子メカニカルデバイス
WO2006001394A1 (ja) * 2004-06-24 2006-01-05 Sony Corporation 機能性分子素子及び機能性分子装置
WO2008059797A1 (fr) * 2006-11-15 2008-05-22 Sony Corporation Élément moléculaire fonctionnel, procédé de production de celui-ci et dispositif moléculaire fonctionnel

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963693B2 (ja) * 2001-10-15 2007-08-22 富士通株式会社 導電性有機化合物及び電子素子
EP1577962A4 (en) * 2002-12-25 2009-08-05 Sony Corp FUNCTIONAL MOLECULAR ELEMENT AND FUNCTIONAL MOLECULAR EQUIPMENT
JP4117559B2 (ja) * 2002-12-25 2008-07-16 ソニー株式会社 機能性分子素子及び機能性分子装置
JP4890747B2 (ja) * 2004-06-23 2012-03-07 ソニー株式会社 機能性分子装置
JP4641843B2 (ja) * 2005-03-25 2011-03-02 富士通株式会社 認証サービス提供方法
JP4910314B2 (ja) 2005-06-13 2012-04-04 ソニー株式会社 機能性分子素子及び機能性分子装置
US7580239B2 (en) * 2006-06-29 2009-08-25 Hewlett-Packard Development Company, L.P. Capacitive latched bi-stable molecular switch
US8044212B2 (en) * 2007-04-30 2011-10-25 Hewlett-Packard Development Company, L.P. Reconfigurable molecules and molecular switches, sensors, and dyes employing the same
EP2023418A1 (en) * 2007-08-09 2009-02-11 Sony Corporation Memory device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050101063A1 (en) * 2000-10-24 2005-05-12 Tour James M. Three-terminal field-controlled molecular devices
JP2003209305A (ja) * 2001-11-13 2003-07-25 Hewlett Packard Co <Hp> 電界調整式双安定分子システム
WO2005076379A1 (ja) * 2004-02-10 2005-08-18 Sony Corporation 機能性分子素子
JP2005268778A (ja) * 2004-03-03 2005-09-29 Hewlett-Packard Development Co Lp 新規な電界変調式双安定分子メカニカルデバイス
WO2006001394A1 (ja) * 2004-06-24 2006-01-05 Sony Corporation 機能性分子素子及び機能性分子装置
CN101006592A (zh) * 2004-06-24 2007-07-25 索尼株式会社 功能分子元件和功能分子器件
WO2008059797A1 (fr) * 2006-11-15 2008-05-22 Sony Corporation Élément moléculaire fonctionnel, procédé de production de celui-ci et dispositif moléculaire fonctionnel

Also Published As

Publication number Publication date
JP2010073916A (ja) 2010-04-02
US8482000B2 (en) 2013-07-09
WO2010032608A1 (ja) 2010-03-25
JP5181962B2 (ja) 2013-04-10
EP2328179A1 (en) 2011-06-01
US20110168991A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
CN101375343B (zh) 纳米级电子开关器件的控制层
US6198655B1 (en) Electrically addressable volatile non-volatile molecular-based switching devices
Halik et al. The potential of molecular self‐assembled monolayers in organic electronic devices
CN100546035C (zh) 存储元件和半导体装置
CN1881643B (zh) 功能分子元件,功能分子元件的制造方法以及功能分子器件
US20040238814A1 (en) Transistor and display device including the transistor
KR101043054B1 (ko) 폴리머 메모리 셀의 형성을 위한 전도성 폴리머의 자기 정렬
JP5168888B2 (ja) 半導体装置及びその製造方法
JP2005509271A (ja) 電子スイッチング、ゲート及び記憶装置用途のための、電界によってバンドギャップ変化が促進される双安定分子メカニカルデバイス
KR20050065274A (ko) 전계 효과 트랜지스터 및 그 제조 방법
Nakaya et al. Nanojunction between fullerene and one-dimensional conductive polymer on solid surfaces
JP5181487B2 (ja) 半導体装置
CN102150274A (zh) 分子元件及其制造方法、集成电路装置及其制造方法、三维集成电路装置及其制造方法
Prime et al. Gold nanoparticle charge trapping and relation to organic polymer memory devices
EP1775782B1 (en) Functional molecular device
KR20080089949A (ko) 트리페닐아민 코어를 가지는 덴드리머, 이를 이용한 유기메모리 소자 및 그의 제조방법
CN102067350A (zh) 功能性分子元件、其制造方法以及功能性分子装置
US7345302B2 (en) E-field polarized materials
CN101536206A (zh) 功能性分子元件、其制造方法以及功能性分子装置
WO2020235591A1 (ja) 可変抵抗デバイスおよびその製造方法
Yonemoto et al. Light-emitting electrochemical cells based on nanogap electrodes
US11380861B2 (en) Monomolecular transistor
US20050274609A1 (en) Composition of matter which results in electronic switching through intra- or inter- molecular charge transfer, or charge transfer between molecules and electrodes induced by an electrical field
JP2007507869A (ja) 記憶装置用材料及びセル構造
KR20070035505A (ko) 기능성 분자 소자 및 기능성 분자 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110810