JP2010072797A - 直流電源装置および電源制御用半導体集積回路 - Google Patents

Abstract

【課題】複数のレギュレータを備えた直流電源装置において、任意の順番で各レギュレータを立ち上げることができるようにする。
【解決手段】各々半導体集積回路化された複数のレギュレータ（１１）を備えた直流電源装置において、前記複数のレギュレータのそれぞれにコンデンサを接続する第１外部端子（ＰＣ）と、抵抗を接続する第２外部端子（ＰＲ）と、前記コンデンサおよび前記抵抗と共に時定数回路を構成可能な遅延制御回路（１２）とを設け、前記コンデンサの容量値に応じて出力電圧の立ち上がりをそれぞれ調整可能にするとともに、前記抵抗の抵抗値に応じて出力電圧の立ち下がりをそれぞれ調整可能に構成した。
【選択図】図１

Description

本発明は、直流電源装置およびそれを構成する電源制御用半導体集積回路に関し、特に複数の直流電圧を出力する電源装置を構成するシリーズレギュレータなどのＤＣ−ＤＣコンバータに利用して有効な技術に関する。

パーソナルコンピュータなどの電子システムには、メイン基板（マザーボート）やサブ基板（子基板、孫基板）など複数の基板が搭載され、さらに各基板にはメインＬＳＩ、サブＬＳＩなど複数のＬＳＩが実装されている。このようなシステムにおいては、電源投入時にＬＳＩの立上げ順序を規定しないとシステムが誤動作を起こす場合がある。

従来、２つのレギュレータを有する直流電源装置において、２つのレギュレータを直列に接続するとともに、前段のレギュレータの出力の立ち上がりの遅延を検出する遅延検出回路を設け、この遅延検出回路の出力を起動信号として後段のレギュレータを起動させるようにした発明が提案されている（例えば特許文献１）。
特開２００４−２６６９５３号公報

上記先願発明の直流電源装置は複数のレギュレータを順番に立ち上げるシーケンス制御を確実に行なえるという利点があるものの、立上げ順序が固定されるとともに、前段のレギュレータの出力が立ち上がるまで後段のレギュレータを立ち上げることができない、つまり前段のレギュレータの出力が立ち上がる前に後段のレギュレータを立ち上げること（見込み起動）ができない。

また、システムによっては、ＬＳＩの立上げ順序のみならず、停止時に所定の順序でＬＳＩの電源を立ち下げた方が良い場合がある。しかるに、上記先願発明の直流電源装置には立ち下げの順序を設定する機能が設けられていないため、ユーザの使い勝手が悪いという不具合がある。

この発明は上記のような課題に着目してなされたものでその目的は、複数のレギュレータを備えた直流電源装置において、任意の順番で各レギュレータの出力の立上げを開始することができるようにすることにある。

本発明の他の目的は、複数のレギュレータを備えた直流電源装置において、前段のレギュレータの出力が立ち上がる前に後段のレギュレータの出力を立ち上げることができるようにすることにある。

本発明のさらに他の目的は、複数のレギュレータを備えた直流電源装置において、システムの停止時に所望の順番で各レギュレータの出力を立ち下げることができるようにすることにある。

上記目的を達成するため、この発明は、各々半導体集積回路化された複数のレギュレータを備えた直流電源装置において、前記複数のレギュレータのそれぞれにコンデンサを接続する第１外部端子と、抵抗を接続する第２外部端子と、前記コンデンサおよび前記抵抗と共に時定数回路を構成可能な遅延制御回路とを設け、前記コンデンサの容量値に応じて出力電圧の立ち上がりタイミングをそれぞれ調整可能にし、前記抵抗の抵抗値に応じて出力電圧の立ち下がりタイミングをそれぞれ調整可能に構成したものである。

上記した手段によれば、任意の順番で各レギュレータの出力を立ち上げることができるとともに、前段のレギュレータの出力が立ち上がる前に後段のレギュレータの出力を立ち上げることができるようになる。また、システムの停止時に所望の順番で各レギュレータの出力を立ち下げることができる。

また、望ましくは、入力端子と出力端子との間に接続された電流制御用トランジスタと、前記電流制御用トランジスタを駆動制御する制御回路と、外付けコンデンサを接続する第１外部端子と、外付け抵抗を接続する第２外部端子と、前記コンデンサおよび前記抵抗と共に時定数回路を構成するとともに時定数に応じて変化する内部ノードの電位を判別する判定手段を有する遅延制御回路と、を備え、前記コンデンサの容量値に応じて前記判定手段の出力による前記制御回路の動作開始のタイミングが調整可能に構成され、前記抵抗の抵抗値に応じて前記判定手段の出力による前記制御回路の動作停止のタイミングが調整可能であるように電源制御用半導体集積回路を構成する。

上記構成を有する電源制御用半導体集積回路を複数個使用し各半導体集積回路の外部端子に接続される外付けのコンデンサの容量値と抵抗の値を変えることによって、これらの素子と遅延制御回路とで決まる時定数に応じて任意の順番で各レギュレータの出力を立ち上げることができるとともに、システムの停止時に所望の順番で各レギュレータの出力を立ち下げることができる直流電源装置を実現することができる。

さらに、望ましくは、前記出力端子と接地点との間に接続されたスイッチ素子を備え、前記抵抗の抵抗値に応じて前記遅延制御回路の出力のタイミングが決定され前記判定手段の出力によって前記スイッチ素子がオンされることで出力電圧が立ち下がるように構成する。これにより、所望の順番で各レギュレータの出力を素早く立ち下げることができる。

ここで、出力電圧を分圧した電圧と所定の参照電圧との電位差に応じた電圧を出力し該出力電圧に基づいて前記電流制御用トランジスタを制御する誤差アンプを備え、前記判定手段の出力によって前記誤差アンプのバイアスを制御するように構成する。

さらに、複数のレギュレータ回路が一つの半導体チップ上に形成されている電源制御用半導体集積回路において、前記複数のレギュレータ回路のそれぞれに対応した複数の出力端子と、外付けコンデンサを接続する第１外部端子と、外付け抵抗を接続する第２外部端子と、前記コンデンサおよび前記抵抗と共に時定数回路を構成するとともに時定数に応じて変化する内部ノードの電位を判別する判定手段を有する遅延制御回路とを備え、前記コンデンサの容量値に応じて前記複数のレギュレータ回路のいずれか一つの出力電圧の立ち上がりタイミングが調整可能にされ、前記抵抗の抵抗値に応じて前記複数のレギュレータ回路のいずれか一つの出力電圧の立ち下がりタイミングが調整可能にされ、前記いずれか一つ以外のレギュレータ回路は、前記レギュレータ回路の出力電圧の立ち上がりから所定の遅延時間後に出力電圧が立ち上がり、前記レギュレータ回路の出力電圧の立ち下がりから所定の遅延時間後に出力電圧が立ち下がるように電源制御用半導体集積回路を構成する。

これにより、１つの半導体集積回路で複数の直流出力電圧が得られ、かつ所定の順番で複数のレギュレータの出力を立ち上げることができるとともに、所定の順番で複数のレギュレータの出力を立ち下げることができる直流電源装置を実現することができる。

本発明によると、複数のレギュレータを備えた直流電源装置において、任意の順番で各レギュレータの出力を立ち上げることができるようになる。また、前段のレギュレータの出力が立ち上がる前に後段のレギュレータの出力の立上げを開始することができるようになる。さらに、システムの停止時に所望の順番で各レギュレータの出力を立ち下げることができるという効果がある。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
（実施例１）
図１は、本発明を適用した直流電源装置の第１の実施形態を示す。この実施形態は一出力のレギュレータを組み合わせたもので、一例として２つのシリーズレギュレータを用いた直流電源装置について説明するが、３つ以上のシリーズレギュレータを用いた直流電源装置にも適用することができる。なお、特に限定されるわけではないが、図１において一点鎖線１０Ａ，１０Ｂで囲まれている範囲の回路を構成する素子は、それぞれ１個の半導体チップ上に形成され、それぞれ半導体集積回路（レギュレータＩＣ）として構成される。

２つのレギュレータＩＣ１０Ａ，１０Ｂは、同一の構成を有しており、外付けのコンデンサの容量値や抵抗の値が異なるのみであるので、構成については一方のレギュレータＩＣ１０Ａについてのみ説明する。レギュレータＩＣ１０Ａにおいて、Ｃ１は入力電圧Ｖｉｎを安定化させるため電圧入力端子ＩＮに接続された外付けの平滑コンデンサ、Ｃ２は出力電圧Ｖｏｕｔを安定化させるため出力端子ＯＵＴに接続された外付けの平滑コンデンサである。

この実施形態におけるレギュレータＩＣ１０Ａは、電圧入力端子ＩＮと出力端子ＯＵＴとの間に接続されたＬＤＯ（低飽和型シリーズレギュレータ）１１と、出力端子ＯＵＴと接地点との間に直列に接続された抵抗Ｒ０およびスイッチＳＷ０と、外部端子ＣＮＴに入力されるオン／オフ制御信号ＣＥに基づいてＬＤＯ１１の起動を制御する遅延制御回路１２とを備える。

また、レギュレータＩＣ１０Ａには、遅延制御回路１２における立ち上がり遅延時間を設定するための外付けのコンデンサＣｄが接続される外部端子ＰＣと、遅延制御回路１２における立ち下がり遅延時間を設定するための外付けの抵抗Ｒｄが接続される外部端子ＰＲとが設けられている。

特に限定されるものではないが、上記ＬＤＯ１１は、図２に示すように、入力端子ＩＮと出力端子ＯＵＴとの間に接続されて入力端子ＩＮから出力端子ＯＵＴへ流れる電流を制御する制御用トランジスタＱ１と、Ｑ１のベース電圧を制御するオープンコレクタのトランジスタＱ２と、出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２で分圧したフィードバック電圧ＶFBと参照電圧Ｖrefとの電位差に応じて前記トランジスタＱ２を介して制御用トランジスタＱ１を制御するための誤差アンプＡＭＰを備える。

また、誤差アンプＡＭＰにバイアスを与えるためのバイアス回路ＢＩＡＳを備え、該バイアス回路ＢＩＡＳは遅延制御回路１２からの制御信号ＳＴがハイレベルに変化すると誤差アンプＡＭＰへのバイアスを開始し、制御信号ＳＴがロウレベルに変化するとバイアスをオフさせることによって制御用トランジスタＱ１の駆動を停止するように構成されている。

さらに、特に限定されるものではないが、入力の過電圧状態あるいはチップ温度の上昇などの異常を検出するコンパレータＣＭＰを備え、該コンパレータＣＭＰの出力で前記トランジスタＱ２のベースと接地点との間に設けられたトランジスタＱ３をオンさせることによってＱ２をオフさせて制御用トランジスタＱ１をオフさせることができるように構成されている。

図３には、遅延制御回路１２の構成例が示されている。遅延制御回路１２は、定電流源ＣＳと、該定電流源ＣＳと前記外部端子ＰＣとの間に接続されたスイッチＳＷ１と、前記外部端子ＰＣと外部端子ＰＲとの間に接続されたスイッチＳＷ２と、スイッチＳＷ１とコンデンサＣｄとの接続ノードＮｄ１に入力端子が接続されたレベル判定手段としてのインバータＩＮＶ３、該インバータＩＮＶ３の出力を反転して前記制御信号ＳＴを生成するインバータＩＮＶ４などを有する。

上記スイッチＳＷ２は上記外部端子ＣＮＴの入力信号ＣＥを反転するインバータＩＮＶ１の出力によって、上記スイッチＳＷ１はインバータＩＮＶ１の出力を反転するインバータＩＮＶ２の出力によって、それぞれ相補的にオン、オフ制御される。

スイッチＳＷ１がオンされると定電流源ＣＳによってコンデンサＣｄが充電され、図４のように、ノードＮｄ１の電位Ｖｃｄが徐々に上昇し、インバータＩＮＶ３の論理しきい値に達するとインバータＩＮＶ３の出力がロウレベルに、またインバータＩＮＶ４の出力である制御信号ＳＴがハイレベルに変化することによってバイアス回路ＢＩＡＳが活性化されて誤差アンプＡＭＰが起動される。それによって、出力電圧Ｖｏｕｔが立ち上がり始める。

スイッチＳＷ１がオフされると代わってＳＷ２がオンされ、抵抗Ｒｄを介してコンデンサＣｄの電荷が放電され、図４のように、ノードＮｄ１の電位Ｖｃｄが徐々に降下する。そして、電位ＶｃｄがインバータＩＮＶ３の論理しきい値に達するとインバータＩＮＶ３の出力がハイレベルに変化することによって、スイッチＳＷ０がオンされて、出力電圧Ｖｏｕｔが立ち下げられる。また、このときインバータＩＮＶ４の出力である制御信号ＳＴがロウレベルに変化することによってバイアス回路ＢＩＡＳから誤差アンプＡＭＰへのバイアス供給が遮断されて誤差アンプの動作が停止され、制御用トランジスタＱ１がオフされる。

図１の実施形態の直流電源装置においては、レギュレータＩＣ１０Ａと１０Ｂの外部端子ＰＣに接続されるコンデンサＣｄの容量値を異ならせることによって、図４のｔ１，ｔ２のように各レギュレータの出力の立ち上がりタイミングを変えることができる。また、レギュレータＩＣ１０Ａと１０Ｂの外部端子ＰＲに接続される抵抗Ｒｄの抵抗値を異ならせることによって、図４のｔ３，ｔ４のように各レギュレータの出力の立ち下がりタイミングを変えることができる。

なお、図３の遅延制御回路はその原理を示したものであり、実際の回路はこのような単純な回路ではなくもっと複雑な回路になる場合があることはいうまでもない。
（実施例２）
図５は、本発明を適用した直流電源装置の第２の実施形態を示す。この実施形態はマルチ出力のレギュレータを対象としたもので、一例として２つの出力を有するレギュレータＩＣを用いた直流電源装置について説明するが、３つ以上の出力を有するレギュレータＩＣを用いた直流電源装置にも適用することができる。図５において一点鎖線１０で囲まれている範囲の回路を構成する素子は、１個の半導体チップ上に形成され、レギュレータＩＣとして構成される。

この実施形態におけるレギュレータＩＣ１０は、電圧入力端子ＩＮと出力端子ＯＵＴとの間に接続された２つのＬＤＯ（レギュレータ回路）１１ａ，１１ｂと、２つの出力端子ＯＵＴ１，ＯＵＴ２と、出力端子ＯＵＴ１と接地点との間に直列に接続された抵抗ＲａおよびスイッチＳＷａと、出力端子ＯＵＴ２と接地点との間に直列に接続された抵抗ＲｂおよびスイッチＳＷｂとを備える。

また、レギュレータＩＣ１０には、遅延制御回路１２によるＬＤＯ１１ａ，ＬＤＯ１１ｂの立ち上がり遅延時間を設定するための外付けのコンデンサＣｄが接続される外部端子ＰＣと、遅延制御回路１２によるＬＤＯ１１ａ，ＬＤＯ１１ｂの立ち下がり遅延時間を設定するための外付けの抵抗Ｒｄが接続される外部端子ＰＲとが設けられている。

図５のレギュレータＩＣにおいては、遅延制御回路１２として、図３に示されているのと同様な構成を有する回路を使用することができる。図３の回路との違いは、この実施例では最初のＬＤＯ１１ａの出力の立ち上がりを検出する回路と、該回路の出力とインバータＩＮＶ３，ＩＮＶ４の出力との論理和をとるＡＮＤゲートなどを設けて、ＬＤＯ１１ｂの制御信号ＳＴ２やスイッチＳＷａの制御信号を生成するように構成する点にある。

また、立ち上がり検出回路やＡＮＤゲートなどを設ける代わりに、インバータＩＮＶ３，ＩＮＶ４の出力を所定時間Δtだけ遅延してＬＤＯ１１ｂの制御信号ＳＴ２やスイッチＳＷａの制御信号を生成する遅延回路を設けるようにしてもよい。この遅延回路は、例えば複数のインバータを直列に接続して論理ゲートの遅延時間を利用するものや、図３の回路と同様な構成の時定数回路を利用するものが考えられる。

図５の実施形態の直流電源装置においては、図１の実施形態の直流電源装置のように、各レギュレータの立ち上がりタイミングと立ち上がりタイミングを自由に設定することはできないが、図６のように、最初に立ち上がるレギュレータの立ち上がりタイミングと立ち下がりタイミングは、外部端子ＰＣに接続されるコンデンサＣｄの容量値と、外部端子ＰＲに接続される抵抗Ｒｄの抵抗値を調整することで変えることができる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば前記実施形態では、内蔵されるレギュレータがシリーズレギュレータ（降圧型レギュレータ）であるものを説明したが、昇圧型のスイッチングレギュレータである場合にも適用することができる。

また、前記実施形態では、レギュレータの出力の立ち下がりを早めるためチップ内部において出力端子と接地点との間に抵抗Ｒ０とスイッチＳＷ０を設けたものを示したが、抵抗Ｒ０とスイッチＳＷ０はチップ外部に設け、それを制御する信号をレギュレータＩＣから出力するように構成しても良い。また、抵抗Ｒ０とスイッチＳＷ０を省略して、ＬＤＯをオフすることによって、負荷に流れる電流で出力電圧Ｖｏｕｔが自然に立ち下がるように構成することも可能である。

さらに、前記第２の実施形態では、２つのＬＤＯを内蔵したレギュレータＩＣにおいて、出力の立ち上がる順序が予め決まっているものを示したが、３つ以上のＬＤＯを内蔵したレギュレータＩＣにおいて立ち上げる順序を変更できるように構成しても良い。

以上の説明では、本発明をシリーズレギュレータＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、複数のＬＤＯとともに二次電池の充電制御回路や、ＤＣ−ＤＣコンバータ、ＷＬＥＤ（ホワイト発光ダイオード）ドライバ回路等複数の電源系回路を搭載したパワーマネージメントＩＣのような多機能電源制御用ＩＣにも広く利用する。

本発明を適用したシリーズレギュレータＩＣの第１の実施形態を示す回路構成図である。 図１のシリーズレギュレータＩＣに内蔵されるＬＤＯの構成例を示す回路構成図である。 図１のシリーズレギュレータＩＣに内蔵される遅延制御回路の構成例を示す回路構成図である。 図１のシリーズレギュレータＩＣを用いた直流電源装置の動作タイミングを示すタイムチャートである。 本発明を適用したシリーズレギュレータＩＣの第２の実施形態を示す回路構成図である。 図５のシリーズレギュレータＩＣを用いた直流電源装置の動作タイミングを示すタイムチャートである。

符号の説明

１０ シリーズレギュレータＩＣ
１１ ＬＤＯ（低飽和型シリーズレギュレータ）
１２ 遅延制御回路
ＡＭＰ 誤差アンプ
ＢＩＡＳ バイアス回路
ＣＭＰ 異常検出用のコンパレータ
Ｑ１ 電流制御用トランジスタ
Ｃｄ 立ち上がり調整用の外付けコンデンサ
Ｒｄ 立ち下がり調整用の外付け抵抗
ＳＷ０ 出力電圧立ち下げ用のスイッチ素子
ＣＥ オン／オフ制御信号

Claims (6)

1. 各々半導体集積回路化された複数のレギュレータを備えた直流電源装置であって、
   前記複数のレギュレータのそれぞれにコンデンサを接続する第１外部端子と、抵抗を接続する第２外部端子と、前記コンデンサおよび前記抵抗と共に時定数回路を構成可能な遅延制御回路とを設け、
   前記コンデンサの容量値に応じて出力電圧の立ち上がりタイミングがそれぞれ調整可能にされ、前記抵抗の抵抗値に応じて出力電圧の立ち下がりタイミングがそれぞれ調整可能にされていることを特徴とする直流電源装置。
2. 入力端子と出力端子との間に接続された電流制御用トランジスタと、
   前記電流制御用トランジスタを駆動制御する制御回路と、
   外付けコンデンサを接続する第１外部端子と、
   外付け抵抗を接続する第２外部端子と、
   前記コンデンサおよび前記抵抗と共に時定数回路を構成するとともに時定数に応じて変化する内部ノードの電位を判別する判定手段を有する遅延制御回路と、を備え、
   前記コンデンサの容量値に応じて前記判定手段の出力による前記制御回路の動作開始のタイミングが調整可能に構成され、
   前記抵抗の抵抗値に応じて前記判定手段の出力による前記制御回路の動作停止のタイミングが調整可能に構成されていることを特徴とする電源制御用半導体集積回路。
3. 前記出力端子と接地点との間に接続されたスイッチ素子を備え、前記判定手段の出力によって前記スイッチ素子がオンされることで出力電圧が立ち下がるように構成されていることを特徴とする請求項２に記載の電源制御用半導体集積回路。
4. 前記制御回路は、出力電圧を分圧した電圧と所定の参照電圧との電位差に応じた電圧を出力し該出力電圧に基づいて前記電流制御用トランジスタを制御する誤差アンプを備え、前記判定手段の出力によって前記誤差アンプのバイアスを制御するように構成されていることを特徴とする請求項２または３に記載の電源制御用半導体集積回路。
5. 複数のレギュレータ回路が一つの半導体チップ上に形成されている電源制御用半導体集積回路であって、
   前記複数のレギュレータ回路のそれぞれに対応した複数の出力端子と、外付けコンデンサを接続する第１外部端子と、外付け抵抗を接続する第２外部端子と、前記コンデンサおよび前記抵抗と共に時定数回路を構成するとともに時定数に応じて変化する内部ノードの電位を判別する判定手段を有する遅延制御回路とを備え、
   前記コンデンサの容量値に応じて前記複数のレギュレータ回路のいずれか一つの出力電圧の立ち上がりタイミングが調整可能にされ、前記抵抗の抵抗値に応じて前記複数のレギュレータ回路のいずれか一つの出力電圧の立ち下がりタイミングが調整可能にされ、
   前記いずれか一つ以外のレギュレータ回路は、前記レギュレータ回路の出力電圧の立ち上がりから所定の遅延時間後に出力電圧が立ち上がり、前記レギュレータ回路の出力電圧の立ち下がりから所定の遅延時間後に出力電圧が立ち下がるように構成されていることを特徴とする電源制御用半導体集積回路。
6. 前記複数の出力端子と接地点との間にそれぞれ接続された複数のスイッチを備え、動作停止を示す制御信号が入力されると前記判定手段の出力によって前記複数のスイッチが順次オン状態にされることで出力電圧が順次立ち下がるように構成されていることを特徴とする請求項５に記載の電源制御用半導体集積回路。

Images