JP2010063139A - 共有構成レポジトリを有するブロードキャスト・ルータ - Google Patents
共有構成レポジトリを有するブロードキャスト・ルータ Download PDFInfo
- Publication number
- JP2010063139A JP2010063139A JP2009252804A JP2009252804A JP2010063139A JP 2010063139 A JP2010063139 A JP 2010063139A JP 2009252804 A JP2009252804 A JP 2009252804A JP 2009252804 A JP2009252804 A JP 2009252804A JP 2010063139 A JP2010063139 A JP 2010063139A
- Authority
- JP
- Japan
- Prior art keywords
- card
- cards
- router
- configuration
- memory subsystem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/60—Router architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/16—Multipoint routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/56—Routing software
- H04L45/563—Software download or update
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Programmable Controllers (AREA)
- Small-Scale Networks (AREA)
- Logic Circuits (AREA)
Abstract
【課題】プログラム可能なデバイスから発信された構成要求をコントローラに転送し、コントローラはメモリ・サブシステムから構成情報を取り出し、要求元のプログラム可能なデバイスに転送することでメモリ資源の節減を行う。
【解決手段】ブロードキャスト・ルータは、複数の入力カード、第1と第2のルータ・マトリックス・カード、及び複数の出力カードを含む。構成を要するカード上にあるプログラム可能なデバイスは、構成要求を共有構成情報レポジトリとともに存在する主コントローラに対し発行する。追加のプログラム可能なデバイスが構成を要求することを可能にする期間が満了した後、主コントローラは、該カード上にあるプログラム可能なデバイスをポーリングして、該プログラム可能なデバイスのどれが構成を要求したかを判定し、共有構成情報レポジトリにおいて保持された構成情報を用いて、構成を要求したプログラム可能なデバイス各々を構成する。
【選択図】図1
【解決手段】ブロードキャスト・ルータは、複数の入力カード、第1と第2のルータ・マトリックス・カード、及び複数の出力カードを含む。構成を要するカード上にあるプログラム可能なデバイスは、構成要求を共有構成情報レポジトリとともに存在する主コントローラに対し発行する。追加のプログラム可能なデバイスが構成を要求することを可能にする期間が満了した後、主コントローラは、該カード上にあるプログラム可能なデバイスをポーリングして、該プログラム可能なデバイスのどれが構成を要求したかを判定し、共有構成情報レポジトリにおいて保持された構成情報を用いて、構成を要求したプログラム可能なデバイス各々を構成する。
【選択図】図1
Description
本発明は、一般的に、プログラム可能なデバイスに関し、特に、各々が共有構成レポジトリを用いて構成可能な1つ又は複数のプログラム可能なデバイスを有する、複数カード、を有するシステムに関する。
ブロードキャスト・ルータによって、そのルータからの複数出力の各々に対して、そのルータへの複数入力の何れか1つからの信号に割り当てることが可能となる。例えば、NxMのブロードキャスト・ルータは、Nの入力及びMの出力がルータ・マトリックスによって一緒に結合され、このルータ・マトリックスによってNの入力の何れか1つをMの出力の各々に印加することが可能となる。多くのそのようなブロードキャスト・ルータ、特に、大型のブロードキャスト・ルータは、通常「カード」と呼ばれる、広範囲にわたる種々の構成において相互接続された、複数印刷回路基板、を収容する単一のシャシから成る。しばしば、ブロードキャスト・ルータ中に収容されたカードの多くはまさにそのブロードキャスト・ルータ内に収容された別のカードの複製である。例えば、その開示内容を本明細書及び特許請求の範囲に援用する、同時係属の米国特許出願(代理人管理番号IU0200160)、では1280x1280のブロードキャスト・ルータが開示されており、これが実施される場合には、40の同じように構成された入力カードで、各々がカード毎に32の入力を有するもの、を用いることを要する。
通常、1つ又は複数の書き換え可能ゲート・アレイ(すなわち「FPGA」)がそのようなカード上にある。FPGAは製造後の使用においてプログラム可能な集積回路である。カード、例えば、1つ又は複数のFPGAを収容する、上記入力カードの電源を、例えば、ブロードキャスト・ルータで、その中に該カードがインストールされたもの、の電源を投入するか、該カードを、ブロードキャスト・ルータの入出力(すなわち「I/O」)バスにおけるスロットに電源投入後に挿入する(すなわち、「ホットプラグ」する)ことによって、投入する場合、そのカード上にあるFPGAを構成することを要する。伝統的に、FPGAは記憶デバイス、例えば、そのカード上にFPGAとともに存在するプログラム可能な読み取り専用メモリ(すなわち「PROM」)によって構成されている。しかしながら、この方法でFPGAを構成することによって所要構成回路及びデータ記憶デバイスが、構成を要するFPGA又は別のプログラム可能なデバイスを収容する各カード上で複製されてしまうことになる。そのような構成手法は、特にブロードキャスト・ルータ又は、複数カードで、構成を有するデバイスがそれらのカード上に存在するもの、を含む、別のシステム、にとって、高価なものとなり得る。
電子システムは複数の機能カードを含み、各機能カードの上には少なくとも1つのプログラム可能なデバイスがある。電子システムは更に、複数機能カード上にあるプログラム可能なデバイスを構成する、複数の機能カードの各々の結合された構成制御カード、を含む。本発明の一特徴では、構成制御カード上にあるメモリ・デバイスは共有構成情報レポジトリとして機能して、複数機能カード上にあるプログラム可能なデバイスを構成する場合に用いる構成情報を保持する。別の特徴では、機能カードの1つの上にあるプログラム可能なデバイスの構成は、構成制御カード上にある主コントローラ及び機能カード上にある周辺コントローラによって制御される。この特徴では、周辺コントローラはプログラム可能なデバイスから発信された構成要求を主コントローラに転送するよう対応する。同様に、主コントローラはメモリ・サブシステムから構成情報を取り出し、取り出した情報を周辺コントローラに転送する。周辺コントローラは更に、受信構成情報を要求プログラム可能なデバイスに転送するよう対応する。
本発明の別の実施例では、電子システムはブロードキャスト・ルータであり、複数の機能カードは、ブロードキャスト・ルータの入力カード、出力カード並びに/若しくはルータ・カードを含み得るものであり、プログラム可能なデバイスはFPGAであり得る。
〔実施例〕
まず図1を参照して、完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100を次に詳細に説明する。次に分かるように、完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100は、お互いに結合されて大型の完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100を構成する複数ブロードキャスト・ルータ構成部分から成る。各ブロードキャスト・ルータ構成部分は、第1ルータ・マトリックス及び第2ルータ・マトリックスを含む個別のルータ・デバイスであり、第2ルータ・マトリックスは第1ルータ・マトリックスと冗長のものである。したがって、各ブロードキャスト・ルータは第1と第2のルーティング・エンジンを有し、このルーティング・エンジンは第1と第2のルータ・マトリックスの各々について1つあり、このブロードキャスト・ルータ各々は、その入力側で、同じ入力ディジタル・オーディオ・データ・ストリームを受信し、その出力側で、同じ出力ディジタル・オーディオ・データ・ストリームを出す。本明細書及び特許請求の範囲に開示するように、完全に冗長な、線形に拡張可能なブロードキャスト・ルータを実施するよう用いるブロードキャスト・ルータ構成部分各々はNxMのサイズのブロードキャスト・ルータである。しかしながら、完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100は、代わりに、お互いに異なるサイズのブロードキャスト・ルータ構成部分から構成さえ得ることが十分想定される。
〔実施例〕
まず図1を参照して、完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100を次に詳細に説明する。次に分かるように、完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100は、お互いに結合されて大型の完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100を構成する複数ブロードキャスト・ルータ構成部分から成る。各ブロードキャスト・ルータ構成部分は、第1ルータ・マトリックス及び第2ルータ・マトリックスを含む個別のルータ・デバイスであり、第2ルータ・マトリックスは第1ルータ・マトリックスと冗長のものである。したがって、各ブロードキャスト・ルータは第1と第2のルーティング・エンジンを有し、このルーティング・エンジンは第1と第2のルータ・マトリックスの各々について1つあり、このブロードキャスト・ルータ各々は、その入力側で、同じ入力ディジタル・オーディオ・データ・ストリームを受信し、その出力側で、同じ出力ディジタル・オーディオ・データ・ストリームを出す。本明細書及び特許請求の範囲に開示するように、完全に冗長な、線形に拡張可能なブロードキャスト・ルータを実施するよう用いるブロードキャスト・ルータ構成部分各々はNxMのサイズのブロードキャスト・ルータである。しかしながら、完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100は、代わりに、お互いに異なるサイズのブロードキャスト・ルータ構成部分から構成さえ得ることが十分想定される。
本明細書及び特許請求の範囲に更に開示されるように、完全に冗長な、線形に拡張可能なルータ100は、第1、第2、第3及び第4のブロードキャスト・ルータ構成部分102、104、106及び108をお互いに結合することによって構成される。当然、4つのブロードキャスト・ルータ構成部分から構成されるものとしての、完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100の本明細書及び特許請求の範囲の開示内容は単に、例としてのものである。したがって、本発明の開示内容によって実施される、完全に冗長な、線形に拡張可能なブロードキャスト・ルータは、種々の別のいくつかのブロードキャスト・ルータ構成部分を用いて構成し得ることが分かる。第1、第2、第3、及び第4のブロードキャスト・ルータ構成部分102、104、106、及び108は、本明細書及び特許請求の範囲において開示された方法で完全に接続された場合には、併せて完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100を構成するものであり、図1に示すような共通シャシに一緒に収容することと、所望の場合の、別個のシャシに収容することとの、何れかを行い得る。上記のように、ブロードキャスト・ルータ構成部分102、104、106及び108はお互いに異なるサイズを有し得るか、代替的には、全て、同じNxMのサイズを有し得るが、本明細書及び特許請求の範囲において想定される利用に適したものとなっている1つのサイズは256x256のものである。更に、完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100に適した構成は、5つのブロードキャスト・ルータ構成部分で、各々が256x256のサイズのもの、を結合し、それによって1,280x1,280のブロードキャスト・ルータをもたらすものである。
第1ブロードキャスト・ルータ構成部分102は第1ルータ・マトリックス102a、及び第1ルータ・マトリックス102aを、その障害の場合に置換するのに用いる第2(すなわち「冗長」)ルータ・マトリックス102bから構成される。同様に、完全に冗長な、線形に拡張可能なブロードキャスト・ルータ100の第2、第3、及び第4のブロードキャスト・ルータ構成部分104、106、及び108の各々は、第1ルータ・マトリックス104a、106a、並びに108a、各々、及び、第2の、冗長な、ルータ・マトリックス104b、106b、並びに108b、各々、で、第1ルータ・マトリックス104a、106a、並びに108a、各々、をそれらの障害の場合に置換するのに用いられるもの、から構成される。当然、第2ルータ・マトリックス102b、104b、106b、並びに108b、各々、を、第1ルータ・マトリックス102a、104a、106a、並びに108a、各々、のバックアップとして、それらの障害の場合に、用いる冗長マトリックスとして特定することは単に、任意のものであり、ブロードキャスト・ルータ構成部分内にあるルータ・マトリックス対のうちの何れか一方がそのブロードキャスト・ルータ構成部分内にある、ルータ・マトリックス対の他方のバックアップとしての役割を果たすことが十分想定される。
図1に更にみられるように、第1ブロードキャスト・ルータ構成部分102の第1ルータ・マトリックス102a、第2ブロードキャスト・ルータ構成部分104の第1ルータ・マトリックス104a、第3ブロードキャスト・ルータ構成部分106の第1ルータ・マトリックス106a、及び第4ブロードキャスト・ルータ構成部分108の第1ルータ・マトリックス108aは完全に結合されたトポロジに適合する、ルータ・マトリックスの第1配置において、お互いに結合される。同様に、第1ブロードキャスト・ルータ構成部分102の第2ルータ・マトリックス102b、第2ブロードキャスト・ルータ構成部分104の第2ルータ・マトリックス104b、第3ブロードキャスト・ルータ構成部分106の第2ルータ・マトリックス106b、及び第4ブロードキャスト・ルータ構成部分108の第2ルータ・マトリックス108bは、第1配置と同様に、完全に接続されたトポロジに適合する第2配置において、お互いに結合される。完全に接続されたトポロジでは、ルータ・マトリックスの配置の各ルータ・マトリックスが、個別リンクによって、ルータ・マトリックスの配置の部分を構成する全てのルータ・マトリックスに結合される。
したがって、ルータ・マトリックスの第1配置については、第1、第2及び第3の双方向リンク110、112及び114は第1ブロードキャスト・ルータ構成部分102の第1ルータ・マトリックス102aを、第2ブロードキャスト・ルータ構成部分104の第1ルータ・マトリックス104a、第3ブロードキャスト・ルータ構成部分106の第1ルータ・マトリックス106a、及び第4ブロードキャスト・ルータ構成部分108の第1ルータ・マトリックス108a、各々、に結合する。更に、第4と第5の双方向リンク116及び118は、第2ブロードキャスト・ルータ構成部分104の第1ルータ・マトリックス104aを、第3ブロードキャスト・ルータ構成部分106の第1ルータ・マトリックス106a及び第4ブロードキャスト・ルータ構成部分108の第1ルータ・マトリックス108a、各々、に結合する。最後に、第6双方向リンク120は、第3ブロードキャスト・ルータ構成部分106の第1ルータ・マトリックス106aを第4ブロードキャスト・ルータ構成部分108の第1ルータ・マトリックス108aに結合する。
同様に、ルータ・マトリックスの第2配置については、第1、第2及び第3の双方向リンク122、124及び126は第1ブロードキャスト・ルータ構成部分102の第2ルータ・マトリックス102bを、第2ブロードキャスト・ルータ構成部分104の第2ルータ・マトリックス104b、第3ブロードキャスト・ルータ構成部分106の第2ルータ・マトリックス106b、及び第4ブロードキャスト・ルータ構成部分108の第2ルータ・マトリックス108b、各々、に結合する。更に、第4と第5の双方向リンク128及び130は、第2ブロードキャスト・ルータ構成部分104の第2ルータ・マトリックス104bを、第3ブロードキャスト・ルータ構成部分106の第2ルータ・マトリックス106b及び第4ブロードキャスト・ルータ構成部分108の第2ルータ・マトリックス108b、各々、に結合する。最後に、第6双方向リンク132は、第3ブロードキャスト・ルータ構成部分106の第2ルータ・マトリックス106bを第4ブロードキャスト・ルータ構成部分108の第2ルータ・マトリックス108bに結合する。
ブロードキャスト・ルータ構成部分102、104、106及び108を次に、詳細に説明する。図2は第1のブロードキャスト・ルータ構成部分102を表す。一方、第2、第3、及び第4のブロードキャスト・ルータ構成部分104、106及び108は第1ブロードキャスト・ルータ構成部分102と同様に構成される。したがって、第2、第3及び第4のブロードキャスト・ルータ構成部分104、106、及び108は更に、詳細に説明しなくてよいものである。なお、下記においては、第2、第3、及び第4のブロードキャスト・ルータ構成部分104、106及び108からの、第1ブロードキャスト・ルータ構成部分102への入力は説明を容易にするために省略している。そのような入力の詳細は、その開示内容を本明細書及び特許請求の範囲に援用する、同時係属の米国特許出願(代理人管理番号IU020160)に記載されている。
次にみられるように、第1ブロードキャスト・ルータ構成部分102は、第1ルータ・マトリックス・カード134a、及び第1ルータ・マトリックス・カード134aと同じように構成された第2ルータ・マトリックス・カード134bを含む。第1及び第2のルータ・マトリックス・カード134a及び134bは各々、ブロードキャスト・ルータ100のシャシ(図示せず)の中に、スライドするように収容され、このシャシによって支持可能であるように搭載される。当然、本明細書及び特許請求の範囲開示の、本発明の特定の特徴を実施する場合に複数のルータ・マトリックス・カードを用いることを要するものでない一方で、複数のマトリックス・カードを用いることが、通常好適であるが、それはブロードキャスト・ルータ100を引き続き、適切に動作させること、及び、障害ルータ・マトリックス・カードの修理及び/又は置換を、ルータ・マトリックス・カードの適切な動作を妨げることなく、容易にするからである。
更に、シャシの中にスライドするように収容され、このシャシによって支持可能であるように搭載されるものとして、入力カード136−1乃至136−N、及び出力カード138−1乃至138−Nがある。各入力カード136−1乃至136−Nは第1ルータ・マトリックス・カード134a及び第2ルータ・マトリックス・カード134bに結合される。同様に、各出力カード138−I乃至138−Mは、第1ルータ・マトリックス・カード134a及び第2ルータ・マトリックス・カード138bに結合される。当然、個別の入力と出力とのカード136−I乃至136−N及び138−I乃至138−Mを図2に表す一方、所望の場合、入力と出力との両方のカード、例えば、入力カード136−I及び出力カード138−I、の上に存在する機能は、代わりに、単一のI/Oカード上に備え得ることが明らかに分かるものである。更に、図1が個別の入力と出力のカード136−I乃至136−N及び138−I乃至138−Nを表す一方、それらのカード上で利用可能な空間によっては、入力カード、例えば、入力カード136−I、と、出力カード、例えば、出力カード138−Iとの何れか又は両方の上にあるものとして表す機能の全て又は一部は、代わりに、第1ルータ・マトリックス・カード134a上か、第2ルータ・マトリックス・カード134b上か、それらの何らかの組み合わせ上に存在し得ることが十分に想定される。
入力信号選定回路(図示せず)は各入力カード136−I乃至136−N上に存在する。入力信号選定回路123は、それによって受信される複数入力信号から、第1ルータ・マトリックス・カード122aと第2ルータ・マトリックス・カード122bとの両方に渡される入力信号を選定する。本明細書及び特許請求の範囲記載のように、第1ルータ・カード134aと第2ルータ・カード134bとの各々は、入力カード136−I乃至136−Nの各々からNの入力ディジタル・オーディオ・データ・ストリームの1つを受信する。当然、そのような構成は単に、例示的なものであり、Nの入力ディジタル・オーディオ・データ・ストリームの複数のものを入力カード136−I乃至136−Nの単一のものから受信し得ることが十分に想定される。更に、Nの入力ディジタル・オーディオ・データ・ストリームの各々は、第2、第3、及び第4のブロードキャスト・ルータ構成部分104、106、及び108の各々の第1ルータ・カードと第2ルータ・カードとの両方にルーティングされる。同様に、第1ルータ・カード134aと第2ルータ・カード134bの各々は入力ディジタル・オーディオ・データ・ストリームN+1乃至2N、2N+1乃至3N、及び3N+1乃至4Nを、第2、第3及び第4のブロードキャスト・ルータ構成部分104、106及び108、各々から受信する。このようにして、第1ルータ・マトリックス・カード134aと第2ルータ・マトリックス・カード134bとの両方が同じ4Nの入力を受信する。
第1と第2のルータ・マトリックス・カード134a及び134bの各々上にある機能によって、そのカードからのMの出力の各々を、そのカードへの4Nの出力の特定の1つに接続することが可能になる。Mの出力の各々のどれに、4N入力の特定の1つを接続するかを選定することは制御回路(図示せず)によって制御される。第1と第2のルータ・マトリックス・カード134a及び134bは同様に制御されるので、第1のルータ・マトリックス・カード134a用のMの出力ディジタル・オーディオ・データ・ストリームと第2のルータ・マトリックス・カード134b用のMの出力ディジタル・オーディオ・データ・ストリームとは同じものである。第1と第2のルータ・マトリックス・カード134a及び134bから、Mの出力ディジタル・オーディオ・ストリームの各々は出力カード138−1乃至138−Mのうちの相当する1つに配布される。出力カード138−I乃至138−Mの各々の上には、出力信号選定回路(図示せず)があり、この回路は、第1ルータ・マトリックス・カード134aから受信される第1出力ディジタル・オーディオ・データ・ストリーム及び第2ルータ・マトリックス・カード134bから受信される第2出力ディジタル・オーディオ・データ・ストリームから、第1ブロードキャスト・ルータ構成部分102に出力する対象のディジタル・オーディオ・データ・ストリームを選定する。
以下に十分説明するように、入力カード136−I乃至136−Nの各々、第1ルータ・マトリックス・カード134a、第2ルータ・マトリックス・カード134b及び出力カード138−I乃至138−M各々は電源が投入される都度、例えば、ブロードキャスト・ルータ100の電源が投入された場合かプログラム可能なデバイス上にあるカードがブロードキャスト・ルータ100のI/Oバスにホットプラグされた都度、構成することを要する、1つ又は複数のプログラム可能なデバイス、例えば、FPGA、を含む。入力カード136−I乃至136−Nの各々、第1ルータ・マトリックス・カード134a、第2ルータ・マトリックス・カード134b及び出力カード138−I乃至138−Mの各々に結合された構成制御カード140は、それらの上にあるFPGA又は別のプログラム可能なデバイスに構成情報を備える。入力カード136−I乃至136−N、第1ルータ・マトリックス・カード134a、第2ルータ・マトリックス・カード134b及び出力カード138−1乃至138−Mと同様に、構成制御カード140は、第1ブロードキャスト・ルータ構成部分102のシャシ中にスライドするように収容され、そのシャシによって支持されるように搭載される。
当然、FPGAは、電源投入の際に構成情報を要するプログラム可能なデバイスの単なる一種類であり、構成情報を要する、別の種類のプログラム可能なデバイスが、FPGAの代わりとしてか、FPGAとともに、1つ若しくは複数の入力カード136−I乃至136−N、第1ルータ・マトリックス・カード134a、第2ルータ・マトリックス・カード134b及び/又は1つ若しくは複数の出力カード138−I乃至138−Mの上に存在し得ることが十分に想定される。同様に、図2は、構成制御カード140に結合されてそれから構成情報を受信する、3つの種類のカード、すなわち、入力カード、ルータ・マトリックス・カード及び出力カードを表すが、広範囲にわたる種々のカードで、それらの上に1つ若しくは複数のFPGA又は別のプログラム可能なデバイスが存在するもの、は構成制御カード140からの構成情報を受信するよう結合し得ることが十分に想定される。更に、図2は、図示された種類のカードの全てが構成制御カード140に結合されてそれから構成情報を受信するものとして表すが、図示された種類のカードの1つ若しくは複数のカードは、構成情報を要することと、その代わりに、構成制御カード140から構成情報を受信するよう結合することとの何れでもないことがあり得ることが想定される。最後に、図2は、専用カード、特に、入力カード136−I乃至136−N、第1ルータ・マトリックス・カード134a、第2ルータ・マトリックス・カード134b及び出力カード138−1乃至138−Mの上にあるプログラム可能なデバイスを構成する、構成制御カード140を表す一方、入力カード136−I乃至136−N、第1ルータ・マトリックス・カード134a、第2ルータ・マトリックス・カード134b及び出力カード138−1乃至138−Mの上にあるプログラム可能なデバイスを構成するのに要する機能は、代わりに、多機能カード、例えば、ブロードキャスト・ルータ構成部分102のために別の制御機能を実行するカード、上に存在し得る。
次に図3を参照して、構成制御カード140と出力カード138−I乃至138−Mとの間の相互接続を更に詳細に説明する。図3では、構成制御カード140と出力カード138−I乃至138−Mとの両方の構成部分が更に分かり得る一方、図3は大いに簡素化されたものであり、本発明が分かるのに必要でない、構成制御カード140と出力カード138−I乃至138−Mとの両方の種々の構成部分は説明を容易にするよう省略していることが明らかに分かるものである。更に、図3には示していないが、入力カード136−1乃至136−Nの各々、第1ルータ・マトリックス・カード134a及び第2ルータ・マトリックス・カード134bは:(1)そのカード上にある各出力カード138−I乃至138−M上にあるものとして図3に表すものと同じ追加構成部分を有し;(2)構成制御カード140と同様に相互接続され;かつ、(3)同様な方法で構成される;ことが分かるものである。
更に分かり得るように、出力カード138−1乃至138−Mの各々上にあるものとして、FPGA142−1乃至142−M、及びFPGA142−1乃至142−Mに結合された周辺コントローラ144−1乃至144−Mがある。一方、構成制御カード140上には、メモリ146があり、このメモリは、FPGA142−1乃至142−Mの各々及び、メモリ146に結合された主コントローラ148の構成情報用の共有レポジトリとしての役割を果たす。最後に、主コントローラ148は周辺コントローラ144−I乃至144−Mの各々に結合される。以下に十分説明するように、FPGA142−1乃至142−M、周辺コントローラ144−1乃至144−M、主コントローラ148及びメモリ146の間の上記リンクは構成情報がメモリ146からFPGA142−1乃至142−Mに、FPGA142−1乃至142−Mからメモリ146に流れる制御信号に応じて流れることを可能にするよう用いられる。しかしながら、図3は、一連の個別の周辺コントローラ144−1乃至144−Mで、各々がFPGA142−1乃至142−Mの各々に沿うとするもの、を表す一方、周辺コントローラの各々の中に存在する機能は、代わりに、相当するFPGA中に配置し得ることが十分に想定されることを特筆する。当然、そのような構成では、FPGA142−1乃至142−Mの各々は主コントローラに直結される。更に、FPGA142−1乃至142−Mは周辺コントローラ144−1乃至144−Mによって行われるものとして以下に記載する機能を実行するものである。
メモリ146は複数領域に分割され、各領域は保持される種類のプログラム可能なデバイス用の構成情報を保持する。図3では、メモリ146は、第1種類のデバイス、例えば、出力ボード138−1乃至138−M上にあるプログラム可能なデバイス、を構成するのに要する情報が保持される第1領域149−1、第2種類のデバイス、例えば、入力ボード136−1乃至136−N上にあるプログラム可能なデバイス、を構成するのに要する情報が保持される第2領域149−2、及び第3種類のデバイス、例えば、第1と第2のルータ・マトリックス・カード134a乃至134b、を構成するのに要する情報が保持される第3領域149−3を含む。好ましくは、メモリ146に保持される構成情報はメモリ146に、JTAGポート又は別のプログラミング・ポートを介して、通常、メモリ146が構成制御カード140にはんだ実装される前に、プログラム化される。当然、図3は、メモリ146が、プログラム可能なデバイスがある上にあるボードの種類に基づいてお互いに区別し得る構成情報を保持する複数種類プログラム可能なデバイスを表す一方、複数種類プログラム可能なデバイスが、代わりに、単一種類のデバイス上に存在し得ることが更に想定されることが明らかに分かるものである。
次に図4を参照して、複数の構成可能デバイス、例えば、複数カード、本明細書及び特許請求の範囲では出力カード138−1乃至138−M、の上にある、FPGA142−1乃至142−M、が共有構成情報レポジトリ、特にメモリ146に保持された構成情報、を用いて構成される方法を更に詳細に説明する。更に上記を開示する前に、しかしながら、本発明は種々の構成手法において用い得ることを特筆する1つのそのような手法は共通デバイス種類の複数デバイスの構成に関する。そのような手法では、単一の構成ファイル、例えば、FPGA構成ファイル149−1、はメモリ146中に保持される。この手法は単一の構成ファイルを用いて複数のプログラム化デバイスを構成し得るうえで特に効果的であるとされる。別の手法は異なるデバイス種類の、複数のプログラム可能なデバイスの構成に関する。そのような手法では、複数構成ファイル、例えば、第1、第2、及び第3の構成ファイル、149−1、149−2及び149−3をメモリ146中に保持することを要する。
これらの手法を更に説明する前に、本明細書及び特許請求の範囲の原文記載の「different type」の句の、「different types of programmable devices」の句に関する、本明細書及び特許請求の範囲での用法を示すものとする。特に、その通常理解されている用法に加えて、本明細書及び特許請求の範囲で用いられるように、プログラム可能なデバイスの「different type」の句は更に、同様な物理的種類のプログラム可能なデバイスを、そのようなデバイスが異なる構成情報を要する場合に、包含することを意図するものである。例えば、入力カード上にあるFPGAは第1命令群を要し得る一方、ルータ・カード上にあるFPGAを構成するには、第1命令群とは異なる第2命令群を要し得る。その場合、入力カード上にあるFPGAはルータ・カード上にあるFPGAに対して異なる種類のプログラム可能なデバイスであるものと考えられる。逆に、同じ命令群を用いて構成し得る何れかの2つのプログラム可能なデバイスは、物理的に同様であるか否かにかかわらず、同じ種類のプログラム可能なデバイスであるものと考えられる。
同じ種類の複数のプログラム可能なデバイスを構成する方法は次に、図4に関して説明する。当該方法は工程150から開始され、工程152では、プログラム可能なデバイス、例えば、FPGA142−1、が、共通ボード上に要求構成可能デバイスとともに存在する周辺コントローラ、特に、出力カード138−1上にFPGA142−1とともに、存在する周辺コントローラ144−1、に構成要求を発行する。構成要求の発行は種々のイベントによって引き起こし得る。例えば、FPGA142−1の、出力カード138−1の第1ブロードキャスト・ルータ構成部分102の入出力(すなわち「I/O」)バスのスロット(図示せず)への挿入と、第1ブロードキャスト・ルータ構成部分102自体の電源投入との何れかによる、電源投入、はFPGA142−1に構成要求を発行させる。同様に、周辺コントローラ、特に、周辺コントローラ144−1、は、構成要求を受信すると、その要求を主コントローラ148に転送し、この主コントローラは、工程154で構成要求を受信する。当然、周辺コントローラ144−1にある機能が代わりにFPGA142−1にあった場合には、FPGA142−1は上記構成要求を主コントローラ148に直接発行する。
主コントローラ148が工程154で構成要求の到達を検出すると、当該方法は工程156に進み、工程156では、主コントローラ148は予め選定された期間中、追加の構成要求を待つ。例えば、検出された構成要求の発行が第1ブロードキャスト・ルータ構成部分102の電源投入によって引き起こされた場合、出力カード138−1に同様に構成されたカード上にあるFPGAに対する構成要求は、FPGA142−1によって発行された検出構成要求の直後に到着することが想定される。工程158に進めば、その間に主コントローラ148が追加構成要求の到着を待つその予め選定された時間が未だ満了していない場合、当該工程は工程156に戻り、追加の構成要求を待つ。しかしながら、工程158で予め選定された期間が満了したものと判定された場合には、当該方法は工程160に進み、工程160では主コントローラ148は構成を要求するプログラム可能なデバイスの構成を開始する。
構成する対象のデバイスの種類は1つしかないので、工程160から、当該方法は工程164に進み、工程164では主コントローラ148はそこに結合されたプログラム可能なデバイスを検査し始めてどのプログラム可能なデバイスが構成を要求したかを識別する。これを行うよう、工程164では、主コントローラ148は、そこに結合された種々のプログラム可能なデバイスから、第1プログラム可能なデバイスを選定する。例えば、主コントローラ148はFPGA142−1を選定し得る。当然、主コントローラ148に結合されたプログラム可能なデバイスは全て同じ種類のものであるので、主コントローラ148は選定されるプログラム化デバイスの種類を考慮することを何ら要するものでない。当該方法は更に、工程166に進み、工程166では主コントローラ148は周辺コントローラ、特に、特定のプログラム可能なデバイス、特に、FPGA142−1、に結合された、周辺コントローラ144−1、をポーリングして、その特定のプログラム可能なデバイスが構成を要求したかを判定する。主コントローラ148が、工程166で、ポーリングされた周辺コントローラが該特定のプログラム可能なデバイスのために構成要求を発行したことを判定する場合、当該方法は工程168に進み、工程168では、主コントローラ148は該特定プログラム化デバイスを構成する。これを行うように、主コントローラ148はメモリ146の第1領域149−1に保持された構成情報を取り出し、この取り出した情報を周辺コントローラ144−1に転送する。この取り出した構成情報を用いて、周辺コントローラ144−1は更に、FPGA142−1を通常の方法で構成するよう対応する。当然、周辺コントローラ144−1にある機能が、代わりに、FPGA142−1にあった場合、主コントローラはFPGA142−1を直接ポーリングしてFPGA142−1が構成を要求したかを判定する。もしそうである場合、主コントローラ148はその後、取り出した構成情報をFPGA142−1に転送する。
工程168でFPGA142−1の構成を完了するか、FPGA142−1は構成要求を出したことがないことを工程166で判定すると、当該方法は工程170に進む。工程170では、追加のプログラム可能なデバイスで、それらが構成要求を発行したか否かについて、確認することを要するもの、が存在するかが判定される。確認対象の追加プログラム可能なデバイスが存在する場合には、当該方法は工程172に進み、工程172では次のプログラム可能なデバイスが選定される。当該方法は更に、工程166に戻り、上記の方法で更に処理を行う。しかしながら、工程172で、全てのプログラム可能なデバイスが、それらが構成要求を発行したかを判定するようポーリングされた場合には、当該方法は更に、工程178に進み、当該方法は終了する。
次に図4に戻って、複数カードで、それらの上に複数種類のプログラム可能なデバイスが存在するもの、を有するシステムにおけるプログラム可能なデバイスを、この場合もまた共有構成情報レポジトリを用いて構成する方法を次に詳細に説明する。上記のように、当該方法は工程150から開始し、工程152では、プログラム可能なデバイス、同様に、例えば、FPGA142−1、は、共通ボード上に要求構成デバイスとともに存在する周辺コントローラ、特に、同様に、出力カード138−1上にFPGA142−1とともに存在する周辺コントローラ144−1、に構成要求を発行する。同様に、周辺コントローラ、特に、周辺コントローラ144−1、は構成要求を受信すると、その要求を主コントローラ148に転送し、この主コントローラは工程154で構成要求を受信する。当然、周辺コントローラ144−1中に存在する機能が、代わりに、FPGA142−1中に存在した場合には、FPGA142−1は上記構成要求を主コントローラ148に直接発行する。
主コントローラ148が工程154で構成要求の到着を検出すると、当該方法は工程156に進み、工程156では主コントローラ148が予め選定された期間中、追加の構成要求の到着を待つ。工程158に進み、その間に主コントローラ148が追加の構成要求の到着を待つその予め選定された期間が未だ満了していない場合には、当該方法は工程156に戻って追加の構成要求を待つ。しかしながら、工程158で、予め選定された期間が満了したと判定された場合には、当該方法は工程160に進み、主コントローラ148が構成を要求するプログラム可能なデバイスの構成を開始する。
本発明のこの実施例では、構成を要求するプログラム可能なデバイスの種類は複数のものがあり得るので、工程162で、主コントローラ148は構成対象の第1種類のプログラム化デバイスを選定する。工程162で選定された特定の種類のデバイスが種々の手法を用いて判定され得ることが想定される。例えば、デバイスで、それについて工程154で当初の構成要求が検出されたもの、の種類は工程162で選定されるデバイスの種類であり得る。この手法によって、追加の構成要求が受信されると、主コントローラ148はそれによって受信された構成要求各々をデバイス種類について確認し、デバイスで、それについて少なくとも1つの構成要求が予め選定された期間の満了前に受信されたもの、の種類全ての一覧を保持する。工程164に進めば、主コントローラ148はプログラム可能なデバイスを確認し始めて、それらが構成を要求したかをみる。同様に、それによって主コントローラ148がプログラム可能なデバイスを確認して、それらが構成を要求したかを判定するその処理は容易に変更し得る。例えば、主コントローラ148はプログラム可能なデバイスと関連した周辺コントローラ各々をポーリングして:(1)関連したプログラム可能なデバイスが特定されたデバイス種類のものか;及び(2)周辺コントローラはプログラム可能なデバイスのための構成要求を発行したか;を判定し得る。当然、周辺コントローラ中に存在する機能が、代わりに、相当するプログラム可能なデバイス中に存在していた場合、主コントローラは各プログラム可能なデバイスを直接ポーリングして:(1)プログラム可能なデバイスが特定のデバイス種類のものであること;及び(2)プログラム可能なデバイスが構成要求を発行したこと;の有無を判定する。主コントローラはFPGA142−1を直接ポーリングして、FPGA142−1が構成を要求したかを判定する。
主コントローラ148が、工程166で、ポーリングされた周辺コントローラが特定のプログラム可能なデバイスのために構成要求の発行し、特定のプログラム可能なデバイスが特定の種類のものである旨を判定した場合、当該方法は工程168に進み、工程168では、主コントローラ148が特定のプログラム可能なデバイスを構成する。こうするよう、主コントローラは、プログラム可能なデバイスの要求種類についての構成情報を保持するメモリ146のその領域に保持された構成情報を取り出し、その取り出した情報を周辺コントローラ144−1に転送する。その受信された構成情報を用いて、周辺コントローラ144−1は更に、FPGA142−1を通常の方法で構成することに対応する。当然、周辺コントローラに存在する機能が、代わりに、特定のプログラム可能なデバイスにあった場合には、工程166で、主コントローラ148は代わりに、特定のプログラム可能なデバイスが構成要求を出しており、特定の種類のものであるか否かを判定し、工程168で、主コントローラ148は取り出された構成情報をFPGA142−1に転送する。
工程168でFPGA142−1の構成を完了するか、工程166で、FPGA142−1が構成要求を発行したことがない旨を判定すると、当該方法は工程170に進む。工程170では、追加のプログラム可能なデバイスで、それらについて、それらが構成要求を発行したか否かについて確認することを要し、特定の種類のプログラム可能なデバイスであるもの、が存在するかが判定される。確認対象の追加プログラム可能なデバイスが存在する場合、当該方法は工程172に進み、次のプログラム可能なデバイスが選定される。当該方法は更に工程166に戻って、上記の方法で更に処理される。しかしながら、工程172で、プログラム可能なデバイス全てが、それらが構成要求を発行しており、特定種類のプログラム可能なデバイスであるかを判定するようポーリングされた場合には、当該方法は更に工程174に進み、工程174では、主コントローラ148が、構成を要求した、プログラム可能なデバイスの追加の種類のものがあるか否かを判定する。例えば、主コントローラ108は、未だ構成されていないプログラム可能の追加の種類のものがあるかをみるよう、構成を要求するプログラム可能なデバイスの種類の一覧を確認し得る。構成を要するプログラム可能なデバイスの追加の種類のものがある場合には、当該方法は工程176に進み、工程176では主コントローラ148は構成するプログラム可能なデバイスの次の種類のものを選定する。当該方法は更に、工程164に戻って上記の方法で更に処理を行う。しかしながら、工程174で、構成を要求するプログラム可能なデバイス種類の全てが構成された旨が判定された場合、当該方法は工程178で終了する。
当然、本発明の実施例を実施するいくつかの方法があり、これらの方法においては複数の種類のプログラム可能なデバイスが、主コンピュータ148に、構成を要求するプログラム可能なデバイスの種類の一覧を保持することと構成を要求したプログラム可能なデバイスの種類毎に一度、プログラム可能なデバイスの各々をポーリングすることとの何れも要することのない、共有構成情報リポジトリを用いて、構成される。この方法では、当該工程での要求プログラム可能なデバイスの構成開始後に、主コントローラ148は特定の周辺コントローラを、それに関連したプログラム可能なデバイスが構成を要求した場合にポーリングする。周辺コントローラが、プログラム可能なデバイスが構成を要求した旨を示す場合、主コントローラ148は周辺コントローラに関連したプログラム可能なデバイスの種類に関して問い合わせる。この情報を用いて、主コントローラ148はメモリ146から適切な構成情報を取り出し得るものであり、上記のようにプログラム可能なデバイスの構成に進み得る。主コントローラ148は更に、次のプログラム可能なデバイスを選定し、当該処理を、全てのプログラム可能なデバイスが、それらが構成を要求したか、更には、もしそうである場合には、構成されたかを判定するようポーリングされるまで、繰り返すものである。なお、上記の方法は、要求プログラム可能なデバイス全てを構成するのに主コントローラ148が行うことを要するパスの数を削減する。上記の方法は更に、主コントローラ148が、構成を要求するプログラム可能なデバイスの種類の一覧を保持する、如何なる必要性をもなくすものである。
このようにして、本明細書及び特許請求の範囲において、複数のプログラム可能なデバイスを構成するのに用いられる共有構成情報レポジトリを有するブロードキャスト・ルータを開示し図示しており、複数のプログラム可能なデバイスの各々はブロードキャスト・ルータ中の異なるボード上にある。共有構成情報レポジトリは複数プログラム可能なデバイスを構成するのに用い得るものであり、複数のプログラム可能なデバイスの各々は同じボード種類のボード上にあり得るか、異なるボード修理の異なるボード上にあり得る。この方法でブロードキャスト・ルータを構成することによって、かなりのメモリ資源の節減が、プログラム可能なデバイス毎の個別メモリ・デバイスの要求をなくすことによって実現される。
当然、本発明の好適実施例を本明細書及び特許請求の範囲において表し、説明したが、種々の修正及び別の変更で、本発明に関するもの、を当業者によって、本発明の趣旨又は開示内容から逸脱することなく、行い得るものである。したがって、保護の範囲は本明細書及び特許請求の範囲記載の実施例に限定されるものでなく、本特許請求の範囲によってのみ限定されるものである。
Claims (20)
- 電子システムであって:
少なくとも1つのルータ・カードと、複数の入力カードと、複数の出力カードとを含む複数の機能カード;
を備え;
該複数の機能カードの各々は、該複数の機能カードの各々の上に存在する、少なくとも1つのプログラム可能なデバイス、を有し;
更に、該複数の機能カードの各々に結合された構成制御カード;
を有し;
該構成制御カードは、該複数の機能カードの各々の上に存在する、該少なくとも1つのプログラム可能なデバイスを構成要求に応じて構成することを特徴とする電子システム。 - 請求項1記載の電子システムであって、更に:
該構成制御カード上に存在するメモリ・サブシステム;
を備え;
該構成制御カードは、該複数の機能カードの各々の上に存在する、該少なくとも1つのプログラム可能なデバイス、を、該メモリ・サブシステム中に記憶された構成情報を用いて、構成することを特徴とする電子システム。 - 請求項2記載の電子システムであって、該構成制御カードは更に:
該メモリ・サブシステム及び該複数機能カードに結合された主コントローラ;
を備え;
該主コントローラは、該複数の機能カード各々を、該メモリ・サブシステム中に記憶された該構成情報を用いて、構成することを特徴とする電子システム。 - 請求項3記載の電子システムであって、該複数の機能カード上に存在する該少なくとも1つのプログラム可能なデバイスの各々が書き換え可能ゲート・アレイ(「FPGA」)であることを特徴とする電子システム。
- 請求項3記載の電子システムであって、更に:
該複数の機能カードの各々の上の存在する周辺コントローラ;
を備え;
該周辺コントローラの各々は:
(1)該周辺コントローラとともに該機能カードの1つの上に存在する該プログラム可能なデバイスによって発信された、構成要求、を該主コントローラに転送する工程;
(2)該主コントローラによって、該周辺コントローラとともに該機能カードの1つの上に存在する該プログラム可能なデバイスに対して備えられる構成情報を転送するよう対応する工程;
に対応することを特徴とする電子システム。 - 請求項2記載の電子システムであって、該複数の機能カードが更に:
第1の種類の複数の機能カード;
を備え;
該第1の種類の機能カードは、該第1の種類の機能カードを構成する第1命令群を要し;
更に、第2の種類の複数の機能カード;
を備え;
該第2の種類の機能カードは、該第2の種類の機能カードを構成する第2命令群を要し;
該第1命令群は該メモリ・サブシステムの第1領域中に記憶され、かつ、該第2命令群は該メモリ・サブシステムの第2領域中に記憶され;
該構成制御カードは該メモリ・サブシステムの該第1領域中に記憶された該第1命令群を用いて該第1の種類の該複数の機能カードを構成し、かつ、該構成制御カードは該メモリ・サブシステムの該第2領域中に記憶された該第2命令群を用いて該第2の種類の該複数の機能カードを構成することを特徴とする電子システム。 - 請求項6記載の電子システムであって、該構成制御カードが更に:
該メモリ・サブシステム、該第1の種類の該複数の機能カード、及び該第2の種類の該複数の機能カード、に結合された主コントローラ;
を備え;
該主コントローラは、該第1の種類の該複数の機能カードの各々を、該メモリ・サブシステムの該第1領域中に記憶された該第1命令群を用いて、構成し;
該構成制御カードは、該第2の種類の該複数の機能カードの各々を、該メモリ・サブシステムの該第2領域中に記憶された該第2命令群を用いて、構成することを特徴とする電子システム。 - 請求項6記載の電子システムであって、更に:
該複数の機能カードの各々の上に存在する周辺コントローラ;
を備え;
該周辺コントローラの各々は:
該周辺コントローラとともに該機能カードの1つの上に存在する該プログラム可能なデバイスによって発信された、構成要求を該主コントローラに転送するよう対応し;
該周辺コントローラ各々は更に、該主コントローラによって、該周辺コントローラとともに該機能カードの1つの上に存在する該プログラム可能なデバイスに備えられた、構成情報を転送するよう対応することを特徴とする電子システム。 - ブロードキャスト・ルータであって:
入力側、出力側、及び、該ルータ上に存在する、少なくとも1つのプログラム可能なデバイス;及び
複数の入力カード;
を備え;
該複数の入力カードの各々は該ルータ・カードの該入力側に接続され、該複数の入力カードの各々の上に少なくとも1つのプログラム可能なデバイスを有し;
更に、複数の出力カード;
を備え;
該複数の出力カードの各々は該ルータ・カードの該出力側に接続され、該複数の出力カードの各々の上に少なくとも1つのプログラム可能なデバイスを有し;
更に、該ルータ・カード、該複数の入力カードの各々及び該複数の出力カードの各々に接続された構成制御カード;
を備え;
該構成制御カードは該ルータ・カード、該複数の入力カードの各々、及び該複数の出力カードの各々の上に存在する該少なくとも1つのプログラム可能なデバイスを構成要求に応じて構成することを特徴とするブロードキャスト・ルータ。 - 請求項9記載のブロードキャスト・ルータであって、更に:
第2ルータ・カード;
を備え;
該第2ルータ・カードは、入力側、出力側、及び、該第2ルータ・カード上に存在する、少なくとも1つのプログラム可能なデバイスを有し;
該複数の入力カードの各々は更に、該第2ルータ・カードの該入力側に接続され;
該複数の出力カードの各々は更に、該第2ルータ・カードの該出力側に接続され;
該構成カードは更に、該第2ルータ・カード上に存在する該少なくとも1つのプログラム可能なデバイスを構成することを特徴とするブロードキャスト・ルータ。 - 請求項9記載のブロードキャスト・ルータであって、更に:
該構成制御カード上に存在するメモリ・サブシステム;
を備え;
該メモリ・サブシステムは第1メモリ領域、第2メモリ領域及び第3メモリ領域を含み;
該構成制御カードは、該複数の入力の各々の上に存在する該少なくとも1つのプログラム可能なデバイスを、該メモリ・サブシステムの該第1領域中に記憶された構成情報を用いて構成し、該第1ルータ・カード上に存在する該少なくとも1つのプログラム可能なデバイスを該メモリ・サブシステムの該第2領域中に記憶された構成情報を用いて構成し、かつ、該複数の出力カードの各々の上に存在する該少なくとも1つのプログラム可能なデバイスを、該メモリ・サブシステムの該第3領域中に記憶された構成情報を用いて構成することを特徴とするブロードキャスト・ルータ。 - 請求項7記載の電子システムであって、該複数の入力カードの各々、該第1ルータ・カード、及び該複数の出力カードの各々、の上に存在する、該プログラム可能なデバイスの各々、が書き換え可能ゲート・アレイ(「FPGA」)であることを特徴とする電子システム。
- 請求項12記載の電子システムであって、該構成制御カードが、更に:
メモリ・サブシステム;
を備え;
該メモリ・サブシステムは、第1メモリ領域、第2メモリ領域、並びに第3メモリ領域を含み;
更に、該メモリ・サブシステム、該複数の入力カードの各々、該第1ルータ・カード、並びに該複数の出力カード、に結合された主コントローラ;
を備え;
該主コントローラは、該複数の入力カードの各々の少なくとも1つのFPGAを、該メモリ・サブシステムの該第1領域中に記憶された第1命令群を用いて、構成し、該第1ルータ・カードの該少なくとも1つのFPGAを、該メモリ・サブシステムの該第2領域中に記憶された第2命令群を用いて、構成し、該複数の出力カードの各々の該少なくとも1つのFPGAを、該メモリ・サブシステムの該第3領域中に記憶された第3命令群を用いて、構成することを特徴とする電子システム。 - 請求項13記載の電子システムであって、更に:
第2ルータ・カード;
を備え;
該第2ルータ・カードは入力側、出力側、並びに、該第2ルータ・カード上に存在する少なくとも1つのFPGA、を有し;
該複数の入力カードの各々は更に、該第2ルータ・カードの該入力側に結合され;
該複数の出力カードの各々は更に、該第2ルータ・カードの該主力側に結合され;
該主コントローラは、該第2のルータ・カードの該少なくとも1つのFPGAを、該メモリ・サブシステムの該第2領域中に記憶された該第2命令群を用いて構成されることを特徴とする電子システム。 - 請求項14記載の電子システムであって、更に:
該複数の入力カードの各々、該第1と第2のルータ・カード、並びに該複数の出力ルータ・カードの各々、の上に存在する周辺コントローラ;
を備え;
該周辺コントローラの各々は、該周辺コントローラとともに、該複数入力カードの1つ、該第1ルータ・カード、該第2ルータ・カード、又は該出力カードの1つ、上に存在する、該FPGA、によって発信された、構成要求を、該主コントローラに、転送するよう対応し;
該周辺コントローラの各々は更に、該主コントローラによって備えられた、構成情報を、該周辺コントローラとともに、該入力カードの1つ、該第1ルータ・カード、該第2ルータ・カード、又は該出力カードの1つ、の上に存在する、該FPGA、に転送するよう対応することを特徴とする電子システム。 - 少なくとも1つのルータ・カードと、複数の入力カードと、複数の出力カードとを含み、機能カードそれぞれが1つ又は複数の構成可能デバイスを有する複数の機能カードを有するブロードキャスト・ルータについて、該ブロードキャスト・ルータを構成する方法であって:
該ブロードキャスト・ルータは少なくとも1つのカードを有し;
該少なくとも1つのカード上には1つ若しくは複数の構成可能デバイスが存在し;
第1の構成要求を発行する工程;
を備え;
該第1の構成要求は、該複数の機能カードのうちの第1の機能カードの上に存在する第1の構成可能デバイスによって発行され;
更に、構成情報を共有構成レポジトリから取り出す工程;及び
該共有構成レポジトリから取り出された該構成情報を用いて該要求構成可能デバイスを構成する工程;
を備えることを特徴とする方法。 - 請求項16記載の方法であって、更に:
第2の構成要求を発行する工程;
を備え;
該第2の構成要求は該少なくとも1つのカードの第2のもの上に存在する第2の構成可能デバイスによって発行され;
更に、該構成情報を該共有構成レポジトリから取り出す工程;及び
該第2の要求構成可能デバイスを、該共有構成レポジトリから取り出された該構成情報を用いて、構成する工程;
を備え;
同様な構成情報が該第1と第2の要求構成可能デバイスを構成するのに用いられることを特徴とする方法。 - 請求項16記載の方法であって:
該ブロードキャスト・ルータは第1の種類の少なくとも1つのカード並びに第2の種類の少なくとも1つのカードを含み;
該第1と第2との種類の該少なくとも1つのカードの各々は、該第1と第2との種類の該少なくとも1つのカードの各々の上に存在する少なくとも1つの構成可能デバイスを含み;
更に、該共有構成レポジトリの第1領域中に第1命令群を記憶する工程;
該共有構成レポジトリの第2領域中に第2命令群を記憶する工程;
該第1命令群を、該要求構成可能デバイスが、該第1の種類の該少なくとも1つのカード上に存在する場合に、取り出す工程;及び
該第2命令群を、該要求構成可能デバイスが、該第2の種類の該少なくとも1つのカード上に存在する場合に、取り出す工程;
を備え;
更に、該要求構成可能デバイスが該第1種類の該少なくとも1つのカード上に存在する場合、該共有構成レポジトリの該第1領域から取り出された該第1命令群を用いて該要求構成デバイスを構成し;かつ、該要求構成可能デバイスが該第2の種類の該少なくとも1つのカードの上に存在する場合、該要求構成可能デバイスを、該共有構成レポジトリの該第2領域から取り出された該第2命令群を用いて構成する工程;
を備えることを特徴とする方法。 - 請求項16記載の方法であって、該ブロードキャスト・ルータが更に:
構成制御カード;
を備え;
該構成制御カード上には主コントローラ並びに該共有構成レポジトリが存在し;
更に、該主コントローラは、該少なくとも1つのカードの該第1のものの上に存在する該1つ若しくは複数の構成可能デバイスの該第1のものによって発行される、第1の構成要求を検出し;
該主コントローラは、該検出された第1構成要求に後続する期間の満了によって構成アルゴリズムを起動し;
該期間は、該1つ若しくは複数の構成可能デバイスの別のものが構成を、該構成アルゴリズムが起動される前に、要求することを可能にすることを特徴とする方法。 - 請求項19記載の方法であって、該構成アルゴリズムは更に:
該ブロードキャスト・ルータの該少なくとも1つのカードの1つの上に存在する第1の構成可能デバイスを選定する工程;
該選定構成可能デバイスに、該デバイスが構成を所望するかを照会する工程;
該選定構成可能デバイスが、該デバイスは構成を所望する旨を示す場合、構成情報を該選定構成可能デバイスに配布する工程;
該ブロードキャスト・ルータの該少なくとも1つのカードの1つの上に存在する次の構成可能デバイスを選定する工程;及び
該照会する工程、配布する工程、並びに選定する工程を、該1つ若しくは複数の構成可能デバイスの全てに対して問い合わせが行われるまで繰り返す工程;
を備えることを特徴とする方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US39034702P | 2002-06-21 | 2002-06-21 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004515833A Division JP4848130B2 (ja) | 2002-06-21 | 2003-06-13 | 共有構成レポジトリを有するブロードキャスト・ルータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010063139A true JP2010063139A (ja) | 2010-03-18 |
Family
ID=30000543
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004515833A Expired - Fee Related JP4848130B2 (ja) | 2002-06-21 | 2003-06-13 | 共有構成レポジトリを有するブロードキャスト・ルータ |
JP2009252804A Pending JP2010063139A (ja) | 2002-06-21 | 2009-11-04 | 共有構成レポジトリを有するブロードキャスト・ルータ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004515833A Expired - Fee Related JP4848130B2 (ja) | 2002-06-21 | 2003-06-13 | 共有構成レポジトリを有するブロードキャスト・ルータ |
Country Status (7)
Country | Link |
---|---|
US (1) | US7805766B2 (ja) |
EP (1) | EP1522164B1 (ja) |
JP (2) | JP4848130B2 (ja) |
CN (1) | CN1663170B (ja) |
AU (1) | AU2003245533A1 (ja) |
MX (1) | MXPA04012761A (ja) |
WO (1) | WO2004002055A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004002050A1 (en) | 2002-06-21 | 2003-12-31 | Thomson Licensing S.A. | A fault-tolerant broadcast router |
US7752329B1 (en) | 2002-10-31 | 2010-07-06 | Aol Inc. | Migrating configuration information based on user identity information |
US7313384B1 (en) | 2002-10-31 | 2007-12-25 | Aol Llc, A Delaware Limited Liability Company | Configuring wireless devices |
CN1868174A (zh) * | 2003-08-15 | 2006-11-22 | 汤姆森特许公司 | 广播路由器中的可改变功能性 |
JP4855864B2 (ja) * | 2006-08-11 | 2012-01-18 | 富士通セミコンダクター株式会社 | ダイレクトメモリアクセスコントローラ |
US20090060043A1 (en) * | 2007-08-29 | 2009-03-05 | Geert Nuyttens | Multiviewer based on merging of output streams of spatio scalable codecs in a compressed domain |
JP5879246B2 (ja) * | 2011-12-19 | 2016-03-08 | アラクサラネットワークス株式会社 | ネットワーク中継装置 |
DE102012205160A1 (de) * | 2012-03-29 | 2013-10-02 | Robert Bosch Gmbh | Kommunikationsanordnung und Verfahren zur Konfiguration programmierbarer Hardware |
US9049173B2 (en) | 2013-06-05 | 2015-06-02 | Fortinet, Inc. | Cloud based logging service |
US9348690B2 (en) * | 2013-08-21 | 2016-05-24 | Via Alliance Semiconductor Co., Ltd. | Correctable configuration data compression and decompression system |
US8982655B1 (en) | 2013-08-21 | 2015-03-17 | Via Technologies, Inc. | Apparatus and method for compression and decompression of microprocessor configuration data |
US9223715B2 (en) | 2013-08-21 | 2015-12-29 | Via Alliance Semiconductor Co., Ltd. | Microprocessor mechanism for decompression of cache correction data |
US9395802B2 (en) | 2014-05-22 | 2016-07-19 | Via Alliance Semiconductor Co., Ltd. | Multi-core data array power gating restoral mechanism |
US9606933B2 (en) | 2014-05-22 | 2017-03-28 | Via Alliance Semiconductor Co., Ltd. | Multi-core apparatus and method for restoring data arrays following a power gating event |
US9665490B2 (en) | 2014-05-22 | 2017-05-30 | Via Alliance Semiconductor Co., Ltd. | Apparatus and method for repairing cache arrays in a multi-core microprocessor |
US10326651B1 (en) | 2017-04-18 | 2019-06-18 | Amazon Technologies, Inc. | Client configurable hardware logic and corresponding signature |
US10922071B2 (en) * | 2019-03-13 | 2021-02-16 | Quanta Computer Inc. | Centralized off-board flash memory for server devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0583261A (ja) * | 1991-09-18 | 1993-04-02 | Hitachi Ltd | 経路制御方式 |
JPH08316329A (ja) * | 1995-05-24 | 1996-11-29 | Nec Eng Ltd | 情報処理装置 |
JPH09172444A (ja) * | 1995-10-30 | 1997-06-30 | Nec Corp | マルチメディア通信プラットフォームおよびマルチメディア通信装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0589911B1 (de) * | 1991-06-19 | 1995-08-16 | ANT Nachrichtentechnik GmbH | Schaltregler |
US5465106A (en) * | 1992-09-25 | 1995-11-07 | Hughes Aircraft Company | Generic driver interface card |
US5537607A (en) | 1993-04-28 | 1996-07-16 | International Business Machines Corporation | Field programmable general purpose interface adapter for connecting peripheral devices within a computer system |
US5550984A (en) * | 1994-12-07 | 1996-08-27 | Matsushita Electric Corporation Of America | Security system for preventing unauthorized communications between networks by translating communications received in ip protocol to non-ip protocol to remove address and routing services information |
US5784291A (en) * | 1994-12-22 | 1998-07-21 | Texas Instruments, Incorporated | CPU, memory controller, bus bridge integrated circuits, layout structures, system and methods |
US5727221A (en) * | 1994-12-22 | 1998-03-10 | Texas Instruments Incorporated | Computer system power management interconnection circuitry and systems |
US5943507A (en) * | 1994-12-22 | 1999-08-24 | Texas Instruments Incorporated | Interrupt routing circuits, systems and methods |
US5852370A (en) * | 1994-12-22 | 1998-12-22 | Texas Instruments Incorporated | Integrated circuits for low power dissipation in signaling between different-voltage on chip regions |
US5659684A (en) | 1995-02-03 | 1997-08-19 | Isdn Systems Corporation | Methods and apparatus for interconnecting personal computers (PCs) and local area networks (LANs) using packet protocols transmitted over a digital data service (DDS) |
US5628028A (en) * | 1995-03-02 | 1997-05-06 | Data Translation, Inc. | Reprogrammable PCMCIA card and method and apparatus employing same |
US6093213A (en) * | 1995-10-06 | 2000-07-25 | Advanced Micro Devices, Inc. | Flexible implementation of a system management mode (SMM) in a processor |
US5819050A (en) * | 1996-02-29 | 1998-10-06 | The Foxboro Company | Automatically configurable multi-purpose distributed control processor card for an industrial control system |
US6185641B1 (en) * | 1997-05-01 | 2001-02-06 | Standard Microsystems Corp. | Dynamically allocating space in RAM shared between multiple USB endpoints and USB host |
KR100231286B1 (ko) | 1997-06-28 | 1999-11-15 | 김영환 | 패킷 라우터장치 |
US6088785A (en) * | 1998-04-15 | 2000-07-11 | Diamond Multimedia Systems, Inc. | Method of configuring a functionally redefinable signal processing system |
KR20010056663A (ko) | 1999-12-16 | 2001-07-04 | 박종섭 | 패킷 라우터를 이용한 통신 시스템의 기지국내에이치디엘씨 통신장치 |
GB2373595B (en) * | 2001-03-15 | 2005-09-07 | Italtel Spa | A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol |
US6535924B1 (en) * | 2001-09-05 | 2003-03-18 | Pluris, Inc. | Method and apparatus for performing a software upgrade of a router while the router is online |
US20030110306A1 (en) * | 2001-12-10 | 2003-06-12 | International Business Machines Corporation | Method and system for use of a field programmable gate array (FPGA) cell for controlling access to on-chip functions of a system on a chip (SOC) integrated circuit |
-
2003
- 2003-06-13 MX MXPA04012761A patent/MXPA04012761A/es active IP Right Grant
- 2003-06-13 US US10/519,157 patent/US7805766B2/en not_active Expired - Fee Related
- 2003-06-13 JP JP2004515833A patent/JP4848130B2/ja not_active Expired - Fee Related
- 2003-06-13 EP EP03739160.4A patent/EP1522164B1/en not_active Expired - Fee Related
- 2003-06-13 AU AU2003245533A patent/AU2003245533A1/en not_active Abandoned
- 2003-06-13 CN CN03814569.3A patent/CN1663170B/zh not_active Expired - Fee Related
- 2003-06-13 WO PCT/US2003/019015 patent/WO2004002055A1/en active Application Filing
-
2009
- 2009-11-04 JP JP2009252804A patent/JP2010063139A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0583261A (ja) * | 1991-09-18 | 1993-04-02 | Hitachi Ltd | 経路制御方式 |
JPH08316329A (ja) * | 1995-05-24 | 1996-11-29 | Nec Eng Ltd | 情報処理装置 |
JPH09172444A (ja) * | 1995-10-30 | 1997-06-30 | Nec Corp | マルチメディア通信プラットフォームおよびマルチメディア通信装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060155982A1 (en) | 2006-07-13 |
EP1522164B1 (en) | 2014-10-29 |
EP1522164A1 (en) | 2005-04-13 |
JP4848130B2 (ja) | 2011-12-28 |
AU2003245533A1 (en) | 2004-01-06 |
MXPA04012761A (es) | 2005-09-30 |
CN1663170B (zh) | 2010-05-26 |
US7805766B2 (en) | 2010-09-28 |
EP1522164A4 (en) | 2005-08-17 |
WO2004002055A1 (en) | 2003-12-31 |
JP2005531209A (ja) | 2005-10-13 |
CN1663170A (zh) | 2005-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010063139A (ja) | 共有構成レポジトリを有するブロードキャスト・ルータ | |
US6138185A (en) | High performance crossbar switch | |
US7197536B2 (en) | Primitive communication mechanism for adjacent nodes in a clustered computer system | |
JP2008078887A (ja) | I/o機器の共有システムと情報処理装置共有システム及びそれらに用いる方法 | |
US20020124105A1 (en) | Method and system for filtering inter-node communication in a data processing system | |
KR20050012823A (ko) | 공통 클록을 갖는 멀티-샤시 방송 라우터 | |
US8244948B2 (en) | Method and system for combining multiple SAS expanders into a SAS switch | |
JP4480315B2 (ja) | スケーラブルなマルチプロセッサネットワーク | |
US20140095754A1 (en) | Back-Off Retry with Priority Routing | |
JP2002323988A (ja) | 遠隔割り込み信号の処理方法、システムおよびネットワークインターフェースシステム | |
KR100972568B1 (ko) | 공유된 구성 저장소를 구비한 방송 라우터 | |
US8176156B1 (en) | Server identification assignment in a distributed switched storage environment | |
JP2003224592A (ja) | ポイント・ツー・ポイント相互接続ファブリックへの接続を提供するために適応スイッチを使用する装置 | |
JP4446961B2 (ja) | 要求を送るための集積回路および方法 | |
JP2960454B2 (ja) | 並列プロセッサのプロセッサ間データ転送装置 | |
JP2007503131A5 (ja) | ||
JP3001455B2 (ja) | データ転送装置 | |
JP4564278B2 (ja) | ソフト構成を用いたデータ交換 | |
CN113448565A (zh) | 对在分布式计算机系统中的可编程门装置编程的方法 | |
KR100250474B1 (ko) | 크로스바 라우팅 스위치의 전역 제어 장치 및 그 방법 | |
Hsiaw et al. | A high performance processor switch based architecture for fault tolerant computing | |
JPH0685160B2 (ja) | 多段ネットワークシステム | |
JPH0951349A (ja) | ネットワークハブ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110502 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120104 |