CN1663170B - 具有共享配置储存库的广播路由器 - Google Patents

具有共享配置储存库的广播路由器 Download PDF

Info

Publication number
CN1663170B
CN1663170B CN03814569.3A CN03814569A CN1663170B CN 1663170 B CN1663170 B CN 1663170B CN 03814569 A CN03814569 A CN 03814569A CN 1663170 B CN1663170 B CN 1663170B
Authority
CN
China
Prior art keywords
card
router
configuration
present
cards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03814569.3A
Other languages
English (en)
Other versions
CN1663170A (zh
Inventor
卡尔·克里斯坦森
查尔斯·L·约翰逊
林恩·H·阿巴克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1663170A publication Critical patent/CN1663170A/zh
Application granted granted Critical
Publication of CN1663170B publication Critical patent/CN1663170B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/60—Router architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/16—Multipoint routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/56—Routing software
    • H04L45/563—Software download or update
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254—Centralised controller, i.e. arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/45—Arrangements for providing or supporting expansion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Programmable Controllers (AREA)

Abstract

一种广播路由器(100)，包括：多个输入卡(136-1到136-N)、第一和第二路由器矩阵卡(134A和134B)、和多个输出卡(138-1到138-M)。存在于请求配置的卡上的可编程器件(142-1到142-M)发出配置请求到与共享配置信息储存库(146)一起存在于配置控制卡(140)上的主控制器(148)。在允许另外的可编程器件请求配置的时间段过去之后，主控制器(148)轮询存在于卡上的可编程器件，以确定可编程器件中的哪一个已请求了配置，并且使用保存在共享配置信息储存库(146)中的配置信息来配置已经请求配置的每一个可编程器件。

Description

具有共享配置储存库的广播路由器
本申请涉及2002年6月21日提出的美国临时专利申请第60/390,347号。
本申请还涉及如下序号的同时待审美国专利申请：
PCT/__(代理人案号IU010620)，PCT/__(代理人案号IU020157)，
PCT/__(代理人案号IU020158)，PCT/__(代理人案号IU020159)，
PCT/__(代理人案号IU020160)，PCT/__(代理人案号IU020161)，
PCT/__(代理人案号IU020162)，PCT/__(代理人案号IU020252)，
PCT/__(代理人案号IU020253)，PCT/__(代理人案号IU020254)和
PCT/__(代理人案号IU020255)，所有这些申请都转让给本申请的受让人，特此全文引用，以供参考。
技术领域
本发明涉及可编程器件，尤其涉及具有多个卡的系统，所述多个卡中的每一个具有一个或多个可利用共享配置储存库来配置的可编程器件。
背景技术
广播路由器使得其多个输出中的每一个都被分配了来自于到达该广播路由器的多个输入中的任何一个的信号。例如，N×M广播路由器含有N个输入端和M个输出端，这N个输入端和M个输出端通过使N个输入端的任何一个施加给M个输出端的每一个的路由器矩阵二耦合在一起。许多这样的广播路由器，尤其是较大的广播路由器包含单个容纳了多个一般称为“卡”的印刷电路板的机架，所述多个印刷电路板以各种结构进行互联。常常，广播路由器中容纳的许多卡是在同一广播路由器中容纳的其他卡的副本。例如，在前面通过引用并入于此的同时待审美国专利申请第10/__(代理人案号IU010620)号中，公开了1280×1280的广播路由器，在构造该广播路由器时需要使用每一个都具有32个输入端的40个相同配置的输入卡。
通常，一个或多个现场可编程门阵列(或“FPGA”)存在于这样的卡上。FPGA是一种可以在制造之后在现场进行编程的集成电路。当通过对在其中安装了例如前述承载有一个或多个FPGA的卡的广播路由器加电，或通过在加电之后将该卡插入(或“热-插入”)到广播路由器的输入/输出(或“I/O”)总线，来对所述卡加电时，必须配置在该卡上的FPGA。传统的，已通过存储器件配置了FPGA，所述存储器件例如是与FPGA一起存在于该卡上的可编程只读存储器(或“PROM”)。但是，以这种方式来配置FPGA使得在每一个承载请求配置的FPGA或其他可编程器件的卡上复制需要的配置电路和数据存储器件。这样的配置技术被证明是昂贵的，尤其是对于包含有多个在其上存在请求配置的器件的广播路由器或其他系统。
发明内容
提供一种包括多个功能卡的电子系统，每一个功能卡具有至少一个存在于其上的可编程器件。该电子系统还包括耦合至多个功能卡中的每一个的配置控制卡，用于配置存在于多个功能卡上的可编程器件。在本发明的一个方面，存在于配置控制卡上的存储器件作为共享配置信息储存库，用于保存当配置存在于多个功能卡上的可编程器件时使用的配置信息。在另一个方面，通过存在于配置控制卡上的主控制器和存在于功能卡上的外围控制器来控制存在于多个功能卡中的一个卡上的可编程器件的配置。在这一方面，外围控制器用于将来源于可编程器件的配置请求转送到主控制器。转而，主控制器从存储器子系统检索配置信息，并将检索的信息转送到外围控制器。外围控制器随后将接收到的配置信息转送到进行请求的可编程器件。
在本发明的又一个实施例中，电子系统是广播路由器，所述多个功能卡可以包括广播路由器的输入卡、输出卡和/或路由器卡，并且可编程器件可以是FPGA。
附图说明
图1是全冗余线性可扩展广播路由器的方块图；
图2是图1的全冗余线性可扩展广播路由器的第一广播路由器部件的放大方块图；
图3是图2的第一广播路由器部件的一部分的放大方块图；
图4A和4B是配置存在于图2的第一广播路由器部件中的可编程器件的方法的流程图。
具体实施方式
首先参照图1，现在更详细地描述全冗余线性可扩展广播路由器100。正如现在所看到的那样，全冗余线性可扩展广播路由器100包括相互耦合以形成较大全冗余线性可扩展广播路由器100的数个广播路由器部件。每个广播路由器部件是包括第一和第二路由器矩阵的分离路由器设备，第二路由器矩阵是第一路由器矩阵的冗余。因此，每个广播路由器含有第一和第二路由引擎，分别用于第一和第二路由器矩阵之一，每一个路由引擎在它的输入端接收相同的输入数字音频数据流，并在其输出端上放置相同的输出数字音频数据流。正如此处所公开的那样，用于构造全冗余线性可扩展广播路由器的每个广播路由器部件都是N×M大小的广播路由器。但是，完全可以设想，全冗余线性可扩展广播路由器100可以替换为由大小彼此不同的广播路由器部件构成。
正如此处进一步公开的那样，全冗余线性可扩展广播路由器100是通过将第一、第二、第三和第四广播路由器部件102、104、106和108耦合在一起而形成的。当然，当前公开的全冗余线性可扩展广播路由器100由4个广播路由器部件组成纯粹是举个例子。因此，应该清楚地认识到，按照本发明的原理构造的全冗余线性可扩展广播路由器100可以利用各种其它数目的广播路由器部件来形成。第一、第二、第三和第四广播路由器部件102、104、106和108当以本文公开的方式全部连接时，集体(collectively)形成全冗余线性可扩展广播路由器100，并可以一起存放在如图1所示的公用机架中，或者如果需要的话，存放在分立的机架中。虽然如以前所述，广播路由器部件102、104、106和108可以具有彼此不同的大小，或者可选地，可以全部具有相同的N×M大小，但已经证明适合于此处设想使用的大小是256×256。并且，全冗余线性可扩展广播路由器100的适当配置将能耦合每一个大小为256×256的5个广播路由器部件，从而导致产生1,280×1,280的广播路由器。
第一广播路由器部件102由第一路由器矩阵102A和用于在第一路由器矩阵102A出现故障的情况下取代该第一路由器矩阵102A的第二(或“冗余”)路由器矩阵102B组成。类似地，全冗余线性可扩展广播路由器100的第二、第三和第四广播路由器部件104、106和108中的每一个分别由第一路由器矩阵104A、106A和108A以及分别用于在它们出现故障的情况下取代所述第一路由器矩阵104A、106A和108A的第二冗余路由器矩阵104B、106B和108B组成。当然，指定第二路由器矩阵102B、104B、106B和108B为冗余矩阵，以便在第一路由器矩阵102A、104A、106A和108A发生故障时作为备份使用纯粹是任意的，并且完全可以设想，位于广播路由器部件内的路由器矩阵对的任何一个都可以作为存在那个广播路由器部件内的路由器矩阵对中的另一个的备份。
正如从图1中进一步看到，第一广播路由器部件102的第一路由器矩阵102A、第二广播路由器部件104的第一路由器矩阵104A、第三广播路由器部件106的第一路由器矩阵106A、和第四广播路由器部件108的第一路由器矩阵108A以遵从全连接拓扑结构的路由器矩阵的第一种配置耦合在一起。类似地，第一广播路由器部件102的第二路由器矩阵102B、第二广播路由器部件104的第二路由器矩阵104B、第三广播路由器部件106的第二路由器矩阵106B、和第四广播路由器部件108的第二路由器矩阵108B以像第一种配置那样遵从全连接拓扑结构的第二种配置耦合在一起。在全连接拓扑结构中，路由器矩阵配置的每个路由器矩阵通过分离链路与形成该种路由器矩阵配置一部分的每一个其它路由器矩阵耦合。
因此，对于路由器矩阵的第一种配置，第一、第二和第三双向链路110、112和114将第一广播路由器部件102的第一路由器矩阵102A分别与第二广播路由器部件104的第一路由器矩阵104A、第三广播路由器部件106的第一路由器矩阵106A、和第四广播路由器部件108的第一路由器矩阵108A相耦合。另外，第四和第五双向链路116和118将第二广播路由器部件104的第一路由器矩阵104A分别与第三广播路由器部件106的第一路由器矩阵106A、和第四广播路由器部件108的第一路由器矩阵108A相耦合。最后，第六双向链路120将第三广播路由器部件106的第一路由器矩阵106A与第四广播路由器部件108的第一路由器矩阵108A相耦合。
类似地，对于路由器矩阵的第二种配置，第一、第二和第三双向链路122、124和126将第一广播路由器部件102的第二路由器矩阵102B分别与第二广播路由器部件104的第二路由器矩阵104B、第三广播路由器部件106的第二路由器矩阵106B、和第四广播路由器部件108的第二路由器矩阵108B相耦合。另外，第四和第五双向链路128和130将第二广播路由器部件104的第二路由器矩阵104B分别与第三广播路由器部件106的第二路由器矩阵106B、和第四广播路由器部件108的第二路由器矩阵108B相耦合。最后，第六双向链路132将第三广播路由器部件106的第二路由器矩阵106B与第四广播路由器部件108的第二路由器矩阵108B相耦合。
现在将更加详细地描述广播路由器部件102、104、106和108。图2示出了第一广播路由器部件102。另一方面，第二、第三和第四广播路由器部件104、106和108与第一广播路由器部件102类似地配置。因此，不需要更加详细地描述第二、第三和第四广播路由器部件104、106和108。应当注意，为了描述的简洁，在下面的描述中省略了来源于第二、第三和第四广播路由器部件104、106和108的、到第一广播路由器部件102的输入。在前面通过引用并入于此的同时待审美国专利申请第10/__(代理人案号IU020160)号中论述了这样的输入的进一步的细节。
如现在所看到的，第一广播路由器部件102包括第一路由器矩阵卡134A以及与第一路由器矩阵卡134A同样配置的第二路由器矩阵卡134B。在广播路由器100的机架(未示出)中可滑动地容纳并可支持地安装第一和第二路由器矩阵卡134A和134B中的每一个。当然，尽管当实践此处公开的本发明的某个方面时不需要使用多个路由器矩阵卡，但是通常优选使用多个路由器矩阵卡，因为其有利于广播路由器100的连续的正确操作以及发生故障的路由器矩阵卡的修理和/或替换，而不会扰乱正常工作的路由器矩阵卡。
同样由机架可滑动地容纳并可支持地安装的是输入卡136-1到136-N和输出卡138-1至138-N。每一个输入卡136-1到136-N耦合到第一路由器矩阵卡134A和第二路由器矩阵卡134B。同样，每一个输出卡138-1至138-N耦合到第一路由器矩阵卡134A和第二路由器矩阵卡134B。当然，尽管在图2中示出了分离的输入和输出卡136-1到136-N和138-1至138-N，但是应当清楚的知道，如果需要，存在于例如输入卡136-N和输出卡138-1的输入和输出卡两者上的功能可以替换为置于单个I/O卡上。此外，尽管图1示出了分离的输入和输出卡136-1到136-N和138-1至138-N，但是完全可以设想，取决于其上的可用空间，图示为存在于例如输入卡136-1的输入卡、例如输出卡138-1的输出卡、或这两者上的全部或部分功能可以替换为存在于第一路由器矩阵卡134A、第二路由器矩阵卡134B或它们的某些结合上。
存在于每一个输入卡136-1到136-N上的是输入信号选择电路(未示出)。该输入信号选择电路123从由此接收的多个输入信号中选择将被传送到第一路由器矩阵卡122A和第二路由器矩阵卡122B两者的输入信号。如此处所公开的，第一和第二路由器卡134A和134B中的每一个从输入卡136-1到136-N中的每一个接收N个输入数字音频数据流中的一个。当然，这样的配置纯粹是示例性的，完全可以设想，可以从输入卡136-1到136-N中的一个中接收N个输入数字音频数据流中的多个。另外，N个输入数字音频数据流中的每一个都被路由到第二、第三和第四广播路由器部件104、106和108中的每一个的第一路由器卡和第二路由器卡。类似地，第一和第二路由器卡134A和134B中的每一个分别从第二、第三和第四广播路由器部件104、106和108接收输入数字音频数据流N+1到2N、2N+1到3N、和3N+1到4N。这样，第一路由器矩阵卡134A和第二路由器矩阵卡134B接收同样的4N个输入。
存在于第一和第二路由器矩阵卡134A和134B中的每一个上的功能允许其M个输出中的每一个连接到到达它的4N个输入中所选的一个。通过控制电路(未示出)来控制从4N个输入中选择M个输出中的每一个都与其相连接的特定的一个。相同地控制第一和第二路由器矩阵卡134A和134B，从而第一路由器矩阵卡134A的M个输出数字音频数据流与第二路由器矩阵卡134B的M个输出数字音频数据流相同。M个输出数字音频数据流中的每一个从第一和第二路由器矩阵卡134A和134B中传播到输出卡138-1到138-M中相应的一个。存在于每一个输出卡138-1到138-M上的是输出信号选择电路(未示出)，该输出信号选择电路从从第一路由器矩阵卡134A接收到的第一输出数字音频数据流和从第二路由器矩阵卡134B接收到的第二输出数字音频数据流中选择将要输出到第一广播路由器部件102的数字音频数据流。
如下面将要更加全面描述的，输入卡136-1到136-N中的每一个、第一路由器矩阵卡134A、第二路由器矩阵卡134B、和输出卡138-1到138-M中的每一个包括一个或多个例如FPGA的可编程器件，每当对广播路由器100加电，或每当把在其上存在可编程器件的卡热插入广播路由器100的I/O总线时，要求配置所述可编程器件。耦合到输入卡136-1到136-N中的每一个、第一路由器矩阵卡134A、第二路由器矩阵卡134B、和输出卡138-1到138-M中的每一个的配置控制卡140将配置信息提供给存在于其上的FPGA或其他可编程器件。与输入卡136-1到136-N、第一路由器矩阵卡134A、第二路由器矩阵卡134B、和输出卡138-1到138-M类似，配置控制卡140可滑动地容纳在第一广播路由器部件102的机架中，并由该机架可支持地安装。
当然，FPGA仅仅是一种类型的、在加电时需要配置信息的可编程器件，完全可以设想，在输入卡136-1到136-N中的一个或多个、第一路由器矩阵卡134A、第二路由器矩阵卡134B、和输出卡138-1到138-M中的一个或多个中可以存在其他类型的需要配置信息的可编程器件，以代替FPGA或者与FPGA共同存在。类似地，尽管图2示出了三种耦合到配置控制卡140以便从该配置控制卡接收配置信息的卡——输入卡、路由器矩阵卡、和输出卡，但是完全可以设想，在其上存在一个或多个FPGA或其他可编程器件的各种卡可以耦合到配置控制卡140以接收可编程信息。此外，尽管图2将举例说明的所有种类的卡都图示为连接到配置控制卡140，以便从该配置控制卡接收配置信息，但是可以设想，一个或多个举例说明的种类的卡可以不需要配置信息，或可选地，可以不耦合到配置控制卡140以接收配置信息。最后，尽管图2示出了专用卡——具体地说，配置控制卡140——来配置存在于输入卡136-1到136-N、第一路由器矩阵卡134A、第二路由器矩阵卡134B、和输出卡138-1到138-M上的可编程器件，但是应当清处地理解，配置存在于输入卡136-1到136-N、第一路由器矩阵卡134A、第二路由器矩阵卡134B、和输出卡138-1到138-M上的可编程器件所需的功能可以替换为存在于一个多功能卡上，例如代替广播路由器部件102执行其他控制功能的卡。
下面参见图3，将详细描述配置控制卡140和输出卡138-1到138-M之间的相互连接。尽管在图3中，可以看到配置控制卡140和输出卡138-1到138-M两者的附加部件，但是应当清楚地知道，图3已经被极大地简化了，并且为了容易描述，省略了配置控制卡140和输出卡138-1到138-M两者的、理解本发明所不需要的各种部件。还应当知道，尽管没有在图3中图示说明，但是输入卡136-1到136-N中的每一个、第一路由器矩阵卡134A和第二路由器矩阵卡134B：(1)在其上存在与存在于输出卡138-1到138-M上的部件相同的附加部件；(2)都相类似地与配置控制卡140相互连接；和(3)都以相同的方式配置。
如现在所看到的，存在于输出卡138-1到138-M中的每一个上的是FPGA142-1到142-M以及与FPGA 142-1到142-M相耦合的外围控制器144-1到144-M。另一方面，存在于配置控制卡140上的是存储器146和耦合到存储器146的主控制器148，所述存储器146用作用于FPGA 142-1到142-M中的每一个的配置信息的共享储存库。最后，主控制器148耦合到外围控制器144-1到144-M中的每一个。如下面将要更加全面地描述的，前面提到的FPGA142-1到142-M、外围控制器144-1到144-M、主控制器148和存储器146之间的链接用于使得能够响应于从FPGA 142-1到142-M流动到存储器146的信号，而使控制信息从存储器146流动到FPGA 142-1到142-M。但是，应当注意，尽管图3示出了一系列分离的外围控制器144-1到144-M，每一个对应于FPGA 142-1到142-M中的一个，但是完全可以设想，存在于每个外围控制器中的功能可以替换为置于相应的FPGA中。当然，在这样的结构中，FPGA 142-1到142-M中的每一个将直接耦合到主控制器148。此外，FPGA142-1到142-M将执行在下面描述为由外围控制器144-1到144-M执行的那些功能。
存储器146被划分为多个区域，每个区域保留关于一种可编程器件的配置信息。在图3中，存储器146包括第一区域149-1，在该区域中保存配置第一类型的器件所需的信息，所述第一类型的器件例如存在于输出卡138-1到138-M上的可编程器件；第二区域149-2，在该区域中保存配置第二类型的器件所需的信息，所述第二类型的器件例如存在于输入卡136-1到136-N上的可编程器件；和第三区域149-3，在该区域中保存配置第三类型的器件所需的信息，所述第三类型的器件例如第一和第二路由器矩阵卡134A和134B。优选地，一般在将存储器146焊接到配置控制卡140之前，经由JTAG端口或另一程序设计端口将保存在存储器146中的配置信息编程到存储器146中。当然，尽管图3示出了可以根据在其上存在可编程器件的板的类型，来相互区分存储器146为其保留了配置信息的、多种类型的可编程器件，但是应当清楚地知道，可以进一步设想，所述多种类型的可编程器件可以替换为存在于一种类型的板上。
下面参照图4，现在详细说明利用共享配置信息储存库，具体地说，保存在存储器146中的配置信息，来配置例如存在于多个卡(此处为输出卡138-1到138-M)上的FPGA 142-1到142-M的多个可配置器件的方法。但是，在进一步公开上述内容之前应当注意，本发明可以用于各种配置技术。一种这样的技术涉及共同的器件类型的多个器件的配置。在这样的技术中，将在存储器146中保存单个配置文件，例如FPGA配置文件149-1。认为这一技术在单个个配置文件可以用于配置多个可编程器件的情况中特别有利。另一种技术涉及不同器件类型的多个可编程器件的配置。在这样的技术中，必须在存储器146中保存多个配置文件，例如第一、第二和第三配置文件149-1、149-2和149-3。
在进一步描述这些技术的之前，将给出与短语“不同类型的可编程器件”有关的、当前使用的术语“不同类型”的进一步的解释。更具体的，除了对其用法的通常的理解之外，如此处所使用的，短语“不同类型”的可编程器件意思是包括相同物理类型的可编程器件，如果这样的器件需要不同的配置信息的话。例如，配置存在于输入卡上的FPGA可能需要第一组指令，而配置存在于路由器卡上的FPGA可能需要不同于第一组指令的第二组指令。如果是这样，认为存在于输入卡上的FPGA相对于存在于路由器卡上的FPGA是不同类型的可编程器件。相反，认为可以使用同一组指令来配置的任何两个可编程器件是相同类型的可编程器件，无论他们物理上是否相同。
现在将参照图4描述配置多个相同类型的多个可编程器件的方法。该方法开始于步骤150，在步骤152，例如FPGA 142-1的可编程器件发出配置请求到与进行请求的可配置器件一起存在于共同的板上的外围控制器，此处该外围控制器是与FPGA 142-1一起存在于输出卡138-1上的外围控制器144-1。发出配置请求可以由多个事件来触发。例如，通过将输出卡138-1插入第一广播路由器部件102的输入/输出(或“I/O”)总线的插槽(未示出)或通过对第一广播路由器部件102自身加电来对FPGA 142-1加电，将使得FPGA 142-1发出配置请求。转而，接收配置请求的外围控制器(此处是外围控制器144-1)将该请求转发到主控制器148，主控制器在步骤154接收配置请求。当然，如果存在于外围控制器144-1中的功能替换为存在于FPGA 142-1中，则FPGA142-1将前面提到的配置请求直接发到主控制器148。
当主控制器148在步骤154检测到配置请求的到达时，该方法继续到步骤156，在该步骤，主控制器148将在预先选定的时限内等待附加配置请求的到达。例如，如果通过对第一广播路由器部件102加电来触发发出所检测到的配置请求，可以设想，对于与输出卡138-1类似配置的卡上存在的FPGA的配置请求将在由FPGA 142-1发出检测到的配置请求之后很快到达。继续到步骤158，如果预先选定的、主控制器将在此期间等待另一配置请求的时限尚未期满，则该方法返回到步骤156，以等待另一个配置请求。但是，如果在步骤158确定预先选定的时限已经期满，则所述方法继续到步骤160，在该步骤，主控制器148开始配置请求配置的可编程器件。
由于只要配置一种类型的器件，所述方法从步骤160继续到步骤164，在该步骤，主控制器148开始检查与其相耦合的可编程器件，以识别哪个可编程器件请求了配置。为此，在步骤164，主控制器148从与其相耦合的多个可编程器件中选择第一可编程器件。例如，主控制器148可以选择FPGA142-1。当然，由于耦合至主控制器148的所有可编程器件是相同类型的，主控制器148不需要考虑所选择的可编程器件的类型。随后，所述方法继续到步骤166，在该步骤，主控制器148询问耦合到所选择的可编程器件(此处为FPGA 142-1)的外围控制器(此处为外围控制器144-1)，以确定所选择的可编程器件是否已经请求了配置。在步骤166，如果主控制器148确定被询问的外围控制器已经为所选择的可编程器件发出了配置请求，则所述方法继续到步骤168，在该步骤，主控制器148配置所选择的可编程器件。为此，主控制器148检索保存在存储器146的第一区域149-1中的配置信息，并将检索的配置信息转送到外围控制器144-1。外围控制器144-1随后利用接收到的配置信息以传统的方式办理FPGA 142-1的配置。当然，如果存在于外围控制器144-1中的功能替换为存在于FPGA 142-1中，则主控制器将直接询问FPGA142-1，以确定FPGA 142-1是否已经请求了配置。如果已经请求了配置，主控制器148随后将检索的配置转送到FPGA 142-1。
当在步骤168完成了FPGA 142-1的配置，或者当在步骤166确定FPGA142-1从未发出配置请求时，所述方法继续到步骤170。在步骤170，确定是否存在其它需要就它们是否已经发出了配置请求而进行检查的可编程器件。如果存在其它需要检查的可编程器件，所述方法继续到步骤172，在该步骤中，选择下一个可编程器件。所述方法随后返回到步骤166，以便以前述的方法进行进一步的处理。但是，如果在步骤172中确定已经轮询了所述的可编程器件以便确定他们是否已经发出了配置请求，则所述方法将继续到其终止的步骤178。
再次返回图4，将详细说明再一次利用共享配置信息储存库在具有多个卡的系统中配置多个可编程器件的方法，其中在所述多个卡上存在多种类型的可编程器件。如前所述，该方法开始于步骤150，在步骤152，还是例如FPGA142-1的可编程器件发出配置请求到与进行请求的可配置器件一起存在于共同的板上的外围控制器，此处该外围控制器还是与FPGA 142-1一起存在于输出卡138-1上的外围控制器144-1。转而，接收配置请求的外围控制器(此处是外围控制器144-1)将该请求转送到主控制器148，主控制器在步骤154接收配置请求。当然，如果存在于外围控制器144-1中的功能替换为存在于FPGA142-1中，则FPGA 142-1将前面提到的配置请求直接发到主控制器148。
当主控制器148在步骤154检测配置请求的到达时，该方法继续到步骤156，在该步骤，主控制器148将在预先选定的时限内等待附加配置请求的到达。继续到步骤158，如果主控制器将在此期间等待附加配置请求的预先选定的时限尚未期满，则该方法返回到步骤156，以等待附加配置请求。但是，如果在步骤158确定预先选定的时限已经期满，则所述方法继续到步骤160，在该步骤，主控制器148开始配置请求配置的可编程器件。
由于在本发明的这一实施例中，可以有多种类型的请求配置的可编程器件，在步骤162，主控制器148选择第一类型的可编程器件来配置。预期可以使用各种技术来确定在步骤162中所选择的器件的特定类型。例如，在步骤154检测到其初始配置请求的器件类型可以是在步骤162中选择的器件类型。根据这一技术，在接收到附加配置请求时，主控制器148将关于器件类型而检查接收到每个配置请求，并保存在预先选定的时限期满之前接收到关于它的至少一个配置请求的所有类型的器件的列表。继续到步骤164，主控制器148开始检查可编程器件，看看它们是否已请求了配置。此外，主控制器148检查可编程器件以便确定他们是否已请求了配置的处理可以被容易地改变。例如，主控制器148可以轮询与可编程器件相关联的每个外围控制器，以确定：(1)相关的可编程器件是否是所选择的器件类型；和(2)外围控制器是否已经代表可编程器件发出了配置请求。当然，如果存在于外围控制器中的功能替换为存在于相应的可编程器件中，则主控制器将直接轮询每个外围控制器，以确定：(1)可编程器件是否是所选择的器件类型；和(2)可编程器件是否已发出了配置请求。主控制器将直接询问FPGA 142-1，以确定FPGA142-1是否已经请求了配置。
在步骤166，如果主控制器148确定被询问的外围控制器已经为所选择的可编程器件发出了配置请求，并且所选择的可编程器件是所述选择的类型，则所述方法继续到步骤168，在该步骤，主控制器148配置所选择的可编程器件。为此，主控制器检索在存储器146的、保存进行请求的可编程器件类型的配置信息的区域中保存的配置信息，并将检索的配置信息转送到外围控制器144-1。外围控制器144-1随后利用接收到的配置信息以传统的方式办理FPGA 142-1的配置。当然，如果存在于外围控制器中的功能替换为存在于所选择的可编程器件中，则在步骤166，主控制器148替换为确定所选择的可编程器件是否已发出了配置请求并且是否是所选择的类型，在步骤168，主控制器148将检索的配置信息转送到FPGA 142-1。
当在步骤168完成了FPGA 142-1的配置，或者当在步骤166确定FPGA142-1从未发出配置请求时，所述方法继续到步骤170。在步骤170，确定是否存在其它需要就它们是否已经发出了配置请求以及它们是否是所选择的可编程器件类型而进行检查的可编程器件。如果存在其它需要检查的可编程器件，所述方法继续到步骤172，在该步骤中，选择下一个可编程器件。所述方法随后返回到步骤166，以便以前述的方法进行进一步的处理。但是，如果在步骤172中确定已经轮询了所述的可编程器件以便确定他们是否已经发出了配置请求以及他们是否是所选择的可编程器件类型，则所述方法将继续到步骤174，在该步骤，主控制器148确定是否存在已请求了配置的、其它类型的可编程器件。例如，主控制器148可以检查请求配置的可编程器件类型的列表，看看是否存在尚未被配置的、其它类型的可编程器件。如果存在需要配置的其它类型的可编程器件，则所述方法继续到步骤176，在该步骤，主控制器148选择下一类型的可编程器件，以进行配置。所述方法随后返回到步骤164，以便以前述的方法进行进一步的处理。但是，如果在步骤174中确定已经配置了所有类型的、请求配置的可编程器件，则所述方法将在步骤178结束。
当然，存在多种实践本发明实施例的方法，其中使用共享配置信息储存库来配置多种类型的可编程器件，其不需要主控制148保存请求配置的可编程器件类型的列表，或者对于每一个请求了配置的可编程器件类型轮询一次每一个可编程器件。这样，在开始配置进行请求的可编程器件之后，主控制器148将询问所选择外围控制器，与之相关联的可编程器件是否请求了配置。如果外围控制器指出可编程器件已经请求了配置，则主控制器148将就与外围控制器相关联的可编程器件的类型进行询问。主控制器148可以使用这一信息从存储器146检索适当的配置信息，并继续进行如上所述的可编程器件的配置。主控制器148随后将选择下一个可编程器件，并重复这一处理直到已经轮询过所有的可编程器件以确定他们是否已经请求了配置，并且如果请求了配置，是否已得到配置。应当理解，上述方法减少了为了配置所有进行请求的可编程器件主控制148必须进行传递的数目。上述方法还消除了对于主控制器148保存请求配置的可编程器件类型的列表的任何需要。
因此，这里已经公开和图解说明了具有用于配置多个可编程器件的共享配置信息储存库的广播路由器，所述多个可编程器件中的每一个位于广播路由器内不同的板上。共享配置信息储存库可以用来配置其中每一个位于相同板类型的不同板上多个可编程器件，或者可以用来配置其中每一个位于不同板类型的不同板上多个可编程器件。通过以这种方式配置广播路由器，通过消除对于用于每一个可编程器件的分离存储器件的需要而实现了存储器资源的相当大的节省。
当然，虽然此处已经显示和描述了本发明的优选实施例，但本领域的普通技术人员可以在不偏离本发明的精神或原理的情况下，作出各种各样的修改和其它改变。因此，本发明的保护范围不局限于此处所述的实施例，而是只由所附权利要求书来限定。

Claims (20)

1.一种电子系统(100)，包括：
多个功能卡(138-1到138-M)，每一个功能卡具有至少一个存在于其上的可编程器件(142-1到142-M)；
耦合至所述多个功能卡(138-1到138-M)中的每一个的配置控制卡(140)；其中所述配置控制卡(140)配置存在于所述多个功能卡(138-1到138-M)中的每一个上的所述至少一个可编程器件(142-1到142-M)；和
存在于所述多个功能卡(138-1到138-M)中的每一个上的外围控制器(144-1到144-M)；
所述外围控制器(144-1到144-M)中的每一个办理：
(1)将来源于与所述外围控制器(144-1到144-M)一起存在于所述多个功能卡(138-1到138-M)中的一个上的所述可编程器件(142-1到142-M)的对于配置的请求转送到所述配置控制卡(140)；和
(2)将由所述配置控制卡(140)提供的配置信息转送到与所述外围控制器(144-1到144-M)一起存在于所述多个功能卡(138-1到138-M)中的一个上的所述可编程器件(142-1到142-M)。
2.如权利要求1所述的电子系统，还包括：
存在于所述配置控制卡(140)上的存储器子系统(146)；
其中所述配置控制卡(140)利用在所述存储器子系统(146)中存储的配置信息来配置存在于所述多个功能卡(138-1到138-M)中的每一个上的所述至少一个可编程器件(142-1到142-M)。
3.如权利要求2所述的电子系统，其中所述配置控制卡(140)还包括：
主控制器(148)，其耦合至所述存储器子系统(146)和所述多个功能卡(138-1到138-M)；
所述主控制器(148)利用在所述存储器子系统(146)中存储的所述配置信息来配置所述多个功能卡(138-1到138-M)中的每一个。
4.如权利要求3所述的电子系统，其中存在于所述多个功能卡(138-1到138-M)中的每一个上的所述至少一个可编程器件(142-1到142-M)中的每一个是现场可编程门阵列FPGA。
5.如权利要求3所述的电子系统，其中：
所述外围控制器(144-1到144-M)中的每一个办理：(1)将来源于与所述外围控制器(144-1到144-M)一起存在于所述多个功能卡(138-1到138-M)中的一个上的所述可编程器件(142-1到142-M)的对于配置的请求转送到所述主控制器(148)；和(2)将由所述主控制器(148)提供的配置信息转送到与所述外围控制器(144-1到144-M)一起存在于所述多个功能卡(138-1到138-M)中的一个上的所述可编程器件(142-1到142-M)。
6.如权利要求2所述的电子系统，其中所述多个功能卡(138-1到138-M)还包括：
多个第一类型的功能卡(136-1到136-N)，所述第一类型的功能卡(136-1到136-N)请求用于配置其的第一组指令；
多个第二类型的功能卡(138-1到138-M)，所述第二类型的功能卡(138-1到138-M)请求用于配置其的第二组指令；
所述第一组指令存储在所述存储器子系统(146)的第一区域(149-1)中，所述第二组指令存储在所述存储器子系统(146)的第二区域(149-2)中；
其中所述配置控制卡(140)利用存储在所述存储器子系统(146)的所述第一区域(149-1)中的所述第一组指令来配置所述多个第一类型的功能卡(136-1到136-N)，所述配置控制卡(140)利用存储在所述存储器子系统(146)的第二区域(149-2)中的所述第二组指令来配置所述多个第二类型的功能卡(138-1到138-M)。
7.如权利要求6所述的电子系统，其中所述配置控制卡(140)还包括：
主控制器(148)，耦合至所述存储器子系统(146)、所述多个第一类型的功能卡(136-1到136-N)和所述多个第二类型的功能卡(138-1到138-M)；
所述主控制器(148)利用在所述存储器子系统(146)的所述第一区域(149-1)中存储的所述第一组指令来配置所述多个第一类型的功能卡(136-1到136-N)中的每一个；和
所述配置控制卡(140)利用在所述存储器子系统(146)的所述第二区域(149-2)中存储的所述第二组指令来配置所述多个第二类型的功能卡(138-1到138-M)中的每一个。
8.如权利要求7所述的电子系统，还包括：
所述外围控制器(144-1到144-M)中的每一个办理：将来源于与所述外围控制器(144-1到144-M)一起存在于所述多个功能卡(136-1到136-N，138-1到138-M)中的一个上的所述可编程器件(142-1到142-M)的对于配置所述第一类型的所述功能卡的请求转送到所述主控制器(148)；和
所述外围控制器(144-1到144-M)中的每一个还办理：将由所述主控制器(148)提供的配置信息转送到与所述外围控制器(144-1到144-M)一起存在于所述多个功能卡(136-1到136，138-1到138-M)中的一个上的所述可编程器件(142-1到142-M)。
9.一种广播路由器(100)，包括：
第一路由器卡(134A)，具有输入端、输出端和至少一个存在于其上的可编程器件(142-1到142-M)；
多个输入卡(136-1到136-N)，所述多个输入卡(136-1到136-N)中的每一个耦合至所述路由器卡(134A)的所述输入端，并具有至少一个存在于其上的可编程器件(142-1到142-M)；
多个输出卡(138-1到138-M)，所述多个输出卡(138-1到138-M)中的每一个耦合至所述路由器卡(134A)的所述输出端，并具有至少一个存在于其上的可编程器件(142-1到142-M)；和
配置控制卡(140)，其耦合至所述路由器卡(134A)、所述多个输入卡(136-1到136-N)中的每一个和所述多个输出卡(138-1到138-M)中的每一个，所述配置控制卡(140)配置存在于所述路由器卡(134A)上的所述至少一个可编程器件(142-1到142-M)、所述多个输入卡(136-1到136-N)中的每一个和所述多个输出卡(138-1到138-M)中的每一个。
10.如权利要求9所述的广播路由器，还包括：
第二路由器卡(134B)，具有输入端、输出端和至少一个存在于其上的可编程器件(142-1到142-M)；
所述多个输入卡(136-1到136-N)中的每一个还耦合至所述第二路由器卡(134B)的所述输入端；所述多个输出卡(138-1到138-M)中的每一个还耦合至所述第二路由器卡(134B)的所述输出端；
所述配置控制卡还配置存在于所述第二路由器卡(134B)上的所述至少一个可编程器件(142-1到142-M)。
11.如权利要求9所述的广播路由器，还包括：
存在于所述配置控制卡(140)上的存储器子系统(146)，所述存储器子系统(146)包括第一区域(149-1)、第二区域(149-2)和第三区域(149-3)；
其中所述配置控制卡(140)利用存储在所述第一区域(149-1)中的配置信息来配置存在于所述多个输入卡(136-1到136-N)中的每一个上的所述至少一个可编程器件(142-1到142-M)，利用存储在所述第二区域(149-2)中的配置信息来配置存在于所述第一路由器卡(134A)上的所述至少一个可编程器件(142-1到142-M)，利用存储在所述第三区域(149-3)中的配置信息来配置存在于所述多个输出卡(138-1到138-M)中的每一个上的所述至少一个可编程器件(142-1到142-M)。
12.如权利要求11所述的广播路由器，其中存在于所述多个输入卡(136-1到136-N)中的每一个上、所述第一路由器卡(134A)上、所述多个输出卡(138-1到138-M)中的每一个上的所述可编程器件(142-1到142-M)中的每一个是现场可编程门阵列FPGA。
13.如权利要求12所述的广播路由器，其中所述配置控制卡(140)还包括：
主控制器(148)，耦合至所述存储器子系统(146)、所述多个输入卡(136-1到136-N)中的每一个、所述第一路由器卡(134A)和所述多个输出卡(138-1到138-M)；
所述主控制器(148)利用在所述存储器子系统(146)的所述第一区域(149-1)中存储的第一组指令来配置所述多个输入卡(136-1到136-N)中的每一个的所述至少一个FPGA(142-1到142-M)，利用在所述存储器子系统(146)的所述第二区域(149-2)中存储的第二组指令来配置所述第一路由器卡(134A)的所述至少一个FPGA(142-1到142-M)，和利用在所述存储器子系统(146)的所述第三区域(149-3)中存储的第三组指令来配置所述多个输出卡(138-1到138-M)中的每一个的所述至少一个FPGA(142-1到142-M)。
14.如权利要求13所述的广播路由器，还包括：
第二路由器卡(134B)，具有输入端、输出端和至少一个存在于其上的FPGA(142-1到142-M)；
所述多个输入卡(136-1到136-N)中的每一个还耦合至所述第二路由器卡(134B)的所述输入端；
所述多个输出卡(138-1到138-M)中的每一个还耦合至所述第二路由器卡(134B)的所述输出端；
所述主控制器(148)利用在所述存储器子系统(146)的所述第二区域(149-2)中存储的所述第二组指令来配置所述第二路由器卡(134B)的所述至少一个FPGA(142-1到142-M)。
15.如权利要求14所述的广播路由器，还包括：
存在于所述多个输入卡(136-1到136-N)中的每一个上、所述第一和第二路由器卡(134A和134B)上和所述多个输出路由器卡(138-1到138-M)中的每一个上的外围控制器(144-1到144-M)；
所述外围控制器(144-1到144-M)中的每一个办理：将来源于与所述外围控制器(144-1到144-M)一起存在于所述多个输入卡(136-1到136-N)中的一个上、所述第一路由器卡(134A)上、所述第二路由器卡(134B)上或所述多个输出卡(138-1到138-M)中的一个上的所述FPGA(142-1到142-N)的对于配置的请求转送到所述主控制器(148)；和
所述外围控制器(144-1到144-M)中的每一个还办理：将由所述主控制器(148)提供的配置信息转送到与所述外围控制器(144-1到144-M)一起存在于所述多个输入卡(136-1到136-N)中的一个上、所述第一路由器卡(134A)上、所述第二路由器卡(134B)上或所述多个输出卡(138-1到138-M)中的一个上的所述FPGA(142-1到142-N)。
16.一种用于配置广播路由器(100)的方法，所述广播路由器(100)具有至少一个在其上存在一个或多个可配置器件(142-1到142-M)的卡(134A到134B，136-1到136-N，138-1到138-M)，所述方法包括：
发出第一配置请求，所述第一配置请求由存在于所述至少一个卡(134A到134B，136-1到136-N，138-1到138-M)中的第一个卡上的第一可配置器件(142-1到142-M)发出；
从共享配置储存库(146)检索配置信息；和
利用从所述共享配置储存库(146)检索到的所述配置信息来配置所述进行请求的可配置器件(142-1到142-M)。
17.如权利要求16所述的方法，还包括；
当所述广播路由器(100)具有两个或多个在其上存在一个或多个可配置器件(142-1到142-M)的卡(134A到134B，136-1到136-N，138-1到138-M)时，发出第二配置请求，所述第二配置请求由存在于所述至少一个卡(134A到134B，136-1到136-N，138-1到138-M)中的第二个卡上的第二可配置器件(142-1到142-M)发出；
从所述共享配置储存库(146)检索所述配置信息；和
利用从所述共享配置储存库(146)检索到的所述配置信息来配置所述进行请求的第二可配置器件(142-1到142-M)；
其中使用相同的配置信息来配置所述进行请求的第一和第二可配置器件(142-1到142-M)。
18.如权利要求16所述的方法，其中所述广播路由器(100)包括至少一个第一类型的卡(136-1到136-N)和至少一个第二类型的卡(138-1到138-M)，所述至少一个第一和第二类型的卡(136-1到136-N，138-1到138-M)中的每一个具有至少一个存在于其上的可配置器件(142-1到142-M)，所述方法还包括：
在所述共享配置储存库(146)的第一区域(149-1)中存储第一组指令；
在所述共享配置储存库(146)的第二区域(149-2)中存储第二组指令；
如果所述进行请求的可配置器件(142-1到142-M)存在于所述至少一个第一类型的卡(136-1到136-N)上，则检索所述第一组指令；
如果所述进行请求的可配置器件(142-1到142-M)存在于所述至少一个第二类型的卡(138-1到138-M)上，则检索所述第二组指令；如果所述进行请求的可配置器件(142-1到142-M)存在于所述至少一个第一类型的卡(136-1到136-N)上，则利用从所述共享配置储存库(146)的所述第一区域(149-1)中检索的所述第一组指令来配置所述进行请求的可配置器件(142-1到142-M)；如果所述进行请求的可配置器件(142-1到142-M)存在于所述至少一个第二类型的卡(138-1到138-M)上，则利用从所述共享配置储存库(146)的第二区域(149-2)中检索的所述第二组指令来配置所述进行请求的可配置器件(142-1到142-M)。
19.如权利要求16所述的方法，其中所述广播路由器(100)还包括在其上存在主控制器(148)和所述共享配置储存库(146)的配置控制卡(140)，所述方法进一步包括：
所述主控制器(148)检测由存在于所述至少一个卡(134A到134B，136-1到136-N，138-1到138-M)中的所述第一个卡上的所述一个或多个可配置器件(142-1到142-M)中的所述第一可配置器件发出的第一配置请求；
所述主控制器在所述检测的第一配置请求之后的时限期满时开始配置算法，所述时限允许所述一个或多个可配置器件(142-1到142-M)中的另外一个在所述配置算法开始之前请求配置，当存在不止一个可配置器件时实现所述另外一个可配置器件。
20.如权利要求19所述的方法，其中所述配置算法还包括：
选择存在于所述广播路由器(100)的所述至少一个卡(134A到134B，136-1到136-N，138-1到138-M)中一个卡上的第一可配置器件；
询问所选择的可配置器件是否希望进行配置；
如果所选择的可配置器件指示其希望进行配置，则将配置信息传播到所选择的可配置器件；
选择存在于所述广播路由器(100)的所述至少一个卡(134A到134B，136-1到136-N，138-1到138-M)中一个卡上的下一个可配置器件；和
重复所述询问、传播和选择步骤，直到已询问了所有所述一个或多个可配置器件(142-1到142-M)。
CN03814569.3A 2002-06-21 2003-06-13 具有共享配置储存库的广播路由器 Expired - Fee Related CN1663170B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US39034702P 2002-06-21 2002-06-21
US60/390347 2002-06-21
US60/390,347 2002-06-21
PCT/US2003/019015 WO2004002055A1 (en) 2002-06-21 2003-06-13 Broadcast router having a shared configuration repository

Publications (2)

Publication Number Publication Date
CN1663170A CN1663170A (zh) 2005-08-31
CN1663170B true CN1663170B (zh) 2010-05-26

Family

ID=30000543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03814569.3A Expired - Fee Related CN1663170B (zh) 2002-06-21 2003-06-13 具有共享配置储存库的广播路由器

Country Status (7)

Country Link
US (1) US7805766B2 (zh)
EP (1) EP1522164B1 (zh)
JP (2) JP4848130B2 (zh)
CN (1) CN1663170B (zh)
AU (1) AU2003245533A1 (zh)
MX (1) MXPA04012761A (zh)
WO (1) WO2004002055A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710859B2 (en) 2002-06-21 2010-05-04 Thomson Licensing Fault-tolerant broadcast router
US7752329B1 (en) 2002-10-31 2010-07-06 Aol Inc. Migrating configuration information based on user identity information
US7313384B1 (en) 2002-10-31 2007-12-25 Aol Llc, A Delaware Limited Liability Company Configuring wireless devices
EP1661311B1 (en) * 2003-08-15 2012-07-18 GVBB Holdings S.A.R.L Changeable functionality in a broadcast router
JP4855864B2 (ja) * 2006-08-11 2012-01-18 富士通セミコンダクター株式会社 ダイレクトメモリアクセスコントローラ
US20090060043A1 (en) * 2007-08-29 2009-03-05 Geert Nuyttens Multiviewer based on merging of output streams of spatio scalable codecs in a compressed domain
JP5879246B2 (ja) * 2011-12-19 2016-03-08 アラクサラネットワークス株式会社 ネットワーク中継装置
DE102012205160A1 (de) * 2012-03-29 2013-10-02 Robert Bosch Gmbh Kommunikationsanordnung und Verfahren zur Konfiguration programmierbarer Hardware
US9049173B2 (en) 2013-06-05 2015-06-02 Fortinet, Inc. Cloud based logging service
US9223715B2 (en) 2013-08-21 2015-12-29 Via Alliance Semiconductor Co., Ltd. Microprocessor mechanism for decompression of cache correction data
US9348690B2 (en) * 2013-08-21 2016-05-24 Via Alliance Semiconductor Co., Ltd. Correctable configuration data compression and decompression system
US8982655B1 (en) 2013-08-21 2015-03-17 Via Technologies, Inc. Apparatus and method for compression and decompression of microprocessor configuration data
US9665490B2 (en) 2014-05-22 2017-05-30 Via Alliance Semiconductor Co., Ltd. Apparatus and method for repairing cache arrays in a multi-core microprocessor
US9395802B2 (en) 2014-05-22 2016-07-19 Via Alliance Semiconductor Co., Ltd. Multi-core data array power gating restoral mechanism
US9606933B2 (en) 2014-05-22 2017-03-28 Via Alliance Semiconductor Co., Ltd. Multi-core apparatus and method for restoring data arrays following a power gating event
US10203967B1 (en) 2017-04-18 2019-02-12 Amazon Technologies, Inc. Client configurable hardware logic and corresponding data
US10922071B2 (en) * 2019-03-13 2021-02-16 Quanta Computer Inc. Centralized off-board flash memory for server devices
US12147217B2 (en) 2022-09-22 2024-11-19 Rockwell Automation Technologies, Inc. Automation device firmware as a service via a container implementation
US12066806B2 (en) * 2022-09-22 2024-08-20 Rockwell Automation Technologies, Inc. Chainable and nested edge for industrial automation device analytics
US12222686B2 (en) 2022-09-22 2025-02-11 Rockwell Automation Technologies, Inc. Application driven enhancement to industrial automation device via container implementation
US20240393848A1 (en) * 2023-05-24 2024-11-28 Intel Corporation Systems And Methods With Auxiliary Control Boards Having Interface Devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465106A (en) * 1992-09-25 1995-11-07 Hughes Aircraft Company Generic driver interface card
US5537607A (en) * 1993-04-28 1996-07-16 International Business Machines Corporation Field programmable general purpose interface adapter for connecting peripheral devices within a computer system
US5550984A (en) * 1994-12-07 1996-08-27 Matsushita Electric Corporation Of America Security system for preventing unauthorized communications between networks by translating communications received in ip protocol to non-ip protocol to remove address and routing services information
US5628028A (en) * 1995-03-02 1997-05-06 Data Translation, Inc. Reprogrammable PCMCIA card and method and apparatus employing same
US5659684A (en) * 1995-02-03 1997-08-19 Isdn Systems Corporation Methods and apparatus for interconnecting personal computers (PCs) and local area networks (LANs) using packet protocols transmitted over a digital data service (DDS)
US5819050A (en) * 1996-02-29 1998-10-06 The Foxboro Company Automatically configurable multi-purpose distributed control processor card for an industrial control system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3247108B2 (ja) * 1991-06-19 2002-01-15 アー エヌ テー ナツハリヒテンテヒニーク ゲゼルシヤフト ミツト ベシユレンクテル ハフツング スイッチングレギュレータ
JP3239129B2 (ja) * 1991-09-18 2001-12-17 株式会社日立製作所 経路制御方式
US5943507A (en) * 1994-12-22 1999-08-24 Texas Instruments Incorporated Interrupt routing circuits, systems and methods
US5727221A (en) * 1994-12-22 1998-03-10 Texas Instruments Incorporated Computer system power management interconnection circuitry and systems
US5852370A (en) * 1994-12-22 1998-12-22 Texas Instruments Incorporated Integrated circuits for low power dissipation in signaling between different-voltage on chip regions
US5784291A (en) * 1994-12-22 1998-07-21 Texas Instruments, Incorporated CPU, memory controller, bus bridge integrated circuits, layout structures, system and methods
JPH08316329A (ja) * 1995-05-24 1996-11-29 Nec Eng Ltd 情報処理装置
US6093213A (en) * 1995-10-06 2000-07-25 Advanced Micro Devices, Inc. Flexible implementation of a system management mode (SMM) in a processor
US5717691A (en) * 1995-10-30 1998-02-10 Nec Usa, Inc. Multimedia network interface for asynchronous transfer mode communication system
US6185641B1 (en) * 1997-05-01 2001-02-06 Standard Microsystems Corp. Dynamically allocating space in RAM shared between multiple USB endpoints and USB host
KR100231286B1 (ko) 1997-06-28 1999-11-15 김영환 패킷 라우터장치
US6088785A (en) * 1998-04-15 2000-07-11 Diamond Multimedia Systems, Inc. Method of configuring a functionally redefinable signal processing system
KR20010056663A (ko) 1999-12-16 2001-07-04 박종섭 패킷 라우터를 이용한 통신 시스템의 기지국내에이치디엘씨 통신장치
GB2373595B (en) * 2001-03-15 2005-09-07 Italtel Spa A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol
US6535924B1 (en) * 2001-09-05 2003-03-18 Pluris, Inc. Method and apparatus for performing a software upgrade of a router while the router is online
US20030110306A1 (en) * 2001-12-10 2003-06-12 International Business Machines Corporation Method and system for use of a field programmable gate array (FPGA) cell for controlling access to on-chip functions of a system on a chip (SOC) integrated circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465106A (en) * 1992-09-25 1995-11-07 Hughes Aircraft Company Generic driver interface card
US5537607A (en) * 1993-04-28 1996-07-16 International Business Machines Corporation Field programmable general purpose interface adapter for connecting peripheral devices within a computer system
US5550984A (en) * 1994-12-07 1996-08-27 Matsushita Electric Corporation Of America Security system for preventing unauthorized communications between networks by translating communications received in ip protocol to non-ip protocol to remove address and routing services information
US5659684A (en) * 1995-02-03 1997-08-19 Isdn Systems Corporation Methods and apparatus for interconnecting personal computers (PCs) and local area networks (LANs) using packet protocols transmitted over a digital data service (DDS)
US5628028A (en) * 1995-03-02 1997-05-06 Data Translation, Inc. Reprogrammable PCMCIA card and method and apparatus employing same
US5819050A (en) * 1996-02-29 1998-10-06 The Foxboro Company Automatically configurable multi-purpose distributed control processor card for an industrial control system

Also Published As

Publication number Publication date
JP2005531209A (ja) 2005-10-13
US20060155982A1 (en) 2006-07-13
JP4848130B2 (ja) 2011-12-28
JP2010063139A (ja) 2010-03-18
EP1522164A1 (en) 2005-04-13
WO2004002055A1 (en) 2003-12-31
EP1522164B1 (en) 2014-10-29
EP1522164A4 (en) 2005-08-17
AU2003245533A1 (en) 2004-01-06
US7805766B2 (en) 2010-09-28
MXPA04012761A (es) 2005-09-30
CN1663170A (zh) 2005-08-31

Similar Documents

Publication Publication Date Title
CN1663170B (zh) 具有共享配置储存库的广播路由器
JP3894957B2 (ja) 大きな網目状接続コストを伴う大容量データを管理するための、２次元または多次元プログラマブルセル構造を有するモジュール並びにｄｆｐに対する内部バスシステム
US7337249B2 (en) I/O and memory bus system for DFPS and units with two- or multi-dimensional programmable cell architectures
CA1227860A (en) Controller for a cross-point switching matrix
US7899962B2 (en) I/O and memory bus system for DFPs and units with two- or multi-dimensional programmable cell architectures
EP0430569B1 (en) Fault tolerant interconnection networks
US20040083278A1 (en) Network having a number of nodes, and nodes for a network of this type
WO2000027136A1 (en) High performance crossbar switch
JPH04233326A (ja) 構成可能相互接続構造
CN100454883C (zh) 全冗余线性可扩展广播路由器
US20080123522A1 (en) Redundancy coupler for industrial communications networks
JPH11509950A (ja) Ｎ本未満のｉ／ｏピンを伴うｎビットのデータバス幅をもつマイクロコントローラ及びそのための方法
JP3825692B2 (ja) コンピュータシステム内に存在しないプロセッサに対する無効化要求を処理する方法及び装置
JP7359798B2 (ja) 分散コンピュータシステムにおける少なくとも１つのプログラマブルゲート装置をプログラミングする方法
JP3632170B2 (ja) 通信システム
KR100972568B1 (ko) 공유된 구성 저장소를 구비한 방송 라우터
CN113938449B (zh) 网络安全设备的控制方法和网络安全设备
JP2003224592A (ja) ポイント・ツー・ポイント相互接続ファブリックへの接続を提供するために適応スイッチを使用する装置
US7032061B2 (en) Multimaster bus system
USRE41561E1 (en) Method for sharing configuration data for high logic density on chip
US20020110130A1 (en) System for routing data packets through a crossbar switch in expansion mode
JP3001455B2 (ja) データ転送装置
JP3037254B2 (ja) 多段クロスバおよびコンピュータ装置
CN116633887A (zh) 适应不均衡物理延迟的交叉开关装置及控制方法
CN116340245A (zh) 桥接电路、桥接电路集成装置及硅基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20170613