JP2010056519A - 多層セラミック基板の製造方法 - Google Patents

多層セラミック基板の製造方法 Download PDF

Info

Publication number
JP2010056519A
JP2010056519A JP2009093149A JP2009093149A JP2010056519A JP 2010056519 A JP2010056519 A JP 2010056519A JP 2009093149 A JP2009093149 A JP 2009093149A JP 2009093149 A JP2009093149 A JP 2009093149A JP 2010056519 A JP2010056519 A JP 2010056519A
Authority
JP
Japan
Prior art keywords
ceramic substrate
multilayer ceramic
constraining layer
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009093149A
Other languages
English (en)
Other versions
JP4843065B2 (ja
Inventor
Yong Suk Kim
スク キム、ヨン
Byeung Gyu Chang
ギュ チャン、ビョン
Taek Jung Lee
ジョン イ、テク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010056519A publication Critical patent/JP2010056519A/ja
Application granted granted Critical
Publication of JP4843065B2 publication Critical patent/JP4843065B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B33/00Clay-wares
    • C04B33/32Burning methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Abstract

【課題】本発明は、多層セラミック基板の製造方法に関する。
【解決手段】多層セラミック基板の製造方法は、複数の低温焼成用グリーンシートが積層された未焼結多層セラミック基板を設ける段階と、上記未焼結多層セラミック基板の上面及び下面のうち少なくとも一面に難焼結性拘束用グリーンシートを配置する段階と、上記難焼結性拘束層が配置された状態で上記未焼結多層セラミック基板を焼成する段階と、上記焼成された多層セラミック基板を酸性溶液に浸漬させる段階と、上記難焼結性拘束層が除去されるように上記難焼結性拘束層と上記酸性溶液の接触を活性化する段階を含む。
【選択図】図1d

Description

本発明は、多層セラミック基板の製造方法に関するもので、特に無収縮工程のための難焼結性拘束層を効果的に除去し基板の品質を向上させることができる多層セラミック基板の製造方法に関するものである。
一般的に、ガラス−セラミックを用いた多層セラミック基板は3次元構造の層間回路の具現が可能であるため、空洞(cavity)の形成及び多様な機能の素子の内蔵のように高い設計柔軟性を有することができる。
これにより、小型化、高機能化される高周波部品の市場において多層セラミック基板の活用度は次第に高くなっている。初期の多層セラミック基板はセラミックグリーンシートに導電性電極で回路パターン及びビアを形成し、設計に従って所望の厚さで整列積層してから焼成して製造された。この過程においてセラミック基板は約35〜50%程度の体積が収縮される。特に、横方向に、即ち横及び縦の長さが夫々約12〜30%収縮される。このような横方向の収縮は均一に制御することが困難であるため、製作の次数別ではもちろん、製作次数内でも0.5%程度の寸法の誤差が発生する。
多層セラミック基板の構造が複雑化、精密化されながら内部パターン及びビア構造の設計マージンが次第に減少するため、多層セラミック基板の横方向の収縮を抑制する無収縮焼成工程が求められている。
このために、多層セラミック基板の一面または両面にセラミック基板材料の焼成温度では焼成されないアルミナまたはバリウムチタネートのような難焼結性素材の拘束層を接合して焼成時にx−y方向の収縮を抑制する方法が主に用いられている。このような難焼結性素材の拘束層は焼成後にサンドペーパー、 ポリッシング工程のような機械的処理を用いるか、水とアルコールを媒体にする超音波機器を用いて除去される。
しかし、難焼結性素材の拘束層が綺麗に除去されない場合には、後続のパターン工程において問題が発生することができる。
特に、拘束層が除去された後にも拘束層の構成物質と化学的反応により接合面に発生した拘束反応層は通常の方法では簡単に除去されず、メッキ不良を引き起こし、これはSMT等の工程において固着強度の低下を誘発する等の問題がある。
本発明は、上記の従来技術の問題点を解決するためのもので、その目的は焼成後に無収縮焼成工程に用いる拘束層及び拘束反応層を残留粉塵なく完全に除去し、今後メッキ性及び固着強度の特性等を改善した多層セラミック基板の製造方法を提供することにある。
上記の技術的課題を解決するために本発明は、
複数の低温焼成用グリーンシートが積層された未焼結多層セラミック基板を設ける段階と、上記未焼結多層セラミック基板の上面及び下面のうち少なくとも一面に難焼結性拘束用グリーンシートを配置する段階と、上記難焼結性拘束層が配置された状態で上記未焼結多層セラミック基板を焼成する段階と、上記焼成された多層セラミック基板を酸性溶液に浸漬させる段階と、上記難焼結性拘束層が除去されるように上記難焼結性拘束層と上記酸性溶液の接触を活性化する段階を含む多層セラミック基板の製造方法を提供する。
好ましく、上記難焼結性拘束層は、グラファイト粉末またはグラファイト粉末を主材にしシリコンカーバイド粉末及びPBN(pyrolic boron nitrite)が添加された混合粉末を含むことができる。より好ましく、MoS粉末がさらに含まれることができる。
好ましく、上記酸性溶液は、硝酸、フッ酸またはその混合物を水とアルコールのような中性溶媒に混合してなることができる。
好ましく、上記活性化させる段階は、バブル発生器を用いて行うことができる。この場合、上記酸性溶液は上記バブル発生器が装着された浴槽に収容されることができる。
本発明によると、従来の表面研磨のような機械的処理工程の未拘束層の除去問題と長い工程時間を解決し、短時間で拘束層を効果的に除去することができる。特に、水またはアルコールのみを用いる従来の方式において引き起こされるメッキにじみ及び未メッキのようなメッキ不良問題を解決し微細パターン形成時に優れたメッキ性を保障することができる。このように優れたメッキ性を有するため、固着強度の特性が大きく向上されることができる。
本発明による多層セラミック回路基板の製造方法の一例を説明するための工程別断面図である。 本発明による多層セラミック回路基板の製造方法の一例を説明するための工程別断面図である。 本発明による多層セラミック回路基板の製造方法の一例を説明するための工程別断面図である。 本発明による多層セラミック回路基板の製造方法の一例を説明するための工程別断面図である。 本発明による多層セラミック回路基板の製造方法の一例を説明するための工程別断面図である。 (a)は、本発明の一実施例により製造された多層セラミック回路基板から拘束層が除去された表面を撮影した光学顕微鏡の写真である。(b)及び(c)は、比較例により製造された多層セラミック回路基板から拘束層が除去された表面を撮影した光学顕微鏡の写真である。 (a)は、本発明の一実施例により製造された多層セラミック回路基板の外部導体パターンにメッキ層を形成した状態を撮影した光学顕微鏡の写真である。(b)及び(c)は、比較例により製造された多層セラミック回路基板の外部導体パターンにメッキ層を形成した状態を撮影した光学顕微鏡の写真である。
以下、添付の図面を参照して本発明の具体的な実施形態を参照してより詳細に説明する。
図1aから図1eは、本発明による多層セラミック基板の製造方法の一例を説明するための工程別断面図である。
先ず、図1aのように、複数の低温焼成用セラミックグリーンシート11a−11eが積層された未焼結多層セラミック基板11'を設ける。
上記低温焼成用セラミックグリーンシート11a−11eは、低温焼成が可能な焼結用ガラス−セラミック粉末と有機バインダーのような有機物を含んで適切な公知の工程を通じ製造されることができる。上記各低温焼成用セラミックグリーンシート11a−11eには層間回路構成に必要な電極パターン12と導電性ビアホール14が形成され、複数の低温焼成用セラミックグリーンシート11a−11eを積層して図1aのような未焼結多層セラミック基板11'を設けることができる。
次いで、図1bのように、上記未焼結多層セラミック基板11'の上面及び下面に難焼結性拘束層15を配置する。
一般的に、難焼結性拘束層15は未焼結多層セラミック基板11'の上面及び下面のうち一面に限って提供されることができるが、効果的な収縮抑制のために本実施形態のように両面に配置することが好ましい。
上記難焼結性拘束層15は無機粉末15aと有機バインダー15bを含む。上記難焼結性拘束層の無機粉末は、従来に主に用いられたアルミナ(Al)またはバリウムチタネート(BaTiO)を用いず、グラファイト(graphite)粉末、またはグラファイト粉末を主材にしシリコンカーバイド粉末及びPBN(pyrolic boron nitrite)が添加された混合粉末を用いることができる。このような難焼結性無機粉末は本発明において提示した除去条件(図1d)において容易に除去が可能でありながらもセラミック基板と密着されて十分な拘束力を保障することができる。より好ましく、MoS粉末をさらに添加し拘束力の増進と共に焼成開始温度をさらに調節することができる。
次に、上記難焼結性拘束層が上下面に配置された状態で未焼結多層セラミック基板11'を焼成して図1cのように所望の焼成された多層セラミック基板11を得ることができる。
焼成された多層セラミック基板11は厚さ方向に収縮が発生するが、面方向、即ち、水平方向には難焼結性拘束層15により収縮が抑制されることができる。このように、多層セラミック基板11の面方向の収縮は難焼結性拘束層15の難焼結性粉末による多くの接触点において高い結合力が保障され収縮抑制効果を提供することができる。
図1dのように、上記焼成された多層セラミック基板11から上記難焼結性拘束層15を除去するために、焼成された多層セラミック基板11を酸性溶液22に浸漬させる。
本工程は、浴槽20に上記酸性溶液を収容し、難焼結性拘束層15が両面に形成された多層セラミック基板11をその酸性溶液に浸漬させる方式により行われることができる。上記酸性溶液は硝酸、フッ酸またはその混合物を水とアルコールのような中性溶媒に混合して製造されることができる。次いで、上記難焼結性拘束層15がより容易に除去されるように上記難焼結性拘束層15と上記酸性溶液22の接触を活性化させる。ここで、"接触を活性化させる"の意味は静的な状態で自然な接触状態ではなく、拘束層の表面に酸性溶液との摩擦が活発になるように機械的振動を誘発する状態を意味する。
このような振動誘発装置としては、高価の超音波装置を用いることもできるが、本発明においては簡素で安値のバブル発生器25を好ましく用いることができる。このようなバブル発生器25は浴槽20の適正位置に装着されてバブルBを発生させ、これを通じて上記難焼結性拘束層15の表面に対する上記酸性溶液22の接触を活性化させることができる。
結果的に、このような酸性溶液とバブル装置を用いて拘束層を容易に除去することができる。図1eのように残留粉塵なく完全に除去された表面状態を有する多層セラミック基板を提供することができる。特に、このような拘束層組成及び拘束層の除去方法は焼成時に拘束層とセラミック基板の界面において発生する拘束反応層まで完全に除去し後続のメッキ工程において優れたメッキ性を確保することができる。
これと関しては下記の実施例を通じてより詳細に説明する。
(実施例)
本発明の条件に該当する拘束層としてグラファイト粉末と共にシリコンカーバイド粉末及びPBN(pyrolic boron nitrite)が添加された混合粉末を約65wt%を有するように設け、アクリル系バインダーを15wt%、分散剤を0.5wt%添加しトルエンとエタノールの混合溶媒を添加してから、ボールミルを用いて分散させた。このようにして得たスラリーをフィルターで濾してから脱泡し、ドクターブレード法を用いて100μm厚さの拘束層を成形した。
未焼結多層セラミック基板を設けて、その上下面に上記拘束層を配置し、適切な圧力を適用し圧着させた。次いで850〜870℃範囲で30〜60分間焼成をし、その焼成されたセラミック基板の両面に形成された拘束層を除去するために、10wt%硝酸、45wt%フッ酸を中性溶媒である水に混合し拘束層の除去用酸性溶液を設け、O(オゾン)バブル発生器が装着された浴槽に提供し、上記焼成基板を上記浴槽の酸性溶液に浸漬させた状態で摩擦が活発になるようにバブルを発生させながら拘束層を除去した。
(比較例1及び2)
比較実験のために、比較例1及び2は拘束層としてアルミナ(Al)粉末を約65wt%を有するように設け、アクリル系バインダーを15wt%、分散剤を0.5wt%添加しトルエンとエタノールの混合溶媒を添加してから、ボールミルを用いて分散させた。このようにして得たスラリーをフィルターで濾してから脱泡し、ドクターブレード法を用いて100μm厚さの拘束層を成形した。
次いで、実施例と類似に、未焼結多層セラミック基板を設け、上記の拘束層を各両面に配置し圧着させた。次いで850〜870℃範囲で30〜60分間焼成をし、その焼成されたセラミック基板の両面に形成された拘束層除去のために超音波装備を用いるが、媒体としては比較例1においては水を用い、比較例2においてはアルコールを用いた。
図2(a)から図2(c)は、上記の結果物に対する表面を光学顕微鏡で撮影した結果である。
本発明の実施例による場合には図2(a)に示されたように、粉塵がほぼ完全に除去され回路パターンが鮮明に現れた状態を確認することができる反面、比較例1及び2により拘束層が除去された多層セラミック基板の表面は図2(b)及び図2(c)に示されたように、広い領域にわたって拘束層が除去されず部分的に拘束層の残留物が残っていることを確認することができる。
その後に実施例及び比較例1及び2に対する多層セラミック基板の回路パターンに対するメッキ工程を行った。比較例1及び2のように残留物が残っている場合にはさらにその残留物が除去されるまで長時間にわたって除去工程を適用した後にメッキ工程を適用した。
本発明の実施例による場合には図3(a)に示されたように、導体ターンにより鮮明にメッキされた状態を確認することができる。これに反して比較例1及び2による多層セラミック基板のメッキ層は図3(b)及び図3(c)に示したように、部分的にメッキされた部分が滲むか、メッキされていない状態が観察された。
このように拘束層を除去し、メッキにじみ及び未メッキのようなメッキ不良が引き起こされる理由は拘束反応層が完全に除去されなかったためである。しかし、図3(a)のように本発明による条件で拘束層を設け、除去する場合には拘束反応層まで完全に除去され優れたメッキ性を確保することができた。
このようなメッキ状態の差は、SMT工程時に固着強度の差により誘発される。下記の表1は実施例と比較例1及び2により製造された夫々12個のサンプルに対する固着強度の測定結果を示した。
表1に示されたように、本発明による実施例のように酸性溶液を用いて拘束層を除去する場合に、水を用いる場合(比較例1)より2.5倍、アルコールを用いる場合(比較例2)より1.7倍優れた固着強度を有することを確認することができた。このような固着強度の向上は落下信頼性、熱衝撃のような信頼性の面においても向上された効果である上、実際、量産時に量産歩留まりの改善を通じ原価の節減効果も期待することができる。
本発明は、上述の実施形態及び添付の図面による限定されるものではなく、上記の請求の範囲により限定する。従って、請求の範囲に記載の本発明の技術的思想から外れない範囲内で多様な形態の置換、変形及び変更が可能であるということは当技術分野において通常の知識を有する者には自明であり、これも上記の請求の範囲に記載の技術的思想に属する。

Claims (6)

  1. 複数の低温焼成用グリーンシートが積層された未焼結多層セラミック基板を設ける段階と、
    前記未焼結多層セラミック基板の上面及び下面のうち少なくとも一面に難焼結性拘束層を配置する段階と、
    前記難焼結性拘束層が配置された状態で前記未焼結多層セラミック基板を焼成する段階と、
    前記焼成された多層セラミック基板を酸性溶液に浸漬させる段階と、
    前記難焼結性拘束層が除去されるように前記難焼結性拘束層と前記酸性溶液の接触を活性化する段階を含む多層セラミック基板の製造方法。
  2. 前記難焼結性拘束層は、グラファイト粉末を主材にしシリコンカーバイド粉末及びPBN(pyrolic boron nitrite)が添加されてなることを特徴とする請求項1に記載の多層セラミック基板の製造方法。
  3. 前記難焼結性拘束層は、MoS粉末がさらに含まれたことを特徴とする請求項2に記載の多層セラミック基板の製造方法。
  4. 前記酸性溶液は、硝酸、フッ酸またはその混合物を中性溶媒に混合してなることを特徴とする請求項1から3の何れかに記載の多層セラミック基板の製造方法。
  5. 前記活性化させる段階は、バブル発生器を用いて行うことを特徴とする請求項1から4の何れかに記載の多層セラミック基板の製造方法。
  6. 前記酸性溶液は、前記バブル発生器が装着された浴槽に収容されることを特徴とする請求項5に記載の多層セラミック基板の製造方法。
JP2009093149A 2008-08-29 2009-04-07 多層セラミック基板の製造方法 Expired - Fee Related JP4843065B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080085465A KR101004942B1 (ko) 2008-08-29 2008-08-29 다층 세라믹 기판 제조방법
KR10-2008-0085465 2008-08-29

Publications (2)

Publication Number Publication Date
JP2010056519A true JP2010056519A (ja) 2010-03-11
JP4843065B2 JP4843065B2 (ja) 2011-12-21

Family

ID=41723566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009093149A Expired - Fee Related JP4843065B2 (ja) 2008-08-29 2009-04-07 多層セラミック基板の製造方法

Country Status (3)

Country Link
US (1) US7819995B2 (ja)
JP (1) JP4843065B2 (ja)
KR (1) KR101004942B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4475365B2 (ja) * 2008-03-03 2010-06-09 株式会社村田製作所 セラミック基板の製造方法およびセラミック基板
CN105967644B (zh) * 2016-05-05 2018-11-23 福建泉州顺美集团有限责任公司 低温环保陶瓷及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003095755A (ja) * 2001-09-20 2003-04-03 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板の製造方法
JP2006156948A (ja) * 2004-11-04 2006-06-15 Hitachi Metals Ltd 多層セラミック基板および多層セラミック基板の製造方法
JP2006247013A (ja) * 2005-03-09 2006-09-21 Rinnai Corp 食器洗浄機

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8075695B2 (en) * 1996-08-05 2011-12-13 Puskas William L Apparatus, circuitry, signals, probes and methods for cleaning and/or processing with sound
JP3547327B2 (ja) * 1998-11-02 2004-07-28 松下電器産業株式会社 セラミック多層基板の製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
US6776861B2 (en) 2002-06-04 2004-08-17 E. I. Du Pont De Nemours And Company Tape composition and process for internally constrained sintering of low temperature co-fired ceramic
US7018494B2 (en) * 2002-08-28 2006-03-28 Kyocera Corporation Method of producing a composite sheet and method of producing a laminate by using the composite sheet
JP3649246B2 (ja) * 2002-10-10 2005-05-18 株式会社村田製作所 セラミック多層基板の製造方法
US7186442B2 (en) 2003-06-11 2007-03-06 Sika Technology Ag Constrained layer damper
US7144792B2 (en) * 2004-10-28 2006-12-05 Woodward Governor Company Method and apparatus for fabricating and connecting a semiconductor power switching device
JP4623433B2 (ja) 2004-11-04 2011-02-02 日立金属株式会社 多層セラミック基板の製造方法及びそれによる多層セラミック基板
JP2007318173A (ja) 2004-11-04 2007-12-06 Hitachi Metals Ltd 多層セラミック基板および多層セラミック基板の製造方法
US7578058B2 (en) * 2005-04-19 2009-08-25 Tdk Corporation Production method of a multilayer ceramic substrate
JP4404366B2 (ja) 2005-06-16 2010-01-27 日立金属株式会社 多層セラミック基板の製造方法および多層セラミック基板
WO2008008552A2 (en) * 2006-07-14 2008-01-17 Stablcor, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
JP2009114009A (ja) 2007-11-05 2009-05-28 Sanyo Electric Co Ltd 積層セラミックス基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003095755A (ja) * 2001-09-20 2003-04-03 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板の製造方法
JP2006156948A (ja) * 2004-11-04 2006-06-15 Hitachi Metals Ltd 多層セラミック基板および多層セラミック基板の製造方法
JP2006247013A (ja) * 2005-03-09 2006-09-21 Rinnai Corp 食器洗浄機

Also Published As

Publication number Publication date
KR20100026451A (ko) 2010-03-10
KR101004942B1 (ko) 2010-12-28
JP4843065B2 (ja) 2011-12-21
US20100051173A1 (en) 2010-03-04
US7819995B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
KR101011196B1 (ko) 세라믹 다층 기판의 제조 방법
JP3511982B2 (ja) 多層配線基板の製造方法
TW200803684A (en) Composite wiring board and manufacturing method thereof
WO2009139272A1 (ja) 多層セラミック基板およびその製造方法
JP2009117840A (ja) 拘束用グリーンシート及びこれを用いた多層セラミック基板の製造方法
JP2008004733A (ja) セラミック基板の製造方法
JP2007317711A (ja) 積層基板及びその製造方法
JP4843065B2 (ja) 多層セラミック基板の製造方法
JP4813538B2 (ja) 拘束用グリーンシート及びこれを用いた多層セラミック基板の製造方法
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP5229316B2 (ja) セラミック基板の製造方法
JP4606115B2 (ja) 多層基板及びその製造方法
JP4957117B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP4789443B2 (ja) 複合シートの製造方法、積層体の製造方法および積層部品の製造方法
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP5354011B2 (ja) 多層セラミック基板の製造方法
JP4423025B2 (ja) 多層基板及びその製造方法
JP2003198139A (ja) コンデンサ素子内蔵多層配線基板
KR101292040B1 (ko) 저온동시소성세라믹스 기판의 제조방법
JP2008186905A (ja) 低温焼成配線基板の製造方法
JP4645962B2 (ja) 多層セラミック基板
WO2008050757A1 (fr) Composition de bouillie pour feuille de céramique crue et son procédé de fabrication, et composant électronique céramique multicouches et son procédé de fabrication
JP2010278117A (ja) 配線基板の製造方法
JP2006196674A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees