JP2010054323A - プローブカード用配線基板およびこれを用いたプローブカード - Google Patents

プローブカード用配線基板およびこれを用いたプローブカード Download PDF

Info

Publication number
JP2010054323A
JP2010054323A JP2008219244A JP2008219244A JP2010054323A JP 2010054323 A JP2010054323 A JP 2010054323A JP 2008219244 A JP2008219244 A JP 2008219244A JP 2008219244 A JP2008219244 A JP 2008219244A JP 2010054323 A JP2010054323 A JP 2010054323A
Authority
JP
Japan
Prior art keywords
wiring layer
conductor
probe card
mass
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008219244A
Other languages
English (en)
Other versions
JP5084668B2 (ja
Inventor
Koji Yamamoto
浩司 山本
Tomohide Hasegawa
智英 長谷川
Yuya Furukubo
有哉 古久保
Katsuhito Mori
克仁 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008219244A priority Critical patent/JP5084668B2/ja
Publication of JP2010054323A publication Critical patent/JP2010054323A/ja
Application granted granted Critical
Publication of JP5084668B2 publication Critical patent/JP5084668B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 低抵抗導体と高融点導体とを含む複合導体を主成分とする配線を有し、主面の面積が700cm以上、厚みが4.5mm以上の大きさを有するものの、寸法精度が高くかつ主面の平坦性に優れたプローブカード用配線基板およびこれを用いたプローブカードを提供する。
【解決手段】 アルミナ質焼結体からなる複数の絶縁層が積層された絶縁基体1の内部の層間に、シグナル配線層12とグランド配線層13とを備え、シグナル配線層12が、25〜50質量%のCu、AgおよびAuの群から選ばれる少なくとも一種の低抵抗導体と、50〜75質量%のMoおよびWのうちの少なくとも一方の高融点導体とからなる複合導体を主成分として含み、各層間における主面の面積に対するシグナル配線層12の面積の比率が20%以下であるとともに、グランド配線層が、MoおよびWのうちの少なくとも一方の高融点導体を主成分として含む。
【選択図】 図1

Description

本発明は、半導体ウェハの電気特性を測定するための微細な配線を備えたプローブカード用配線基板およびこれを用いたプローブカードに関するものである。
Siウェハ等の半導体ウェハに多数個同時に形成される、大規模集積回路を有する半導体素子には、異物の付着などに起因する電気不良等によって、ほぼ一定の割合で電気的接続および電気特性の不良品が含まれている。
上記半導体素子の不良品を検出するものとして、半導体ウェハの状態のまま同時に多数の半導体素子の電気特性を一括して検査することができるプローブカードが知られている(例えば、特許文献1を参照。)。
このプローブカードは、主としてアルミナ質焼結体からなる絶縁基体の主面および内部に微細な配線が形成されてなる配線基板と、この配線基板の主面に精度よく配置された複数のプローブピンと呼ばれる探針(測定端子)とを含んでおり、このプローブピンを多数の半導体素子の端子にあてて、電圧をかけたときの出力を測定して期待値と比較することで、多数の半導体素子の良否を一括して判定するものである。
ここで、配線基板として、アルミナ質焼結体からなる絶縁基体の主面および内部にCu、Ag、Auなどの低抵抗導体と、Mo、Wなどの高融点導体との複合導体からなる配線層が形成されたものが提案されている(特許文献2を参照。)。具体的には、MnおよびSiを焼結助剤として含有させることにより、従来のアルミナ質焼結体からなる配線基板よりも200℃以上低い1500℃以下の温度で焼成することができ、上記のように複合導体からなる配線層を同時焼成により形成することを可能としたものである。
特開平11−160356号公報 特開2003−163425号公報
ところが、上述したアルミナ質焼結体と複合導体とは焼成収縮挙動のマッチングが悪い。具体的には、複合導体の焼成時の焼成収縮開始温度および焼成収縮終了温度はアルミナ質焼結体よりもかなり低く、複合導体の焼成時の収縮量はアルミナ質焼結体よりもかなり少ない。そのため、複合導体からなる配線層の面積が大きくなればなるほど、配線基板の寸法精度が悪化したり、配線基板の主面の平坦性が得られないという問題があった。
ここで、半導体製造業界においては多数個取りによる低コスト化達成のために半導体ウェハの大型化が進み、それに伴ってプローブカードにも大型化が要求されている。具体的には、プローブカード用の配線基板として、半導体ウェハの直径12インチ(30cm)に対応できる程度の面積(700cm以上)が要求され、かつ曲げ剛性維持のため4.5mm以上の厚みが要求されている。
そこで、特許文献2に記載の配線基板を、面積700cm以上、厚み4.5mm以上のプローブカード用配線基板に適用しようとすると、寸法精度の悪化や主面の平坦性が損なわれ、プローブピンを配線基板上に形成することができないといった課題があった。
本発明は、このような事情に鑑みてなされたものであり、低抵抗導体と高融点導体とを含む複合導体を主成分とする配線を有し、主面の面積が700cm以上、厚みが4.5mm以上の大きさを有するものの、寸法精度が高くかつ主面の平坦性に優れたプローブカード用配線基板およびこれを用いたプローブカードを提供することを目的とする。
本発明は、アルミナ質焼結体からなる複数の絶縁層が積層され、主面の面積が700cm以上であるとともに厚みが4.5mm以上である絶縁基体の内部の層間に、シグナル配線層とグランド配線層とを備えたプローブカード用配線基板において、前記シグナル配線層が、25〜50質量%のCu、AgおよびAuの群から選ばれる少なくとも一種の低抵抗導体と、50〜75質量%のMoおよびWのうちの少なくとも一方の高融点導体とからなる複合導体を主成分として含み、前記主面の面積に対する各層間における前記シグナル配線層の面積の比率が20%以下であるとともに、前記グランド配線層が、MoおよびWのうちの少なくとも一方の高融点導体を主成分として含むことを特徴とするものである。
また本発明は、上記のプローブカード用配線基板の一方の主面に、前記シグナル配線層およびグランド配線層とそれぞれ接続される表面配線層を備え、該表面配線層に半導体素子の電気特性を測定するための測定端子が接続されてなることを特徴とするプローブカードである。
本発明によれば、25〜50質量%のCu、AgおよびAuの群から選ばれる少なくとも一種の低抵抗導体と、50〜75質量%のMoおよびWのうちの少なくとも一方の高融点導体とからなる複合導体を主成分として含むシグナル配線層が、前記主面の面積に対する各層間における面積の比率が20%以下となるように設けられており、グランド配線層がMoおよびWのうちの少なくとも一方の高融点導体を主成分として含んでいるため、絶縁基体を形成するアルミナ質焼結体との焼成収縮のマッチングがよくない複合導体の形成領域を少なく、絶縁基体を形成するアルミナ質焼結体との焼成収縮のマッチングがよい高融点導体の形成領域を多くすることとなり、主面の面積が700cm以上、厚みが4.5mm以上の大きさを有するものの、寸法精度が高くかつ主面の平坦性に優れたプローブカード用配線基板を実現することができる。
また、本発明のプローブカードによれば、低抵抗導体と高融点導体とを含む複合導体を主成分とする配線を有し、寸法精度が高くかつ主面の平坦性に優れたプローブカード用配線基板を用いるため、プローブカード用配線基板の主面の面積が700cm以上、厚みが4.5mm以上の大きさであっても、プローブピンを形成することができ、また信号遅延や検査ミスを抑制することができる。
本発明の実施の形態を図面に基づいて説明する。
図1は本発明のプローブカード用配線基板の一実施形態を示す概略断面図であり、図2は本発明のプローブカードを用いた半導体素子評価装置の説明図である。
図1に示すプローブカード用配線基板1は、アルミナ質焼結体からなる複数の絶縁層11a、11b、11c、11dが積層され、主面の面積が700cm以上であるとともに厚みが4.5mm以上である絶縁基体11の内部の層間に、シグナル配線層12とグランド配線層13とを備えたものである。
絶縁基体11は複数の絶縁層11a、11b、11c、11dからなるもので、それぞれの絶縁層11a、11b、11c、11dはアルミナ(α−Al)を主結晶とするアルミナ質焼結体で形成されている。アルミナ質焼結体におけるアルミナの割合は85〜95質量%程度であり、粒状または柱状の結晶として存在している。本発明においてアルミナの平均結晶粒径は特に限定されるものではないが、結晶粒径が大きくなるに従い熱伝導性が向上し、結晶粒径が小さくなるに従い強度が向上することから、高熱伝導性および高強度の両立という点から、アルミナの平均結晶粒径は1.0〜5.0μm、特に1.7〜2.5μmであることが望ましい。なお、アルミナが柱状の結晶である場合の平均結晶粒径は短軸径に基づいて求めることとする。
ここで、アルミナ質焼結体で形成された絶縁基体11には、1500℃以下の低温で形成するための焼結助剤成分として、MnおよびSiをアルミナに対してそれぞれ酸化物換算(Mn、SiO)で2.5〜7.5質量%含有していることが好ましい。また、後述する複合導体との同時焼結性を高める成分として、Mg、Ca、Sr、BおよびCrのうちから選ばれる1種以上を酸化物換算(MgO、CaO、SrO、B、Cr)で0.1〜4質量%の割合で含有することが好ましい。さらに、絶縁基体11を黒色化するための着色成分としてW、Moなどの金属を含んでいても良い。
これらアルミナ以外の成分は、アルミナの結晶粒界に非晶質相あるいは結晶相として存在する。ここで、熱伝導性、強度、誘電損失低減、耐薬品性向上の観点から、粒界中に助剤成分を含有する結晶相が多く形成されていることが望ましく、特にMnAl、MnAlSi12、MnSiO、MgAlとして存在していることが望ましい。
そして、絶縁基体11の主面の面積は700cm以上であるとともに、厚みは4.5mm以上である。面積が700cm以上であるのは、直径12インチ(30cm)以上の大きさの半導体ウェハの検査用として使用できるようにするためであり、厚みが4.5mm以上であるのは、曲げ剛性維持のためである。また、このような面積および厚みとなることで、後述するような配線層と面積比率との関係が寸法精度および主面の平坦性を向上させる点で重要になるからである。なお、本発明はプローブカード用配線基板であることから、主面の面積は最大で1200cm程度であって、厚みが最大で7.0mm程度である。
絶縁基体11の内部の層間に設けられた信号伝送用のシグナル配線層12は、25〜50質量%のCu、AgおよびAuの群から選ばれる少なくとも一種の低抵抗導体と、50〜75質量%のMoおよびWのうちの少なくとも一方の高融点導体とからなる複合導体を主成分として含んでいる。
アルミナ質焼結体と同時焼成可能な配線層の形成材料として、WおよびMoといった高融点導体が挙げられるが、これらの高融点導体からなる配線層は電気抵抗値が高い。一方、Cu、AgおよびAuといった低抵抗導体は、アルミナ質焼結体の焼成温度よりもかなり融点が低いため、低抵抗導体のみをアルミナ質焼結体と同時焼成することはできない。そこで、Cu、AgおよびAuの群から選ばれる少なくとも一種の低抵抗導体と、WおよびMoのうちの少なくとも一方の高融点導体との複合導体を主成分として配線層(第1の配線層12)を形成することで、低抵抗導体に比べると電気抵抗値は多少あがってしまうものの、後述する1200℃〜1500℃の焼成温度でアルミナ質焼結体との同時焼成が可能となる。ただし、同時焼成可能といえども、低抵抗導体の融点を超える温度での焼成となるため、低抵抗導体の溶融を抑制して配線層の形状を保つことが必要となる。そこで、配線層の低抵抗化と保形性をともに達成するうえで、低抵抗導体が25〜50質量%、特に30〜40質量%で、高融点導体が50〜75質量%、特に60〜70質量%の割合であることが重要である。なお、複合導体中には、高融点導体が平均粒径1〜10μmの粒子として低抵抗導体からなるマトリックス中に分散していることが望ましい。
そして、主面の面積に対する絶縁層11a〜11dの各層間におけるシグナル配線層12の面積の比率が20%以下となるように設けられていることが重要である。
複合導体に含まれるCu、AgおよびAuは、アルミナ質焼結体と比較して焼成収縮開始温度および焼成収縮終了温度が著しく低く、かつ複合導体を主成分とするシグナル配線層12は焼成収縮量が小さいため、絶縁基体11とシグナル配線層12とは焼成時に焼成収縮のミスマッチが発生し、この影響により絶縁基体11の局所的な収縮量低下を発生させてしまう。プローブカード用多層配線基板のように面積が大きく厚い場合には、このミスマッチにより影響は大きい。特に、絶縁基体11の主面の面積が700cm以上、厚みが4.5mm以上になると、寸法精度および主面の平坦性の悪化が顕著なものとなってしまう。したがって、各層間に形成されたシグナル配線層12は、主面の面積に対する面積の比率が20%以下となっていることが重要となり、これにより、絶縁基体11とシグナル配線層12との焼成収縮のミスマッチの影響を小さくすることができる。なお、主面の面積に対する面積の比率は、各絶縁層を研磨して各シグナル配線層および各グランド配線層を露出させた後に画像分析することで、測定できる。なお、シグナル配線層12の面積の比率を求めるにあたって、その面積とはシグナル配線層12を上から見たときのシグナル配線層12が占める領域のことをいう。
一方、絶縁基体11の内部に設けられた接地用のグランド配線層13は、MoおよびWのうちの少なくとも一方の高融点導体を主成分として含むことが重要である。
電気抵抗値が低いことが必要なシグナル配線層12に対して、グランド配線層13は電気抵抗値が低いことは重要ではない。そうすると、グランド配線層13においては、絶縁基体11との焼成収縮のミスマッチをなくすことが重要である。したがって、グランド配線層13はMoおよびWのうちの少なくとも一方の高融点導体を主成分としている。なお、高融点導体としては一種類に限定されるものではないが、焼結性、アルミナ質焼結体との接合強度および焼成収縮のマッチングの観点からMoを適用することが望ましい。
なお、貫通導体14は、絶縁基体11との間で焼成収縮挙動のミスマッチがあっても、寸法精度および主面の平坦性に影響を及ぼすことが少ないから、シグナル配線層12を形成する複合導体と同様の複合導体で形成されてもよい。また、シグナル配線層12よりも断面積が大きいものであるから多少抵抗の高い材料であるグランド配線層13と同様の高融点導体で形成されてもよい。
また、図1に示す絶縁基体11の主面には、貫通導体14に接続するランド15(接続パッド)が形成されている。このランド15は焼成後にこのプローブカード用配線基板1の配線の電気ショート/オープンの検査をするために設けられたもので、それぞれのランド15同士がシグナル配線層12やグランド配線層13のようにつながって形成されることはない。そのため、ランド15の形成材料は、シグナル配線層12と同じ複合導体であっても良く、グランド配線層13と同じ高融点導体であってもよい。
なお、プローブカード用配線基板1の配線の電気ショート/オープンの検査をした後、表面研磨して貫通導体14を露出させたうえで、薄膜(表面配線層)の形成およびプローブピンの形成がなされ、後述のプローブカードが作製される。
このようなプローブカード用配線基板1は、低抵抗導体と高融点導体とを含む複合導体を主成分とする配線を有し、主面の面積が700cm以上、厚みが4.5mm以上の大きさであってもを有するものの、寸法精度が高くかつ主面の平坦性に優れたものである。
上記のプローブカード用配線基板1は、例えば図2に示すようなプローブカード2として用いることができる。
図2に示すプローブカード2は、プローブカード用配線基板1の一方の主面に、シグナル配線層12およびグランド配線層13とそれぞれ接続される表面配線層(図示せず)を備え、該表面配線層に半導体素子の電気特性を測定するための測定端子21が接続されたものである。プローブカード用配線基板1の他方の主面に接続端子(図示せず)が形成され、この接続端子が半田3を介して外部回路基板4に接合され、外部回路基板4の電気回路(図示せず)と電気的に接続されている。また、外部回路基板4は、テスタ5に電気的に接続されている。
そして、ステージ6の上に載置された半導体ウェハ7の上面にプローブカード2の測定端子21を接触させて半導体素子の電気特性を測定することができる。
なお、プローブカード2および外部回路基板4は、昇降措置8によって上下に駆動させることができ、プローブカード2の測定端子21を半導体ウェハ7の上面に接触させたり離したりすることができる。
次に、上記のプローブカード用配線基板1の製造方法について説明する。
まず、絶縁基体11を形成するために、アルミナ原料粉末として、純度99%以上、平均粒径が0.5〜2.5μm、特に1.0〜2.0μmの粉末を用いる。これは、平均粒径を0.5μm以上とすることでシート成形性を良好なものとし、2.5μm以下とすることで1500℃以下の温度での焼成によっても緻密化を促進させるためである。
そして、上記のアルミナ原料粉末と、純度99%以上、平均粒径が0.7〜1.7μmのMn粉末と、純度99%以上、平均粒径が1〜3μmのSiO粉末とを混合する。ここで、混合の割合は、アルミナ原料粉末85〜95質量%、Mn粉末2.5〜7.5質量%、SiO粉末2.5〜7.5質量%とするのが好ましい。これにより、シート成形性を良好なものとし、Mn成分の分散性を向上させ、SiOとMn化合物との反応性を制御しつつ、MnAl、MnAlSi12、MnSiOなどの結晶化および1200〜1500℃の焼成温度での緻密化を促すことができる。
ここで、MnおよびSiは、上記酸化物の粉末以外に焼成によって酸化物を形成しうる炭酸塩、硝酸塩、酢酸塩等として添加しても良い。この場合、MnがMn換算で2.5〜7.5質量%、SiがSiO換算で2.5〜7.5質量%となるように添加するのがよい。
さらに、アルミナ原料粉末、Mn粉末およびSiO粉末からなる原料粉末に、Mg、Ca、Sr、BおよびCrの群から選ばれる1種以上の酸化物粉末(MgO粉末、CaO粉末、SrO粉末、B粉末、Cr粉末)または焼成によって酸化物を形成しうる炭酸塩、硝酸塩、酢酸塩からなる粉末を合計で0.1〜4質量%となる割合で添加してもよい。これにより、配線を形成する複合導体との同時焼結性を高めることができる。この最適な添加量は、合計で0.2〜2.5質量%である。
またさらに、アルミナ質焼結体を黒色化するための着色成分であるW、Moなどの金属を、100質量部の混合粉末に対して2質量部以下の割合で添加してもよい。耐薬品性を向上させることで、この黒色化成分が流出して白色化し認知性が低下してしまうのを防ぐことができる。
そして、この混合粉末に対して有機バインダ、溶媒を添加してスラリーを調整した後、これをプレス法、ドクターブレード法、圧延法、射出法などの成形方法によってグリーンシートを作製する。あるいは、混合粉末に有機バインダを添加し、プレス成形、圧延成形等の方法により所定の厚みのセラミックグリーンシートを作製する。なお、焼成後の絶縁基体の主面の面積が700cm以上となるように、収縮率を考慮してセラミックグリーンシートの面積は決定される。また、グリーンシートの厚みは例えば50〜300μmとすることができ、焼成後の絶縁基体の厚みが4.5mm以上となるように、収縮率を考慮してセラミックグリーンシートの厚みおよびセラミックグリーンシートの積層数は決定される。
そして、適宜、このセラミックグリーンシートに対して、マイクロドリル、レーザー等により直径が50〜250μmの貫通孔を形成する。
このようにして作製されたセラミックグリーンシートに対して、導体成分としてMoおよびWのうちの少なくとも一方の高融点導体を導体成分とし、導体成分100質量部に対してアルミナ粉末を15質量部以下、特に10質量部以下の割合で添加したものを混合して導体ペーストを調整し、この導体ペーストを各セラミックグリーンシートの貫通孔内に充填し、またスクリーン印刷、グラビア印刷などの方法によりグランド配線層13の配線印刷を行う。
次に、Cu、AgおよびAuの群から選ばれる少なくとも1種の低抵抗導体粉末と、WおよびMoのうちの少なくとも一方の高融点導体粉末とを前述した比率(低抵抗導体が25〜50質量%、高融点導体が50〜75質量%)で混合して導体ペーストを調製し、この導体ペーストをスクリーン印刷、グラビア印刷などの方法によりシグナル配線層12の配線印刷を行う。
ここで、シグナル配線層12の配線印刷が主面の面積に対し20%以下となるように形成されていることが重要である。20%よりも大きいと、複合導体に含まれる低抵抗導体がアルミナ質焼結体と比較して著しく焼成収縮開始温度、焼成収縮終了温度とも低く、かつ複合導体の焼成収縮量も少ないことから、セラミックグリーンシートと導体ペーストとの収縮挙動のミスマッチが発生し、この影響によりセラミックグリーンシート(絶縁基体)の局所的な収縮量低下を発生させる。本発明における大きさの基板であれば、このミスマッチによる影響は極めて大きく、結果としてプローブカード用配線基板内の寸法精度の悪化およびプローブカード用配線基板の主面の平坦性を損ねることとなってしまうからである。
なお、これらの導体ペースト中には、絶縁層との密着性を高めるために、上記の金属粉末以外にアルミナ粉末あるいは絶縁基体と同一組成物の混合粉末を添加してもよく、さらにはNi等の活性金属あるいはそれらの酸化物を0.05〜2質量部の割合で添加してもよい。
その後、セラミックグリーンシートを位置合わせして積層圧着してセラミックグリーンシート積層体を作製した後、このセラミックグリーンシート積層体を非酸化性雰囲気中、焼成最高温度が1200〜1500℃、特に1250〜1400℃の温度となる条件で焼成する。このときの焼成温度が1200℃より低いと、アルミナ質焼結体を相対密度95%以上まで緻密化させることができず、熱伝導性や強度が低いものとなってしまう。一方、焼成温度が1500℃より高いと、WあるいはMo自体の焼結が進むとともにCuの流動により均一組織を維持できなくなり、結果的にシグナル配線層の低抵抗を維持することが困難となってしまう。また、アルミナ結晶の粒径が大きくなりすぎる異常粒成長が発生したり、Cuがセラミックス中へ拡散するときのパスである粒界の長さが短くなるとともに拡散速度も速くなる結果、拡散距離が30μmを超えて大きくなり、微細配線化を阻害してしまう。
また、焼成時の非酸化性雰囲気としては、窒素雰囲気あるいは窒素と水素との混合雰囲気であることが望ましい。特に、シグナル配線層中のCuの拡散を抑制する上では、水素および窒素を含み露点が+30℃以下、特に+25℃以下の非酸化性雰囲気であることが望ましい。焼成時の露点が+30℃より高いと、焼成中に酸化物セラミックスと雰囲気中の水分とが反応し酸化膜を形成し、この酸化膜と銅とが反応してしまい、導体の低抵抗化の妨げとなるのみでなく、Cuの拡散を助長してしまうためである。なお、この雰囲気には所望によりアルゴンガス等の不活性ガスが混入されてもよい。
以上述べた方法により作製されたプローブカード用配線基板は、低抵抗な配線を有し、700cm以上の面積、4.5mm以上の厚みであっても寸法精度が高く、かつ基板反りの少ないものとなる。
純度が99%で平均粒子径が1.8μmのAl粉末に対して、純度が99%で平均粒子径が1.5μmのMn粉末、純度が99%で平均粒子径が1.0μmのSiO粉末、純度が99.9%で平均粒子径が0.7μmのMgCO粉末をそれぞれ90.0質量%、4.5質量%、4.5質量%、1.0質量%の割合で混合した後、さらに、成形用有機樹脂(有機バインダ)としてアクリル系バインダと、有機溶媒としてトルエンを混合してスラリーを調製した後、ドクターブレード法にて410mm角、厚さ250μmのシート状に成形し、セラミックグリーンシートを得た。
得られたセラミックグリーンシートに対して、打抜き加工を施し、直径が200μmの貫通孔を形成した。そして、純度99.9%、平均粒子径1.2μmのMo粉末95質量%と純度99.9%、平均粒子径1.8μmのアルミナ粉末5質量%とを混合した粉末に対し、アクリル系バインダとアセトンを溶媒として混合し、Mo導体ペーストを調製し、この導体ペーストをスクリーン印刷法によって上記のセラミックグリーンシートの貫通孔内に充填した。
次に、純度99%、平均粒子径1.2μmのCu粉末35質量%と純度99.9%、平均粒子径1.2μmのW粉末65質量%とを混合した粉末に対し、アクリル系バインダとアセトンを溶媒として混合し、CuとWとの複合導体ペースト(Cu/W導体ペースト)を調製した。そして、貫通孔内にMo導体ペーストを充填したセラミックグリーンシートに対してスクリーン印刷法によってシグナル配線層およびグランド配線層のパターンに印刷塗布した。なお、Cu/W導体ペーストとして、Cu粉末が35質量%でW粉末が65質量%の割合のCu/W導体ペーストの他、Cu粉末とW粉末との割合を異ならせたCu/W導体ペーストについても、スクリーン印刷法によってシグナル配線層およびグランド配線層のパターンに印刷塗布した。表1において、Cu粉末が35質量%でW粉末が65質量%の割合のものはCu/W(35:65)のように表し、Cu粉末が25質量%でW粉末が75質量%の割合のものはCu/W(25:75)のように表した。
また、貫通孔内にMo導体ペーストを充填したセラミックグリーンシートを別に用意して、貫通孔内に充填したものと同じMo導体ペーストを用いてスクリーン印刷法によってシグナル配線層およびグランド配線層のパターンに印刷塗布した。
さらに、セラミックグリーンシート積層体を作製する際に最上層に配置される、貫通孔内にMo導体ペーストを充填したセラミックグリーンシートを別に用意して、貫通孔内に充填したものと同じMo導体ペーストを用いて、セラミックグリーンシート積層体の上面となる主面に露出した貫通導体を覆うように、スクリーン印刷法にて直径300μmのランドパターンを形成した。
さらにまた、セラミックグリーンシート積層体を作製する際に最下層に配置される、貫通孔内にMo導体ペーストを充填したセラミックグリーンシートを別に用意して、貫通孔内に充填したものと同じMo導体ペーストを用いて、セラミックグリーンシート積層体の下面となる主面に露出した貫通導体を覆うように、スクリーン印刷法にて直径300μmのランドパターンを形成した。
上記のようにして作製したセラミックグリーンシートシートを、最上層となるセラミックグリーンシートをH、シグナル配線層のパターンの形成されたセラミックグリーンシートをS、グランド配線層のパターンの形成されたセラミックグリーンシートをGとしたとき、層構成がHSGSGSG・・・SGS(ただし、最下層のセラミックグリーンシートには、上面にシグナル配線層のパターン、下面にランドパターン)となるように、位置合わせして30層積層圧着してセラミックグリーンシート積層体を作製した。
このとき、シグナル配線層のパターンおよびグランド配線層のパターンのそれぞれについて、印刷時のスクリーン製版のメッシュ開口部面積とセラミックグリーンシートの面積とから、シグナル配線層およびグランド配線層の主面に対する面積の比率を算出した。そして、セラミックグリーンシート積層体中の各々の層における面積の比率のうち、最大値および最小値を表1に示す。なお、ここでは各セラミックグリーンシートの主面の面積とセラミックグリーンシート積層体の主面の面積とは同じものとして算出した。また、後述するように、焼成後の絶縁基体の主面の面積に対するシグナル配線層およびグランド配線層の面積の比率は焼成前のセラミックグリーンシート積層体の主面の面積に対する比率と同様である。
その後、このセラミックグリーンシート積層体を露点+25℃で600℃の窒素水素混合雰囲気にて脱脂を行なった後、焼成最高温度1400℃で焼成して、プローブカード用配線基板を得た。
得られたプローブカード用配線基板は、焼成収縮により340mm角(主面の面積が1156cm)で、厚さが6mmの大きさとなった。
このプローブカード用配線基板について、寸法精度評価として焼成収縮率ばらつきの評価を行った。具体的には、図3に示すように、セラミックグリーンシート積層体の主面に形成されたP1からP8までのランド間の距離を6カ所(P1〜P3、P4〜P5、P6〜P8、P1〜P6、P2〜P7、P3〜P8)について焼成前後で測定して、焼成収縮率を算出した。さらに、6カ所のうち収縮が最大となった箇所の最大収縮率と最小となった箇所の最小収縮率との差を算出した。この差が0.5%以下であるものを合格とした。その結果を表1に示す。
また、主面の平坦性の評価として、得られたプローブカード用配線基板の両主面内の330mm角のエリアにおいてレーザー式変位計を用いて縦横5mmごとに主面の高さを測定し、その最高値と最低値の差を平坦度とした。また、それぞれの主面における平坦度のうち、大きいほうをそのプローブカード用配線基板の平坦度と定義した。そして、平坦度0.2mm以下を合格とした。その結果を表1に示す。
さらに、配線抵抗の評価として、2層目のシグナル配線層に形成した長さ40mm、幅100μmの導体抵抗測定用シグナル配線層の電気抵抗値をミリオームメーターを用いて測定した。測定は、上面に形成されたランドに測定端子を接触させて、最上層となる絶縁層に形成され、2層目の導体抵抗測定用シグナル配線層の両端に電気的に接続された貫通導体を介して、4端子法で測定した。このとき、貫通導体の電気抵抗は無視し、測定値で1.5mΩ以下を合格とした。その結果を表1に示す。
Figure 2010054323
表1から明らかなように、本発明のプローブカード用配線基板は、基板内収縮率の差が0.5%以下であるため寸法精度に優れ、かつ平坦度も0.2mm以下と小さく、さらに配線抵抗が1.5mΩ以下と低いことがわかる。
これに対し、本発明範囲外のプローブカード用配線基板は、寸法精度、平坦度または配線抵抗のいずれかが基準を満たさないことがわかる。
なお、プローブカード用配線基板(焼成後)における面積の比率については、各絶縁層を研磨して各シグナル配線層および各グランド配線層を露出させた後に画像分析してみたところ、焼成前に算出した面積の比率とほぼ同様の面積の比率を示すことを確認した。
本発明のプローブカード用配線基板の一実施形態の概略断面図である。 本発明のプローブカードの一実施形態を用いた半導体素子評価装置の説明図である。 本発明のプローブカード用配線基板の寸法精度評価の説明図である。
符号の説明
1:プローブカード用配線基板
11:絶縁基体
12:シグナル配線層
13:グランド配線層
14:貫通導体
15:ランド
2:プローブカード
21:測定端子

Claims (2)

  1. アルミナ質焼結体からなる複数の絶縁層が積層され、主面の面積が700cm以上であるとともに厚みが4.5mm以上である絶縁基体の内部の層間に、シグナル配線層とグランド配線層とを備えたプローブカード用配線基板において、
    前記シグナル配線層が、25〜50質量%のCu、AgおよびAuの群から選ばれる少なくとも一種の低抵抗導体と、50〜75質量%のMoおよびWのうちの少なくとも一方の高融点導体とからなる複合導体を主成分として含み、前記主面の面積に対する各層間における前記シグナル配線層の面積の比率が20%以下であるとともに、前記グランド配線層が、MoおよびWのうちの少なくとも一方の高融点導体を主成分として含むことを特徴とするプローブカード用配線基板。
  2. 請求項1に記載のプローブカード用配線基板の一方の主面に、前記シグナル配線層およびグランド配線層とそれぞれ接続される表面配線層を備え、該表面配線層に半導体素子の電気特性を測定するための測定端子が接続されてなることを特徴とするプローブカード。
JP2008219244A 2008-08-28 2008-08-28 プローブカード用配線基板およびこれを用いたプローブカード Active JP5084668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008219244A JP5084668B2 (ja) 2008-08-28 2008-08-28 プローブカード用配線基板およびこれを用いたプローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008219244A JP5084668B2 (ja) 2008-08-28 2008-08-28 プローブカード用配線基板およびこれを用いたプローブカード

Publications (2)

Publication Number Publication Date
JP2010054323A true JP2010054323A (ja) 2010-03-11
JP5084668B2 JP5084668B2 (ja) 2012-11-28

Family

ID=42070416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008219244A Active JP5084668B2 (ja) 2008-08-28 2008-08-28 プローブカード用配線基板およびこれを用いたプローブカード

Country Status (1)

Country Link
JP (1) JP5084668B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014122882A (ja) * 2012-12-21 2014-07-03 Samsung Electro-Mechanics Co Ltd 予備空間変換器及びこれを用いて製造された空間変換器、並びに前記空間変換器を備える半導体素子検査装置
EP3231266A4 (en) * 2014-12-09 2018-08-15 Intel Corporation Microelectronic substrates having copper alloy conductive route structures
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
JP2018206849A (ja) * 2017-05-31 2018-12-27 日本特殊陶業株式会社 セラミック配線基板及びその製造方法
CN111103445A (zh) * 2018-10-29 2020-05-05 普因特工程有限公司 探针卡用导板及其制造方法、以及具备其的探针卡

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210045804A (ko) 2019-10-17 2021-04-27 (주)포인트엔지니어링 다층 배선 기판 및 다층 배선 기판 제조 방법 및 프로브카드

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031328A (ja) * 1998-07-15 2000-01-28 Ngk Spark Plug Co Ltd セラミック多層配線基板
JP2000049431A (ja) * 1998-07-30 2000-02-18 Kyocera Corp セラミック回路基板
JP2001185859A (ja) * 1999-12-27 2001-07-06 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002290040A (ja) * 2001-03-23 2002-10-04 Kyocera Corp セラミック基板の製造方法
JP2005136235A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031328A (ja) * 1998-07-15 2000-01-28 Ngk Spark Plug Co Ltd セラミック多層配線基板
JP2000049431A (ja) * 1998-07-30 2000-02-18 Kyocera Corp セラミック回路基板
JP2001185859A (ja) * 1999-12-27 2001-07-06 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002290040A (ja) * 2001-03-23 2002-10-04 Kyocera Corp セラミック基板の製造方法
JP2005136235A (ja) * 2003-10-30 2005-05-26 Kyocera Corp 配線基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014122882A (ja) * 2012-12-21 2014-07-03 Samsung Electro-Mechanics Co Ltd 予備空間変換器及びこれを用いて製造された空間変換器、並びに前記空間変換器を備える半導体素子検査装置
US9607754B2 (en) 2012-12-21 2017-03-28 Semcns Co., Ltd Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
US9947457B2 (en) 2012-12-21 2018-04-17 Semcns Co., Ltd. Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
EP3231266A4 (en) * 2014-12-09 2018-08-15 Intel Corporation Microelectronic substrates having copper alloy conductive route structures
US10494700B2 (en) 2014-12-09 2019-12-03 Intel Corporation Method of fabricating a microelectronic substrate
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
WO2018206506A1 (en) * 2017-05-11 2018-11-15 Technoprobe S.P.A. Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices
TWI739003B (zh) * 2017-05-11 2021-09-11 義大利商探針科技公司 電子裝置的測試設備的探針卡的多層的製造方法
JP2018206849A (ja) * 2017-05-31 2018-12-27 日本特殊陶業株式会社 セラミック配線基板及びその製造方法
CN111103445A (zh) * 2018-10-29 2020-05-05 普因特工程有限公司 探针卡用导板及其制造方法、以及具备其的探针卡

Also Published As

Publication number Publication date
JP5084668B2 (ja) 2012-11-28

Similar Documents

Publication Publication Date Title
CN101371624A (zh) 导体浆料、多层陶瓷基板以及多层陶瓷基板的制造方法
JP5084668B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP5144288B2 (ja) プローブカード用配線基板およびプローブカード
JP5575231B2 (ja) ムライト質焼結体およびこれを用いた配線基板、並びにプローブカード
JP2010271296A (ja) 電気検査用基板及びその製造方法
JP5725845B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2010223849A (ja) プローブカード用配線基板およびこれを用いたプローブカード
CN109076709B (zh) 多层陶瓷基板
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP2012047579A (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5511613B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
US20040023011A1 (en) Copper paste, wiring board using the same, and production method of wiring board
JP5495774B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5202412B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP2010093197A (ja) 多層セラミック基板及びその製造方法
JP6151548B2 (ja) プローブカード用基板およびプローブカード
JP2010080677A (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP5886529B2 (ja) ムライト質焼結体およびこれを用いた多層配線基板ならびにプローブカード
JP2012138432A (ja) プローブカード用セラミック配線基板
JP5634256B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP5675389B2 (ja) プローブカード用配線基板およびプローブカード
JP2012054298A (ja) プローブカード用セラミック配線基板
JP5737925B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2004273426A (ja) 導電ペーストおよびそれを用いたセラミック多層基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

R150 Certificate of patent or registration of utility model

Ref document number: 5084668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3