JP2010050128A - 半導体チップモジュール - Google Patents

半導体チップモジュール Download PDF

Info

Publication number
JP2010050128A
JP2010050128A JP2008210485A JP2008210485A JP2010050128A JP 2010050128 A JP2010050128 A JP 2010050128A JP 2008210485 A JP2008210485 A JP 2008210485A JP 2008210485 A JP2008210485 A JP 2008210485A JP 2010050128 A JP2010050128 A JP 2010050128A
Authority
JP
Japan
Prior art keywords
semiconductor chip
underfill
semiconductor chips
wiring board
enclosure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008210485A
Other languages
English (en)
Other versions
JP4589428B2 (ja
Inventor
Hiroyuki Tanitsu
宏幸 谷津
Hitoshi Sasaki
等 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2008210485A priority Critical patent/JP4589428B2/ja
Priority to TW098125700A priority patent/TW201023333A/zh
Publication of JP2010050128A publication Critical patent/JP2010050128A/ja
Application granted granted Critical
Publication of JP4589428B2 publication Critical patent/JP4589428B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】大きさの異なる2個の半導体チップを隣接させてもアンダーフィルの流入量が過不足することを防止する。
【解決手段】本発明の半導体チップモジュール1は、配線板2上に、平面視大小異なる半導体チップ3、4、アンダーフィル5、アンダーフィル5の流出をせき止める1個の囲い6Aを備える。囲い6Aはアンダーフィル5の注入口7および半導体チップ3にのみアンダーフィル5を供給する溜池部8を有する。注入口7は、半導体チップ3、4の対向辺3a、4aと囲い6Aの一部6Aaにより囲まれた領域からなる。溜池部は、半導体チップ3の対向辺3aの一部3bと囲い6Aの一部6Aaにより囲まれた領域からなる。
【選択図】図1

Description

本発明は、半導体チップモジュールに係り、特に、大きさの異なる2個以上の半導体チップを配線板にフリップチップ接続してアンダーフィルにより固定することにより形成される半導体チップモジュールに好適に利用できる半導体チップモジュールに関する。
従来の半導体チップモジュール101は、その一例として、図17に示すように、配線板102、複数の半導体チップ103、104およびその他の回路素子(図示せず)を備えている。最近の半導体チップ103、104はフリップチップ接続されているものが多く、その場合には半導体チップ103、104の固着力補強のためにアンダーフィル(図示せず)が用いられている。また、アンダーフィルは硬化するまで流動性を有しているため、フリップチップ接続された半導体チップ103、104の周縁外側を取り囲む壁または溝状の囲い106によってアンダーフィルの流出がせき止められていた。
ここで、従来の半導体チップモジュール101においては、平面視において同一の大きさに形成された2個の半導体チップ103、104が隣接する場合、囲い106は各々の半導体チップ103、104の周縁外側をそれぞれ取り囲むように形成されず、2個の半導体チップ103、104の周縁外側を1個のもので取り囲むように形成されている。そして、囲い106の内部における2個の半導体チップ103、104の間隙を注入口107としてアンダーフィルを注入し、各々の半導体チップ103、104の下方にアンダーフィルをそれぞれ流入していた。
特開2004−095730号公報
しかしながら、平面視において大小異なる2個の半導体チップが隣位してフリップチップ接続されており、それらの間からアンダーフィルが注入されて2個の半導体チップの下方にアンダーフィルが流入する場合、従来の半導体チップモジュール101においては、注入口107の形状特性から大小異なる2個の半導体チップに対するアンダーフィルの各流入量が同程度になってしまうため、大きな半導体チップの下方にアンダーフィルが充填される前に小さな半導体チップの下方にアンダーフィルの充填が完了してしまう。
以上のことから、小さな半導体チップの下方にアンダーフィルが完全に充填された段階で囲い106の注入口107からのアンダーフィルの注入を終了すると、大きな半導体チップの下方に対するアンダーフィルの流入量が不足し、大きな半導体チップの固着力が低下するという問題があった。それに対し、大きな半導体チップの下方にアンダーフィルが完全に充填された段階で囲い106の注入口107からのアンダーフィルの注入を終了すると、小さな半導体チップの下方に対するアンダーフィルの流入量が過剰になり、小さな半導体チップに隣位する囲い106の一部からアンダーフィルが流出してしまうという問題があった。
そこで、本発明はこれらの点に鑑みてなされたものであり、大きさの異なる2個の半導体チップを隣接させても、各半導体チップに対してアンダーフィルが過不足なく適正に流入し、各半導体チップを確実に固定することができる半導体チップモジュールを提供することを本発明の目的としている。
前述した目的を達成するため、本発明の半導体チップモジュールは、その第1の態様として、平面視において大小異なる2個の半導体チップと、2個の半導体チップにおける各々の任意の一辺が平面視において部分的または全体的に対向するように2個の半導体チップがフリップチップ接続される配線板と、2個の半導体チップと配線板との間にそれぞれ流入した後に硬化することにより2個の半導体チップを配線板に固定するアンダーフィルと、フリップチップ接続された2個の半導体チップの周縁外側全体を取り囲むことにより、2個の半導体チップと配線板との間に流入したアンダーフィルがその間から流出することをせき止める1個の囲いと、2個の半導体チップにおける対向する二辺と二辺の間隙の延在方向の両端周辺に位置する2箇所の囲いの一部とによって取り囲まれた領域からなるアンダーフィルの注入口と、注入口を取り囲む一部となる大きい半導体チップの一辺の一部分であって注入口を取り囲む他の一部となる小さい半導体チップの一辺と対向しない部分と注入口を取り囲む他の一部となる囲いの一部とによって取り囲まれた領域からなる注入口の溜池部とを備えていることを特徴としている。
本発明の第1の態様の半導体チップモジュールによれば、溜池部に流入したアンダーフィルは大きい半導体チップと配線板との間に流入する傾向にあるので、溜池部の大きさを調整することにより、大きい半導体チップと配線板との間に流入するアンダーフィルの流入量と小さい半導体チップと配線板との間に流入するアンダーフィルの流入量とを適量にすることができる。
本発明の第2の態様の半導体チップモジュールは、第1の態様の半導体チップモジュールにおいて、溜池部を取り囲む一部となる囲いの一部は、注入口の外側に拡張したL字形状もしくはR形状またはテーパ形状に形成されていることを特徴としている。
本発明の第2の態様の半導体チップモジュールによれば、溜池部に流入したアンダーフィルが溜池部に停滞せずに大きい半導体チップと配線板との間に効率よく流入することができる。
本発明の第3の態様の半導体チップモジュールは、第1または第2の態様の半導体チップモジュールにおいて、囲いは、2個の半導体チップが接続される配線板の表面に形成されたレジスト膜に形成された連続溝であることを特徴としている。
本発明の第3の態様の半導体チップモジュールによれば、連続溝の縁に到達したアンダーフィルは表面張力によって連続溝の内部に流入することなくその縁でせき止められるので、配線板やレジスト膜に深い連続溝を形成せずともアンダーフィルの流出をせき止めることができる。
本発明の第4の態様の半導体チップモジュールは、第1または第2の態様の半導体チップモジュールにおいて、囲いは、2個の半導体チップが接続される配線板の表面または配線板の表面に形成されたレジスト膜の表面から起立する連続壁であることを特徴としている。
本発明の第4の態様の半導体チップモジュールによれば、連続壁の高さを適宜調整することにより、アンダーフィルの注入量が大量であってもアンダーフィルの流出をせき止めることができる。
本発明の第5の態様の半導体チップモジュールは、第1または第2の態様の半導体チップモジュールにおいて、囲いは、2個の半導体チップが接続される配線板の表面または配線板の表面に形成されたレジスト膜の表面に形成されるくぼみもしくは隆起した台の周縁に生じる段差であることを特徴としている。
本発明の第5の態様の半導体チップモジュールによれば、前述の連続溝または連続壁を形成する場合と同様に段差によってアンダーフィルの流出をせき止めることができる。
本発明の第6の態様の半導体チップモジュールは、第1から第5のいずれか1の態様の半導体チップモジュールにおいて、アンダーフィルは、注入口の延在方向に往復移動しながら注入されていることを特徴としている。
本発明の第6の態様の半導体チップモジュールによれば、アンダーフィルが注入口の全領域に適量に注入されるので、各々の半導体チップと配線板との間に流入するアンダーフィルの流入効率を向上させることができる。
本発明の半導体チップモジュールによれば、大きい半導体チップと配線板との間に流入するアンダーフィルの流入量と小さい半導体チップと配線板との間に流入するアンダーフィルの流入量とが適量になるので、大きさの異なる2個の半導体チップを隣接させても、各半導体チップに対してアンダーフィルが過不足なく適正に流入し、各半導体チップを確実に固定することができるという効果を奏する。
以下、本発明の半導体チップモジュールをその4つの実施形態により説明する。
図1は、第1の実施形態の半導体チップモジュール1Aを示している。第1の実施形態の半導体チップモジュール1Aは、図1に示すように、配線板2、2個の半導体チップ3、4、アンダーフィル(図4、図9、図11、図13および図15にのみ示す。)5および1個の囲い6Aを備えている。また、囲い6Aは、注入口7および溜池部8を有している。
配線板2としては、図示しない配線パターンや電極が形成された平板状の配線板2が用いられており、リジット配線板またはフレキシブル配線板のどちらを用いてもよい。また、配線板2の大きさや形状についても自由に設定することができる。第1の実施形態においては、矩形平板状のリジット配線板が選択されている。
2個の半導体チップ3、4としては、通常用いられているバンプ付の半導体チップがそれぞれ選択されており、かつ、平面視において大小異なるものが選択されている。第1の実施形態においては、小さな半導体チップ4に対して2〜3倍程度の大きさの半導体チップ3が選択されている。なお、第1の実施形態における半導体チップ3、4の大きさの比率に特別な意味はない。これら大小2個の半導体チップ3、4は、配線板2の同一表面にフリップチップ接続されている。第1の実施形態における2個の半導体チップ3、4の位置関係については、平面視において対向する辺同士(以後、それらの各辺を「対向辺」と称する。)3a、4aが平行に配置されており、かつ、小さな半導体チップ4の対向辺4aが大きな半導体チップ3の対向辺3aに対して全体的に対向し、大きな半導体チップ3の対向辺3aが小さな半導体チップ4の対向辺4aに対して部分的に対向するように配置されている。なお、図2に示すように、各々の半導体チップ3、4の対向辺3a、4aが互いに部分的に対向するように2個の半導体チップ3、4が配置されていても良い。
アンダーフィル5としては、フリップチップ接続に一般的に用いられる接着性液体樹脂が選択されており、それが少なくとも2個の半導体チップ3、4と配線板2との間に流入している。ここで、アンダーフィル5とは、フリップチップ接合補強材であってチップと基板の間に充填し硬化させることで接合信頼性を向上させるものであり、第1の実施形態においては2個の半導体チップ3、4と配線板2との間にそれぞれ流入した後に硬化することにより2個の半導体チップ3、4を配線板2に固定するものである。そのため、アンダーフィル5の役割を果たすものであれば接着性液体樹脂でなくてもよい。
1個の囲い6Aは、図1に示すように、配線板2にフリップチップ接続された2個の半導体チップ3、4の周縁外側全体を取り囲んでいる。これにより、2個の半導体チップ3、4と配線板2との間に流入したアンダーフィル5がその間から流出することをせき止める役割を果たす。なお、前述の囲い6Aが「1個」であること、および、半導体チップ3、4の周縁外側「全体」を取り囲んでいることというのは、図1および図2に示すような、2個の半導体チップ3、4の周縁外側を当該1個の囲い6Aによって取り囲む意味であり、図3に示すように、2個の半導体チップ3、4の周縁外側を2個の囲い6によって1個ずつ取り囲むことを排除する意味である。
ここで、囲い6Aとしては、アンダーフィル5の流出を防ぐ役割をもつものを採用することができるので、様々なものが考えられる。そのなかでも、第1の実施形態の囲い6Aとしては、図1および図4に示すように、無端状の溝、すなわち連続溝(6A)が選択されている。具体的に説明すると、図1および図4に示すように、2個の半導体チップ3、4が接続されている配線板2の表面には配線板2を保護するためのレジスト膜2rが形成されているが、そのレジスト膜2rに対して連続溝(6A)の形成位置のレジスト膜2rを部分除去することによりその連続溝(6A)が形成されている。なお、連続溝(6A)の形成対象については、配線板2の表面にレジスト膜2rが形成されていることが多いのでレジスト膜2rに連続溝(6A)が形成されているが、レジスト膜2rが形成されていない場合は配線板2の表面に直接連続溝(6A)を形成しても良い。
前述の囲い6Aは、図5Aに示すような大きい半導体チップ3の配置領域9および小さい半導体チップ4の配置領域10ならびに図5Bに示すような注入口7に区分けされている。大きい半導体チップ3の配置領域9または小さい半導体チップ4の配置領域10は、図5Aに示すように、大きい半導体チップ3または小さい半導体チップ4を取り囲む領域である。また、注入口7は、図5Bに示すように、大きい半導体チップ3および小さい半導体チップ4の間隙に存在する領域であってアンダーフィル5が注入される領域である。境界領域においてはそれら3つの領域のいずれの領域に該当するかの判断をするのが困難であるが、注入口7となる判断基準としては、その領域に対してアンダーフィル5が注入されるか否か、その領域から他の領域にアンダーフィル5を流入させるために存在するか否か、などによって判断すればよい。
第1の実施形態における囲い6Aの注入口7は、図5Bに示すように、2個の半導体チップ3、4におけるそれぞれの対向辺3a、4aとその対向辺3a、4aの間隙の延在方向の両端周辺に位置する2箇所の囲い6Aの一部6Aaとによって取り囲まれた領域からなる。ただし、それぞれの対向辺3a、4aおよび当該2箇所の囲い6Aの一部6Aaが相互に接触することはないので、それぞれの対向辺3a、4aおよび当該2箇所の囲い6Aの一部6Aaの間に隙間がそれぞれ生じている。つまり、それぞれの対向辺3a、4aおよび当該2箇所の囲い6Aの一部6Aaのみによってこの注入口7が完全に取り囲まれることはなく、部分的に取り囲まれることになる。なお、このことが大きい半導体チップ3の配置領域9または小さい半導体チップ4の配置領域10と注入口7とを明確に区分けできない理由となるが、これらを明確に区分けできなくとも第1の実施形態の作用効果、ひいては本発明の作用効果に何ら影響を及ぼさないし、特段重要なことでもない。
また、注入口7の内部の領域には、図5Cに示すように、溜池部8となる領域が存在する。この溜池部8は、大きい半導体チップ3における所定の一辺3aの一部3bと囲い6Aにおける所定の一部6Aaとによって取り囲まれた領域である。ここで、大きい半導体チップ3における所定の一辺の一部とは、注入口7の一部を取り囲む大きい半導体チップ3の一辺3aの一部3bであって注入口7の他の一部を取り囲む小さい半導体チップ4の一辺と対向しない部分である。第1の実施形態においては、図1および図5Cに示すように、大きい半導体チップ3の対向辺3aにおける小さい半導体チップ4の対向辺4aと対向しない部分3bとなる。また、囲い6Aにおける所定の一部6Aaとは、注入口7を取り囲む1箇所または2箇所の囲い6Aの一部6Aaのことである。
ここで、第1の実施形態の囲い6Aの一部6Aaは、図5Cに示すように、注入口7の外側に拡張したL字形状に形成されている。この一部6Aaについては、L字形状から図6に示すような注入口7の外側に拡張したR形状または図7に示すようなテーパ形状に変更されても良い。図5Bおよび図5Cに示すような注入口7および溜池部8に対してアンダーフィル5を注入する場合、アンダーフィル5の図示しないディスペンサのノズルを溜池部8に向けてアンダーフィル5を一点注入してもよいが(図8の注入点Pを参照)、注入口7の延在方向に対して溜池部8を通過するようにそのノズルを往復移動(図8の往復方向SDを参照)させながらアンダーフィル5を往復注入することが好ましい。
次に、第1の実施形態の半導体チップモジュール1Aの作用を説明する。
第1の実施形態の半導体チップモジュール1Aにおいては、図1に示すように、大小異なる2個の半導体チップ3、4が1個の囲い6Aによって取り囲まれている。また、その囲い6Aには、それら2個の半導体チップ3、4の間に図5Bに示すような注入口7が形成され、その注入口7には図5Cに示すような溜池部8が形成されている。この溜池部8は、図1および図5Cに示すように、大きい半導体チップ3における所定の一辺の一部3bと囲い6Aにおける所定の一部6Aaとによって取り囲まれた領域であるので、大きな半導体チップ3のみに対向する領域となる。溜池部8に流入したアンダーフィル5は大きい半導体チップ3と配線板2との間に多く流入する傾向にあるので、溜池部8を形成しない場合と比較して、大きい半導体チップ3と配線板2との間に流入するアンダーフィル5の流入量を増量することができる。また、溜池部8の大きさを適切に調整することにより、大きい半導体チップ3と配線板2との間に流入するアンダーフィル5の流入量と小さい半導体チップ4と配線板2との間に流入するアンダーフィル5の流入量とを適量にすることができる。
この溜池部8については、囲い6Aにおける所定の一部6Aaの形状によってアンダーフィル5の流入効率が変化する。第1の実施形態においては、囲い6Aにおける所定の一部6Aaが、図1に示すようなL字形状、図6に示すようなR形状、または図7に示すようなテーパ形状に形成されている。これにより、注入口7における溜池部8とそれ以外の部分との間の流入効率や溜池部8と大きな半導体チップ3の配置領域9との間の流入効率がそれら以外の形状と比較して向上するので、溜池部8に流入したアンダーフィル5が溜池部8に停滞せずに大きい半導体チップ3と配線板2との間に効率よく流入することができる。
このような囲い6Aは前述したように種々のものがあげられる。第1の実施形態においては、図1および図4に示すように、囲い6Aとして連続溝(6A)を用いている。図9に示すように、一般的に、液体Lは平面Pから凹部Mにさしかかるときに表面張力により凹部の縁Maにせき止められる傾向にある。これは凹部の深さに関係なく生じる現象である。第1の実施形態においてはこの現象を利用しており、連続溝(6A)の縁に到達したアンダーフィル5は表面張力によって連続溝(6A)の内部に流入することなくその縁6Abでせき止められるので、配線板2やレジスト膜2rに深い連続溝(6A)を形成せずともアンダーフィル5の流出をせき止めることができる。
また、囲い6Aの注入口7に注入されるアンダーフィル5は、注入口7の延在方向(図8の往復方向SD)に往復移動しながら注入されることが好ましい。これにより、アンダーフィル5が注入口7の領域に適量に注入されるので、アンダーフィル5の一点注入と比較して、各々の半導体チップ3、4と配線板2との間に流入するアンダーフィル5の流入効率を向上させることができる。
次に、第2の実施形態の半導体チップモジュール1Bを説明する。第1の実施形態と第2の実施形態との相違点は、囲い6Bの全体形状の違いである。
図10は、第2の実施形態の半導体チップモジュール1Bを示している。また、図11は、図10の11−11矢視断面図である。第2の実施形態の半導体チップモジュール1Bは、図10および図11に示すように、第1の実施形態と同様に、配線板2、2個の半導体チップ3、4、アンダーフィル5および1個の囲い6Bを備えている。また、囲い6Bは、第1の実施形態と同様に、注入口7および溜池部8を有している。
ここで、第2の実施形態においては、配線板2の表面に台2sが形成されている。この台2sは配線板2の表面の一部に積層された配線基板と2個の半導体チップ3、4に接続する電極とによって形成されており、その平面視の形状は囲い6Bの形状と同一である。そして、第2の実施形態の囲い6Bとしては、図11に示すように、この台2sの周縁に生じる段差が用いられている。この段差を利用した囲い6Bは、図10に示すように、平面視において2個の半導体チップ3、4を取り囲んでいる。
このように第2の実施形態の囲い6Bとして台2sの周縁に生じる段差が選択されると、囲い6Bとして連続溝(6A)を採用した第1の実施形態と同様、その段差において表面張力によりアンダーフィル5の流出をせき止めることができる。
次に、第3の実施形態の半導体チップモジュール1Cを説明する。第1の実施形態と第3の実施形態との相違点は、囲い6Cの全体形状の違いである。
図12は、第3の実施形態の半導体チップモジュール1Cを示している。また、図13は、図12の13−13矢視断面図である。第3の実施形態の半導体チップモジュール1Cは、図12および図13に示すように、第1の実施形態と同様に、配線板2、2個の半導体チップ3、4、アンダーフィル5および1個の囲い6Cを備えている。また、囲い6Cは、第1の実施形態と同様に、注入口7および溜池部8を有している。
ここで、第3の実施形態においては、配線板2の表面にレジスト膜2rが形成され、その表面から連続壁2wが起立している。この連続壁2wは無端状の閉じた環状壁であり、その平面視外形は囲い6Cの形状と同一である。そして、第3の実施形態の囲い6Cとしては、図13に示すように、この連続壁2wが用いられている。この連続壁2wを利用した囲い6Cは、図12に示すように、平面視において2個の半導体チップ3、4を取り囲んでいる。
このように第3の実施形態の囲い6Cとして連続壁2wが選択されると、連続壁2wの内部に流入したアンダーフィル5の高さが連続壁2wの高さよりも低い限りアンダーフィル5が連続壁2wを越えることができないので、アンダーフィル5の注入量が大量であってもアンダーフィル5の流出をせき止めることができる。
次に、第4の実施形態の半導体チップモジュール1Dを説明する。第1の実施形態と第4の実施形態との相違点は、囲い6Dの全体形状の違いである。
図14は、第4の実施形態の半導体チップモジュール1Dを示している。また、図15は、図14の15−15矢視断面図である。第4の実施形態の半導体チップモジュール1Dは、図14および図15に示すように、第1の実施形態と同様、配線板2、2個の半導体チップ3、4、アンダーフィル5および1個の囲い6Dを備えている。また、囲い6Dは、第1の実施形態と同様に、注入口7および溜池部8を有している。
ここで、第4の実施形態においては、配線板2の表面にレジスト膜2rが形成され、その表面に凹み2hが形成されている。この凹み2hの平面視外形は囲い6Dの形状と同一である。そして、第4の実施形態の囲い6Dとしては、図15に示すように、この凹み2hの周縁に生じる段差が用いられている。この段差を利用した囲い6Dは、図14に示すように、平面視において2個の半導体チップ3、4を取り囲んでいる。
このように第4の実施形態の囲い6Dとして凹み2hの段差が選択されると、凹み2hの内部に流入したアンダーフィル5の高さが凹み2hの深さよりも小さい限りアンダーフィル5が凹み2hの段差を越えることができないので、アンダーフィル5の注入量が大量であってもアンダーフィル5の流出をせき止めることができる。
すなわち、本実施形態の半導体チップモジュール1A〜1Dによれば、大きい半導体チップ3と配線板2との間に流入するアンダーフィル5の流入量と小さい半導体チップ4と配線板2との間に流入するアンダーフィル5の流入量とが適量になるので、大きさの異なる2個の半導体チップ3、4を隣接させても、各半導体チップ3、4に対してアンダーフィル5が過不足なく適正に流入し、各半導体チップ3、4を確実に固定することができるという作用効果を奏する。
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
例えば、各実施形態において半導体チップ3、4の対向辺3a、4aの平行は必須条件ではなく、配線板2に対する半導体チップ3、4の配置効率およびアンダーフィル5の流入効率などの様々な要素を考慮して決められた条件である。したがって、半導体チップ3、4の配置効率を考慮しなければ、図16に示すように、各々の半導体チップ3、4の対向辺3a、4aが平行ではなく一方が開いた状態(ハの字形の状態)となるように2個の半導体チップ3、4が配置されていても良い。
第1の実施形態の半導体チップモジュールを示す平面図 第1の実施形態において2個の半導体チップの配置が図1と異なる状態を示す平面図 第1の実施形態の囲いとして想定していない状態を示す平面図 図1の4−4矢視断面図 第1の実施形態の囲いに生じる各領域を示す平面図;Aは大きい半導体チップの配置領域および小さい半導体チップの配置領域を示している。Bは、注入口を示している。Cは溜池部を示している。 第1の実施形態の溜池部の一部を形成する囲いの一部がR形状となっている状態を示す平面図 第1の実施形態の溜池部の一部を形成する囲いの一部がテーパ形状となっている状態を示す平面図 第1の実施形態のアンダーフィルの注入方法を示す平面図 第1の実施形態のアンダーフィルが囲いによってせき止められる状態を示す平面図 第2の実施形態の半導体モジュールを示す平面図 図10の11−11矢視断面図 第3の実施形態の半導体モジュールを示す平面図 図12の13−13矢視断面図 第4の実施形態の半導体モジュールを示す平面図 図14の15−15矢視断面図 他の実施形態の半導体モジュールであって2個の半導体チップが平行に配置されていない状態を示す平面図 従来の半導体チップモジュールの一例を示す平面図
符号の説明
1A〜1D 半導体チップモジュール
2 配線板
3 大きい半導体チップ
4 小さい半導体チップ
5 アンダーフィル
6A〜6D 囲い
7 注入口
8 溜池部

Claims (6)

  1. 平面視において大小異なる2個の半導体チップと、
    前記2個の半導体チップにおける各々の任意の一辺が平面視において部分的または全体的に対向するように前記2個の半導体チップがフリップチップ接続される配線板と、
    前記2個の半導体チップと前記配線板との間にそれぞれ流入した後に硬化することにより前記2個の半導体チップを前記配線板に固定するアンダーフィルと、
    フリップチップ接続された前記2個の半導体チップの周縁外側全体を取り囲むことにより、前記2個の半導体チップと前記配線板との間に流入した前記アンダーフィルがその間から流出することをせき止める1個の囲いと、
    前記2個の半導体チップにおける対向する二辺と前記二辺の間隙の延在方向の両端周辺に位置する2箇所の前記囲いの一部とによって取り囲まれた領域からなる前記アンダーフィルの注入口と、
    前記注入口を取り囲む一部となる大きい半導体チップの一辺の一部分であって前記注入口を取り囲む他の一部となる小さい半導体チップの一辺と対向しない部分と前記注入口を取り囲む他の一部となる前記囲いの一部とによって取り囲まれた領域からなる前記注入口の溜池部と
    を備えていることを特徴とする半導体チップモジュール。
  2. 前記溜池部を取り囲む一部となる前記囲いの一部は、前記注入口の外側に拡張したL字形状もしくはR形状またはテーパ形状に形成されている
    ことを特徴とする請求項1に記載の半導体チップモジュール。
  3. 前記囲いは、前記2個の半導体チップが接続される前記配線板の表面に形成されたレジスト膜に形成された連続溝である
    ことを特徴とする請求項1または請求項2に記載の半導体チップモジュール。
  4. 前記囲いは、前記2個の半導体チップが接続される前記配線板の表面または前記配線板の表面に形成されたレジスト膜の表面から起立する連続壁である
    ことを特徴とする請求項1または請求項2に記載の半導体チップモジュール。
  5. 前記囲いは、前記2個の半導体チップが接続される前記配線板の表面または前記配線板の表面に形成されたレジスト膜の表面に形成されるくぼみもしくは隆起した台の周縁に生じる段差である
    ことを特徴とする請求項1または請求項2に記載の半導体チップモジュール。
  6. 前記アンダーフィルは、前記注入口の延在方向に往復移動しながら注入されている
    ことを特徴とする請求項1から請求項5のいずれか1項に記載の半導体チップモジュール。
JP2008210485A 2008-08-19 2008-08-19 半導体チップモジュール Expired - Fee Related JP4589428B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008210485A JP4589428B2 (ja) 2008-08-19 2008-08-19 半導体チップモジュール
TW098125700A TW201023333A (en) 2008-08-19 2009-07-30 Semiconductor chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008210485A JP4589428B2 (ja) 2008-08-19 2008-08-19 半導体チップモジュール

Publications (2)

Publication Number Publication Date
JP2010050128A true JP2010050128A (ja) 2010-03-04
JP4589428B2 JP4589428B2 (ja) 2010-12-01

Family

ID=42067005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008210485A Expired - Fee Related JP4589428B2 (ja) 2008-08-19 2008-08-19 半導体チップモジュール

Country Status (2)

Country Link
JP (1) JP4589428B2 (ja)
TW (1) TW201023333A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210759A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
CN103855137A (zh) * 2012-12-06 2014-06-11 瑞萨电子株式会社 半导体器件
WO2021059778A1 (ja) * 2019-09-23 2021-04-01 株式会社デンソー 物理量計測装置
WO2021145106A1 (ja) * 2020-01-17 2021-07-22 株式会社デンソー 空気流量測定装置
CN116403918A (zh) * 2023-06-08 2023-07-07 甬矽电子(宁波)股份有限公司 封装结构和封装方法
WO2024071069A1 (ja) * 2022-09-28 2024-04-04 京セラ株式会社 配線基板およびそれを用いた実装構造体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160296A (ja) * 1991-12-04 1993-06-25 Ibiden Co Ltd 半導体集積回路ベアチップの樹脂封止方法
JPH11214586A (ja) * 1998-01-20 1999-08-06 Murata Mfg Co Ltd 電子回路装置
JP2005026564A (ja) * 2003-07-04 2005-01-27 Matsushita Electric Ind Co Ltd チップ積層型半導体装置およびその製造方法
JP2007134540A (ja) * 2005-11-11 2007-05-31 Murata Mfg Co Ltd 半導体装置およびその製造方法
JP2008187054A (ja) * 2007-01-30 2008-08-14 Fujitsu Ltd 配線基板及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160296A (ja) * 1991-12-04 1993-06-25 Ibiden Co Ltd 半導体集積回路ベアチップの樹脂封止方法
JPH11214586A (ja) * 1998-01-20 1999-08-06 Murata Mfg Co Ltd 電子回路装置
JP2005026564A (ja) * 2003-07-04 2005-01-27 Matsushita Electric Ind Co Ltd チップ積層型半導体装置およびその製造方法
JP2007134540A (ja) * 2005-11-11 2007-05-31 Murata Mfg Co Ltd 半導体装置およびその製造方法
JP2008187054A (ja) * 2007-01-30 2008-08-14 Fujitsu Ltd 配線基板及び半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210759A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
CN103855137A (zh) * 2012-12-06 2014-06-11 瑞萨电子株式会社 半导体器件
JP2014116371A (ja) * 2012-12-06 2014-06-26 Renesas Electronics Corp 半導体装置
CN103855137B (zh) * 2012-12-06 2018-05-22 瑞萨电子株式会社 半导体器件
WO2021059778A1 (ja) * 2019-09-23 2021-04-01 株式会社デンソー 物理量計測装置
JP2021050943A (ja) * 2019-09-23 2021-04-01 株式会社デンソー 物理量計測装置
WO2021145106A1 (ja) * 2020-01-17 2021-07-22 株式会社デンソー 空気流量測定装置
JP2021113722A (ja) * 2020-01-17 2021-08-05 株式会社デンソー 空気流量測定装置
WO2024071069A1 (ja) * 2022-09-28 2024-04-04 京セラ株式会社 配線基板およびそれを用いた実装構造体
CN116403918A (zh) * 2023-06-08 2023-07-07 甬矽电子(宁波)股份有限公司 封装结构和封装方法
CN116403918B (zh) * 2023-06-08 2023-11-03 甬矽电子(宁波)股份有限公司 封装结构和封装方法

Also Published As

Publication number Publication date
TW201023333A (en) 2010-06-16
JP4589428B2 (ja) 2010-12-01

Similar Documents

Publication Publication Date Title
JP4589428B2 (ja) 半導体チップモジュール
JP4438006B2 (ja) 半導体装置及び半導体装置の製造方法
CN107112290B (zh) 用于局部化底充胶的器件和方法
TWI606766B (zh) Electric machine and its manufacturing method, and design method of electric machine
KR102419154B1 (ko) 반도체 패키지 및 그의 제조 방법
JP2007059596A (ja) 半導体装置
JP2010177388A (ja) 半導体装置及びその製造方法
KR20130071792A (ko) Muf용 pcb 및 그 pcb 몰딩 구조
CN104916556A (zh) 芯片排列方法
CN103367267A (zh) 焊锡安装基板及其制造方法、以及半导体装置
TWM517910U (zh) 晶片封裝結構
JP2007134540A (ja) 半導体装置およびその製造方法
JP2004349399A (ja) 部品実装基板
JP2013206947A (ja) 半導体装置の製造方法及び半導体装置
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP2009182155A (ja) Lsiパッケージ及びlsiパッケージ搭載型の電子部品
US10403578B2 (en) Electronic device package
JP5356647B2 (ja) 実装基板及び電子装置
JP2010118575A (ja) 半導体装置及び半導体装置の製造方法
JP4872605B2 (ja) 半導体装置の製造方法
US20160064316A1 (en) Package substrate with improved reliability
JP2008187143A (ja) 回路装置およびその製造方法
JP2014116513A (ja) 電子装置
JP2011049502A (ja) 半導体装置の実装構造および半導体装置の製造方法
JP2015032697A (ja) 電子回路モジュール、及び電子回路モジュール用基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100909

R150 Certificate of patent or registration of utility model

Ref document number: 4589428

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees