JP2010045762A5 - - Google Patents

Download PDF

Info

Publication number
JP2010045762A5
JP2010045762A5 JP2009080450A JP2009080450A JP2010045762A5 JP 2010045762 A5 JP2010045762 A5 JP 2010045762A5 JP 2009080450 A JP2009080450 A JP 2009080450A JP 2009080450 A JP2009080450 A JP 2009080450A JP 2010045762 A5 JP2010045762 A5 JP 2010045762A5
Authority
JP
Japan
Prior art keywords
clock
signal
enable signal
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009080450A
Other languages
English (en)
Japanese (ja)
Other versions
JP2010045762A (ja
Filing date
Publication date
Priority claimed from KR1020080077701A external-priority patent/KR100940849B1/ko
Application filed filed Critical
Publication of JP2010045762A publication Critical patent/JP2010045762A/ja
Publication of JP2010045762A5 publication Critical patent/JP2010045762A5/ja
Pending legal-status Critical Current

Links

JP2009080450A 2008-08-08 2009-03-27 半導体集積回路及びその制御方法 Pending JP2010045762A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080077701A KR100940849B1 (ko) 2008-08-08 2008-08-08 반도체 집적 회로 및 그 제어 방법

Publications (2)

Publication Number Publication Date
JP2010045762A JP2010045762A (ja) 2010-02-25
JP2010045762A5 true JP2010045762A5 (enExample) 2012-07-12

Family

ID=41652335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009080450A Pending JP2010045762A (ja) 2008-08-08 2009-03-27 半導体集積回路及びその制御方法

Country Status (3)

Country Link
US (1) US7808290B2 (enExample)
JP (1) JP2010045762A (enExample)
KR (1) KR100940849B1 (enExample)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930416B1 (ko) * 2008-08-11 2009-12-08 주식회사 하이닉스반도체 반도체 집적 회로 및 그 제어 방법
US8934317B2 (en) 2012-01-13 2015-01-13 Samsung Electronics Co., Ltd. Semiconductor memory devices having internal clock signals and memory systems including such memory devices
TWI456906B (zh) * 2012-03-27 2014-10-11 Novatek Microelectronics Corp 頻率合成器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250382A (ja) * 2000-03-03 2001-09-14 Hitachi Ltd クロック再生回路
JP2002093167A (ja) * 2000-09-08 2002-03-29 Mitsubishi Electric Corp 半導体記憶装置
KR100422572B1 (ko) 2001-06-30 2004-03-12 주식회사 하이닉스반도체 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자
KR100528788B1 (ko) * 2003-06-27 2005-11-15 주식회사 하이닉스반도체 지연 고정 루프 및 그 구동 방법
EP1735910A4 (en) * 2004-03-22 2008-03-12 Mobius Microsystems Inc TRANSCONDUCTANCE AND CURRENT MODULATION FOR RESONANCE FREQUENCY CONTROL AND SELECTION
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
KR100808052B1 (ko) * 2005-09-28 2008-03-07 주식회사 하이닉스반도체 반도체 메모리 장치
KR100733465B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 지연고정루프회로
US7676686B2 (en) * 2005-09-29 2010-03-09 Hynix Semiconductor, Inc. Delay locked loop circuit and synchronous memory device including the same
US7489172B2 (en) 2005-09-29 2009-02-10 Hynix Semiconductor Inc. DLL driver control circuit
KR100753137B1 (ko) * 2005-09-29 2007-08-30 주식회사 하이닉스반도체 지연고정루프 및 지연고정루프 클럭 생성방법
KR100753101B1 (ko) * 2005-09-29 2007-08-29 주식회사 하이닉스반도체 락킹 페일 방지 위한 지연고정루프 클럭 생성 방법 및 장치
KR100776906B1 (ko) * 2006-02-16 2007-11-19 주식회사 하이닉스반도체 파워다운 모드 동안 주기적으로 락킹 동작을 실행하는기능을 가지는 ｄｌｌ 및 그 락킹 동작 방법
KR100784907B1 (ko) * 2006-06-30 2007-12-11 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
KR100810072B1 (ko) * 2006-09-29 2008-03-05 주식회사 하이닉스반도체 지연고정루프를 구비하는 반도체 메모리 장치 및 그의 구동방법

Similar Documents

Publication Publication Date Title
KR102161083B1 (ko) 반도체 메모리 장치
TW200713322A (en) Delay locked loop circuit
JP2010015666A (ja) ドメイン・クロッシング回路および方法。
JP5100218B2 (ja) ディープパワーダウンモード制御回路
TWI528181B (zh) 半導體記憶體裝置及包含其之記憶體系統及用於調整內部時脈及命令之間之時序的方法
KR101123073B1 (ko) 지연고정루프회로 및 이를 이용한 반도체 메모리 장치
JP2010093771A5 (enExample)
JP2010045762A5 (enExample)
US8022735B2 (en) Buffer enable signal generating circuit and input circuit using the same
CN103165175B (zh) 半导体器件及其操作方法
KR20110108611A (ko) 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로
KR20160058503A (ko) 반도체 메모리 장치
TW200713330A (en) Delay locked loop circuit
KR20160148789A (ko) 반도체장치 및 반도체시스템
JP2010045762A (ja) 半導体集積回路及びその制御方法
KR102099406B1 (ko) 반도체 장치
KR101095011B1 (ko) 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로
KR20160029396A (ko) 반도체 메모리 장치
KR101026378B1 (ko) 지연고정루프회로의 클럭트리 회로
JP2012048527A5 (enExample)
KR101735082B1 (ko) 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법
KR100891303B1 (ko) 반도체 메모리 장치의 레이턴시 제어 회로
KR101083666B1 (ko) 반도체 메모리 장치의 뱅크 컬럼 제어 신호 생성 회로 및그 방법
KR20140082174A (ko) 반도체 메모리 장치 및 이를 이용한 동작 방법
KR20140086615A (ko) 듀티 싸이클 보정 회로 및 그의 동작 방법