JP2010045566A - 非可逆回路素子 - Google Patents

Abstract

【課題】終端抵抗の放熱性を改善し、挿入損失などの特性の劣化を抑えることのできる非可逆回路素子を得る。
【解決手段】平板状ヨーク１０と、永久磁石４１と、該永久磁石４１により直流磁界が印加されるフェライト３２と、該フェライト３２に配置された第１中心電極及び第２中心電極と、回路基板２０とを備えた非可逆回路素子（２ポート型アイソレータ）。終端抵抗Ｒはチップ型素子であり、回路基板２０上の端子電極２５ｄ，２５ｅに接続されている。端子電極２５ｄ，２５ｅは回路基板２０の裏面に形成した放熱用電極２９とスルーホール導体２９ａを介して接続されている。放熱用電極２９は終端抵抗Ｒ以外の素子には接続されていない。
【選択図】図１

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

この種の非可逆回路素子でフェライトに第１及び第２中心電極を互いに絶縁状態で交差して巻回した２ポート型アイソレータとしては、特許文献１に、入出力ポート間に第１中心電極と並列に接続された終端抵抗を回路基板に内蔵したものが開示されている。終端抵抗は回路基板の表面に形成してもよく、あるいは、チップ型素子を回路基板上に実装するようにしてもよい。

ところで、前記終端抵抗は出力ポート側から高周波信号が入力された場合に、発熱するという問題点を有している。仮に、終端抵抗がグランドに直接接続されていれば、グランド電極を通じて放熱することができる。しかし、この種の終端抵抗は入出力ポートに接続されているだけであるので、放熱性が悪く、温度上昇に伴って挿入損失などの特性が劣化してしまう。
国際公開第２００７／０８６１７７号パンフレット

そこで、本発明の目的は、終端抵抗の放熱性を改善し、挿入損失などの特性の劣化を抑えることのできる非可逆回路素子を提供することにある。

前記目的を達成するため、本発明の一形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに電気的に絶縁状態で交差して配置された第１中心電極及び第２中心電極と、
前記永久磁石及び前記フェライトを実装した回路基板と、
を備え、
前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
前記抵抗の両端部は前記回路基板の実装面に設けた放熱用電極に接続されて、該放熱用電極は前記抵抗以外の素子には接続されていないこと、
を特徴とする。

本発明によれば、入力ポートと出力ポートとの間に接続されている抵抗の両端部が他の素子には接続されていない放熱用電極に接続されているため、抵抗の放熱性が向上し、ひいては温度上昇による挿入損失などの特性の劣化を抑えることができる。

以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。

（第１実施例、図１〜図７参照）
本発明に係る非可逆回路素子の第１実施例である２ポート型アイソレータの分解斜視図を図１に示す。この２ポート型アイソレータは、集中定数型アイソレータであり、概略、平板状ヨーク１０と、回路基板２０と、フェライト３２と永久磁石４１とからなるフェライト・磁石素子３０とで構成されている。なお、図１において、斜線を付した部分は導電体である。

フェライト３２には、図２に示すように、表裏の主面３２ａ，３２ｂに互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに対向する平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。

また、永久磁石４１はフェライト３２に対して直流磁界を主面３２ａ，３２ｂに略垂直方向に印加するように主面３２ａ，３２ｂに対して、例えば、エポキシ系の接着剤４２を介して接着され（図４参照）、フェライト・磁石素子３０を形成している。永久磁石４１の主面４１ａは前記フェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面３２ａ，４１ａ、主面３２ｂ，４１ａどうしを対向させて配置されている。

第１中心電極３５は導体膜にて形成されている。即ち、図２に示すように、この第１中心電極３５は、フェライト３２の第１主面３２ａにおいて右下から立ち上がって２本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面の中継用電極３５ａを介して第２主面３２ｂに回り込み、第２主面３２ｂにおいて第１主面３２ａと透視状態で重なるように２本に分岐した状態で形成され、その一端は下面に形成された接続用電極３５ｂに接続されている。また、第１中心電極３５の他端は下面に形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と以下に説明する第２中心電極３６とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。

第２中心電極３６は導体膜にて形成されている。この第２中心電極３６は、まず、０．５ターン目３６ａが第１主面３２ａにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第１中心電極３５と交差した状態で形成され、上面の中継用電極３６ｂを介して第２主面３２ｂに回り込み、この１ターン目３６ｃが第２主面３２ｂにおいてほぼ垂直に第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部は下面の中継用電極３６ｄを介して第１主面３２ａに回り込み、この１．５ターン目３６ｅが第１主面３２ａにおいて０．５ターン目３６ａと平行に第１中心電極３５と交差した状態で形成され、上面の中継用電極３６ｆを介して第２主面３２ｂに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋ、中継用電極３６ｌ、３．５ターン目３６ｍ、中継用電極３６ｎ、４ターン目３６ｏ、がフェライト３２の表面にそれぞれ形成されている。また、第２中心電極３６の両端は、それぞれフェライト３２の下面に形成された接続用電極３５ｃ，３６ｐに接続されている。なお、接続用電極３５ｃは第１中心電極３５及び第２中心電極３６のそれぞれの端部の接続用電極として共用されている。

即ち、第２中心電極３６はフェライト３２に螺旋状に４ターン巻回されていることになる。ここで、ターン数とは、中心電極３６が第１又は第２主面３２ａ，３２ｂをそれぞれ１回横断した状態を０．５ターンとして計算している。そして、中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。

また、接続用電極３５ｂ，３５ｃ，３６ｐや中継用電極３５ａ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊ，３６ｌ，３６ｎはフェライト３２の上下面に形成された凹部３７（図３参照）に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填して形成されている。また、上下面には各種電極と平行にダミー凹部３８も形成され、かつ、ダミー電極３９ａ，３９ｂ，３９ｃが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部３７，３８に導体膜として形成したものであってもよい。

フェライト３２としてはＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極３５，３６の絶縁膜としてはガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。

なお、フェライト３２を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるＣｕ、Ａｇ、Ｐｄ又はＰｄ／Ａｇを用いることになる。

永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。

回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図６及び図７に示すように、整合用コンデンサＣ１，Ｃ２，Ｃｓ１，Ｃｓ２，Ｃｐ１，Ｃｐ２が内蔵され、チップ型素子である終端抵抗Ｒが回路基板２０上に外付けされている。また、表面には端子電極２５ａ〜２５ｅが、裏面（実装面）には外部接続用端子電極２６，２７，２８及び放熱用電極２９がそれぞれ形成されている。なお、回路基板２０内での多層構造の説明については省略する。

前記フェライト・磁石素子３０は、回路基板２０上に載置され、フェライト３２の下面の各種電極が回路基板２０上の端子電極２５ａ，２５ｂ，２５ｃとリフローはんだ付けされて一体化されるとともに、永久磁石４１の下面が回路基板２０上に接着剤にて一体化される。

平板状ヨーク１０は、電磁シールド機能を有するもので、前記フェライト・磁石素子３０の直上に配置されている。そして、図５に示すように、回路基板２０とヨーク１０との間であってフェライト・磁石素子３０の周囲には樹脂材６１が充填されている。終端抵抗Ｒも樹脂材６１にて覆われている。この樹脂材６１は、例えば、主成分としてシリカ、フェノール樹脂、エポキシ樹脂を混合した樹脂である。

平板状ヨーク１０の機能は、フェライト・磁石素子３０からの磁気の漏れ、高周波電磁界の漏れを抑えること、外部からの磁気の影響を抑えること、本アイソレータをチップマウンタを用いて基板７０に搭載する際に、バキュームノズルでピックアップする場所を提供することである。なお、平板状ヨーク１０は必ずしも接地されている必要はないが、はんだ付けや導電性接着剤などで接地してもよく、接地すると高周波シールドの効果が向上する。

平板状ヨーク１０はニッケル板にＡｇのめっきが施されたものである。但し、ヨーク１０の材質はニッケルに限定するものではなく、軟鉄鋼板、ケイ素鋼板などであってもよく、めっきはＣｕなどであってもよい。

整合用回路素子と前記第１及び第２中心電極３５，３６との接続関係は、例えば、第１回路例である図６及び第２回路例である図７に示すとおりである。ここで、図７に示す第２回路例に基づいて接続関係を説明する。

回路基板２０の裏面に形成された外部接続用端子電極２６は整合用コンデンサＣｓ１を介して端子電極２５ａ（入力ポートＰ１）に接続され、かつ、整合用コンデンサＣ１と終端抵抗Ｒとに接続されている。また、端子電極２５ａはフェライト３２の下面に形成された接続用電極３５ｂを介して第１中心電極３５の一端に接続されている。

第１中心電極３５の他端及び第２中心電極３６の一端は、フェライト３２の下面に形成された接続用電極３５ｃ及び回路基板２０の表面に形成された端子電極２５ｂ（出力ポートＰ２）を介して終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続され、かつ、コンデンサＣｓ２を介して回路基板２０の裏面に形成された外部接続用端子電極２７に接続されている。また、終点抵抗Ｒは回路基板２０の表面に形成された端子電極２５ｄ，２５ｅに接続される。

第２中心電極３６の他端は、フェライト３２の下面に形成された接続用電極３６ｐ及び回路基板２０の表面に形成された端子電極２５ｃ（グランドポートＰ３）を介してコンデンサＣ２及び回路基板２０の裏面に形成された外部接続用端子電極２８と接続されている。

また、入力側端子電極２６とコンデンサＣｓ１の接続点には接地されたインピーダンス調整用のコンデンサＣｐ１が接続されている。同様に、出力側端子電極２７とコンデンサＣｓ２との接続点にも接地されたインピーダンス調整用のコンデンサＣｐ２が接続されている。

なお、図６に示す第１回路例は図７に示す第２回路例における一部の素子（コンデンサＣｓ１，Ｃｓ２，Ｃｐ１，Ｃｐ２）を省略した基本タイプである。

以上の２ポート型アイソレータにおいて、さらに、終端抵抗Ｒの両端部が接続された端子電極２５ｄ，２５ｅは、図１及び図５に示すように、回路基板２０に設けたスルーホール導体２９ａを介して回路基板２０の裏面（実装面）に設けた放熱用電極２９に接続されている。アイソレータはプリント配線基板７０上に実装され、そのとき放熱用電極２９は基板７０上の放熱用電極７１にはんだ接続される。

以上の構成からなる２ポート型アイソレータにおいては、第１中心電極３５の一端が入力ポートＰ１に接続され他端が出力ポートＰ２に接続され、第２中心電極３６の一端が出力ポートＰ２に接続され他端がグランドポートＰ３に接続されているため、動作時において、第２中心電極３６に大きな高周波電流が流れ、第１中心電極３５にはほとんど高周波電流が流れない。それゆえ、挿入損失の小さな２ポート型の集中定数型アイソレータとすることができる。

また、第２中心電極３６はフェライト３２に２ターン以上巻回されているため、第２中心電極３６のインダクタンス値が高く、アイソレータとしての特性が向上する。

さらに、終端抵抗Ｒの両端部がスルーホール導体２９ａを介して他の素子には接続されていない放熱用電極２９に接続されているため、終端抵抗Ｒの放熱性が向上し、ひいては温度上昇による挿入損失などの特性の劣化を抑えることができる。終端抵抗Ｒは樹脂材６１を介しても放熱する。スルーホール導体２９ａはＡｇなどの電極膜をスルーホールの内壁面に形成したもので、回路基板２０を構成する誘電体よりも熱伝導度が大きく、放熱性は良好である。特に、スルーホール導体２９ａがスルーホールに充填されていれば、熱伝導度がさらに向上する。

一方、フェライト・磁石素子３０は、フェライト３２と一対の永久磁石４１が接着剤４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。

（第２実施例、図８及び図９参照）
第２実施例であるアイソレータは、図８に示すように、回路基板２０の表面に設けた端子電極２５ｄ，２５ｅと裏面に設けた放熱用電極２９とを、回路基板２０の角部に設けたスルーホール導体２９ａを介して接続したものである。

この種の回路基板２０は、図９に示すように、大きな面積の親基板にマトリクス状に形成される。１単位の回路基板２０の角部にスルーホール２９ｂを形成し、該スルーホール２９ｂに導体を充填した後、縦横のカット線Ａでカットすることにより子基板としての回路基板２０が切り出される。

（第３実施例、図１０参照）
第３実施例であるアイソレータは、図１０に示すように、回路基板２０の裏面（実装面）に放熱用電極２９を対角線上に配置したものである。放熱用電極２９を互いに遠ざけて配置することにより、むらのない放熱が期待できる。

（第４及び第５実施例、図１１〜図１３参照）
なお、前記終端抵抗Ｒはチップ型素子を回路基板２０の表面に外付けする以外に、回路基板２０の表面又は内部に形成された抵抗体膜であってもよい。このような抵抗体膜で形成された終端抵抗であっても、回路基板２０の裏面（実装面）に設けた放熱用電極にスルーホール導体を介して接続することにより、放熱性を改善することができる。

図１１に第４実施例であるアイソレータを構成する回路基板２０を示す。回路基板２０の表面には終端抵抗Ｒとして抵抗体膜４５が形成されている。この抵抗体膜４５は端子電極２５ｄ，２５ｅ及びスルーホール導体２９ａを介して放熱用電極２９に接続されている。

図１２に第５実施例であるアイソレータを構成する回路基板２０の要部断面を示す。回路基板２０の内部に終端抵抗Ｒとして抵抗体膜４６が形成されている。この抵抗体膜４６はスルーホール導体２９ａを介して放熱用電極２９に接続されている。他の整合用回路素子も回路基板２０に内蔵されており、その接続関係を図１３に示す。図１３に示す回路は図７に示した等価回路に相当する。

（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、永久磁石のＮ極とＳ極を反転させれば、入力ポートと出力ポートが入れ替わる。また、整合回路の構成は任意であり、第１及び第２中心電極の構成も任意である。

第１実施例である非可逆回路素子（２ポート型アイソレータ）を示す分解斜視図である。 中心電極付きフェライトを示す斜視図である。 前記フェライトを示す斜視図である。 フェライト・磁石素子を示す分解斜視図である。 組み立てられたアイソレータの断面図である。 ２ポート型アイソレータの第１回路例を示す等価回路図である。 ２ポート型アイソレータの第２回路例を示す等価回路図である。 第２実施例である非可逆回路素子（２ポート型アイソレータ）の回路基板を示す斜視図である。 図８に示した回路基板の親基板を示す平面図である。 第３実施例である非可逆回路素子（２ポート型アイソレータ）の回路基板を示す裏面図である。 第４実施例である非可逆回路素子（２ポート型アイソレータ）の回路基板を示す斜視図である。 第５実施例である非可逆回路素子（２ポート型アイソレータ）の回路基板の要部を示す断面図である。 図１２に示した回路基板の内部での接続関係を示す回路図である。

符号の説明

１０…ヨーク
２０…回路基板
２５ｄ，２５ｅ…端子電極
２９…放熱用電極
２９ａ…スルーホール導体
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
４５，４６…抵抗体膜
６１…樹脂材
Ｒ…終端抵抗
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート

Claims (11)

1. 永久磁石と、
   前記永久磁石により直流磁界が印加されるフェライトと、
   前記フェライトに互いに電気的に絶縁状態で交差して配置された第１中心電極及び第２中心電極と、
   前記永久磁石及び前記フェライトを実装した回路基板と、
   を備え、
   前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
   前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
   前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
   前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
   前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
   前記抵抗の両端部は前記回路基板の実装面に設けた放熱用電極に接続されて、該放熱用電極は前記抵抗以外の素子には接続されていないこと、
   を特徴とする非可逆回路素子。
2. 前記抵抗はチップ型素子であって前記回路基板の表面に実装されていることを特徴とする請求項１に記載の非可逆回路素子。
3. 前記抵抗は前記回路基板の表面又は内部に形成された抵抗体膜であることを特徴とする請求項１に記載の非可逆回路素子。
4. 前記放熱用電極は前記回路基板の実装面にほぼ対角線上に配置されていることを特徴とする請求項１ないし請求項３に記載の非可逆回路素子。
5. 前記抵抗と前記放熱用電極とは前記回路基板に設けたスルーホール導体によって接続されていることを特徴とする請求項１ないし請求項４のいずれかに記載の非可逆回路素子。
6. 前記スルーホール導体はスルーホールに充填されていることを特徴とする請求項５に記載の非可逆回路素子。
7. 前記スルーホール導体は前記回路基板の角部に設けられていることを特徴とする請求項５又は請求項６に記載の非可逆回路素子。
8. 前記フェライトと前記永久磁石は、前記第１及び第２中心電極が配置されたフェライトの主面に永久磁石が固着されたフェライト・磁石素子を構成していること、を特徴とする請求項１ないし請求項７のいずれかに記載の非可逆回路素子。
9. 前記フェライト・磁石素子は、前記回路基板上に実装されるとともにその直上にヨークが配置され、かつ、樹脂材にて覆われていること、を特徴とする請求項８に記載の非可逆回路素子。
10. 前記フェライト・磁石素子は、前記回路基板上に、フェライトの主面が回路基板の表面に対して垂直方向に配置されていること、を特徴とする請求項８又は請求項９に記載の非可逆回路素子。
11. 前記第２中心電極は前記フェライトの両主面に少なくとも２ターン巻回されていることを特徴とする請求項１ないし請求項１０のいずれかに記載の非可逆回路素子。

Images