JP2012065213A - 非可逆回路素子 - Google Patents

Abstract

【課題】チップタイプの抵抗素子の放熱特性の向上を図り、かつ、小型化を達成できる非可逆回路素子を得る。
【解決手段】互いに電気的に絶縁状態で交差して巻回された複数の中心電極を備えた直方体形状のフェライト３２と、該フェライト３２の両主面を挟着する一対の永久磁石４１とからなるフェライト・磁石素子３０と、表面に端子電極２５〜２８が形成された回路基板２０と、終端抵抗として機能するチップタイプの抵抗素子Ｒと、コンデンサ素子Ｃ１と、を備えた非可逆回路素子（２ポート型アイソレータ）。回路基板２０上にはフェライト・磁石素子３０、抵抗素子Ｒ、コンデンサ素子Ｃ１が実装され、抵抗素子Ｒは永久磁石４１に接触した状態で回路基板２０上に実装されている。
【選択図】図１

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

この種の非可逆回路素子として、特許文献１には、低損失の２ポート型アイソレータを開示している。この２ポート型アイソレータは、直方体をなすフェライトに互いに電気的に絶縁状態で交差する第１中心電極及び第２中心電極を配置し、フェライトの両主面に一対の永久磁石で挟着したフェライト・磁石素子を形成し、該フェライト・磁石素子を回路基板上に実装したものである。

この種の非可逆回路素子では、逆方向に入力された電力を終端抵抗で熱エネルギーに変換する機能を有しており、終端抵抗には一般的にチップタイプの抵抗素子が用いられる。非可逆回路素子が小型化されるに伴って、使用される抵抗素子も小型化しているため、抵抗素子の放熱に十分留意する必要がある。また、回路基板上にフェライト・磁石素子や抵抗素子を実装する際、これらの部品が互いに接触しないようにクリアランスを設けているので、抵抗素子で発生した熱は主に回路基板に伝導していた。しかし、熱を回路基板への伝導だけで放熱することは、放熱性能が不十分であり、抵抗素子が許容温度を超えて抵抗値が変動してアイソレーション特性が劣化するという問題点を有していた。また、部品間にクリアランスを設けているため、非可逆回路素子の平面サイズの小型化が困難であった。

特開２００１−８１３９４号公報

そこで、本発明の目的は、チップタイプの抵抗素子の放熱特性の向上を図り、かつ、小型化を達成できる非可逆回路素子を提供することにある。

本発明の一形態である非可逆回路素子は、
互いに電気的に絶縁状態で交差して巻回された複数の中心電極を備えた直方体形状のフェライトと、該フェライトの両主面を挟着する一対の永久磁石とからなるフェライト・磁石素子と、
表面に端子電極が形成された回路基板と、
終端抵抗として機能するチップタイプの抵抗素子と、
を備え、
前記回路基板上には少なくとも前記フェライト・磁石素子及び前記抵抗素子が実装され、
前記抵抗素子は前記永久磁石に接触した状態で前記回路基板上に実装されていること、
を特徴とする。

前記非可逆回路素子において、終端抵抗として機能するチップタイプの抵抗素子はフェライト・磁石素子を構成する永久磁石に接触した状態で回路基板上に実装されているため、抵抗素子で発生する熱は回路基板のみならずフェライト・磁石素子を介しても放熱され、抵抗素子の抵抗値が変動してアイソレーション特性が劣化するおそれはない。また、フェライト・磁石素子と抵抗素子との間にクリアランスが生じることがないので、非可逆回路素子の平面サイズが小さくなる。

本発明によれば、抵抗素子の放熱特性が向上し、かつ、非可逆回路素子の平面サイズの小型化が可能である。

第１実施例である非可逆回路素子（２ポート型アイソレータ）を示す分解斜視図である。 中心電極付きフェライトを示す分解斜視図である。 前記２ポート型アイソレータの等価回路図である。 前記２ポート型アイソレータにおける回路基板と実装部品との位置関係を示し、（Ａ）ははんだ付け前の位置関係示す平面図、（Ｂ）ははんだ付け後の位置関係を示す平面図、（Ｃ）は（Ｂ）の側面図である。 第２実施例である非可逆回路素子（２ポート型アイソレータ）における回路基板と実装部品との位置関係を示し、（Ａ）は平面図、（Ｂ）は（Ａ）の側面図である。 第３実施例である非可逆回路素子（２ポート型アイソレータ）における回路基板と実装部品との位置関係を示し、（Ａ）ははんだ付け前の位置関係を示す平面図、（Ｂ）ははんだ付け後の位置関係を示す平面図である。

以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。

（第１実施例、図１〜図４参照）
第１実施例である非可逆回路素子の分解斜視図を図１に示す。この非可逆回路素子は、集中定数型の２ポート型アイソレータであり、概略、回路基板２０と、フェライト３２と一対の永久磁石４１とからなるフェライト・磁石素子３０と、平板状ヨーク１０と、チップタイプの終端抵抗素子Ｒと、チップタイプのコンデンサ素子Ｃ１とで構成されている。

フェライト３２には、図２に示すように、表裏の主面３２ａ，３２ｂに、絶縁材３４Ａ，３４Ｂにて互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６が形成されている。ここで、フェライト３２は互いに平行な第１主面３２ａ及び第２主面３２ｂを有する直方体形状をなしている。

また、永久磁石４１はフェライト３２に対して磁界を主面３２ａ，３２ｂに垂直方向に印加するように主面３２ａ，３２ｂに対向して、例えば、エポキシ系の接着剤４２（図１参照）を介して接着され、フェライト・磁石素子３０を構成している。永久磁石４１の主面はフェライト３２の主面３２ａ，３２ｂと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。

第１中心電極３５は導体膜にて形成されている。即ち、図２に示すように、この第１中心電極３５は、フェライト３２の下面に形成された接続用電極３５ａに接続された状態で第１主面３２ａにおいて左下から立ち上がってほぼ水平方向に形成され、右上方に立ち上がって上面の中継用電極３５ｂを介して第２主面３２ｂに回り込む。第２主面３２ｂにおいて、第１中心電極３５は、第１主面３２ａと透視状態でほぼ重なるように形成され、その端部は下面に形成された接続用電極３５ｃに接続されている。このように、第１中心電極３５はフェライト３２に１ターン巻回されている。そして、第１中心電極３５と第２中心電極３６とは、間に絶縁材３４Ａ，３４Ｂが形成されて互いに絶縁された状態で交差している。中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。

第２中心電極３６は導体膜にて形成されている。この第２中心電極３６は、まず、０．５ターン目３６ａがフェライト３２の下面に形成された接続用電極３５ｃと接続された状態で第２主面３２ｂにおいて第１中心電極３５と斜めに交差する状態で立ち上がり、上面の中継用電極３６ｂを介して第１主面３２ａに回り込み、１ターン目３６ｃが第１主面３２ａにおいて第１中心電極３５と直交する状態で形成されている。１ターン目３６ｃの下端部は下面の中継用電極３６ｄを介して第２主面３２ｂに回り込み、１．５ターン目３６ｅが第２主面３２ｂにおいて立ち上がり、上面の中継用電極３６ｆを介して第１主面３２ａに回り込んでいる。以下同様に、２ターン目３６ｇ、中継用電極３６ｈ、２．５ターン目３６ｉ、中継用電極３６ｊ、３ターン目３６ｋがフェライト３２の表面にそれぞれ形成されている。３ターン目３６ｋの下端部はフェライト３２の下面に形成した接続用電極３６ｌに接続されている。

前記接続用電極３５ａ，３５ｃ，３６ｌや中継用電極３５ｂ，３６ｂ，３６ｄ，３６ｆ，３６ｈ，３６ｊは、フェライト３２の上下面に形成された凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。

フェライト３２としては、ＹＩＧフェライトなどが用いられている。第１及び第２中心電極３５，３６や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフィなどで形成することができる。中心電極３５，３６の絶縁材３４Ａ，３４Ｂとしては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。

永久磁石４１は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石４１とフェライト３２とを接着する接着剤４２としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。

回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図３に示すように、整合用コンデンサＣ１，Ｃ２、インピーダンス整合用コンデンサＣＳ１，ＣＳ２やそれらの接続用内部導体が内蔵されている。また、上面には入力端子電極２５、出力端子電極２６、グランド端子電極２７及び端子電極２８がそれぞれ形成され、下面には入力用外部端子電極ＩＮ、出力用外部端子電極ＯＵＴ及びグランド用外部端子電極ＧＮＤ（図３参照）がそれぞれ形成されている。

平板状ヨーク１０は、高周波電磁回路を形成するとともにシールド機能を有するもので、前記フェライト・磁石素子３０の表面に接着剤層を介して固定されている。

ここで、前記アイソレータの一回路例を図３の等価回路を参照して説明する。入力用外部端子電極ＩＮは整合用コンデンサＣＳ１を介して入力ポートＡ（入力端子電極２５）に接続され、該入力ポートＡは整合用コンデンサＣ１と終端抵抗Ｒとに接続されるとともに、第１中心電極３５の一端（電極３５ａ）に接続されている。第１中心電極３５の他端（電極３５ｃ）及び第２中心電極３６の一端（電極３５ｃ）は、出力ポートＢ（出力端子電極２６）に接続されるとともに、終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続され、かつ、コンデンサＣＳ２を介して出力用外部端子電極ＯＵＴに接続されている。第２中心電極３６の他端（電極３６ｌ）及びコンデンサＣ２はグランドポートＣ（グランド端子電極２７）に接続され、かつ、グランド用外部端子電極ＧＮＤに接続されている。なお、終端抵抗ＲとコンデンサＣ１は図１に示すようにチップタイプの外付け用素子が用いられている。

前記フェライト・磁石素子３０は、回路基板２０上にフェライト３２の主面３２ａ，３２ｂが垂直方向に位置するように載置され、フェライト３２の下面に形成した接続用電極３５ａ，３５ｃ，３６ｌが回路基板２０上の端子電極２５，２６，２７にリフローはんだ付けによって実装される。終端抵抗素子Ｒは端子電極２５，２６の端部２５ａ、２６ａにリフローはんだ付けによって実装される。また、コンデンサ素子Ｃ１は端子電極２６の端部２６ｂと端子電極２８とにリフローはんだ付けによって実装される。これらのリフローはんだ付けは一回の工程で行われる。

以上の構成からなる２ポート型アイソレータにおいては、入力ポートＡに高周波電流が入力すると、第２中心電極３６に大きな高周波電流が流れ、終端抵抗ＲやコンデンサＣ１にはほとんど高周波電流が流れないため、挿入損失が小さくなる。一方、出力ポートＢから入力された高周波電流は、第１中心電極３５とコンデンサＣ１とで形成される並列共振回路によって減衰され、終端抵抗Ｒによって熱として放出される。コンデンサＣＳ１は入力側のインピーダンスを５０Ωに整合させ、コンデンサＣＳ２は出力側のインピーダンスを５０Ωに整合させる。

さらに、本２ポート型アイソレータにおいて、フェライト・磁石素子３０は、フェライト３２と一対の永久磁石４１が接着剤４２で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。

ところで、前記終端抵抗素子Ｒは、図１に斜線を付して示すように、チップの一平面に抵抗体ｒが形成されており、逆方向に電力が供給された際に発熱する。そこで、本第１実施例では、回路基板２０上において終端抵抗素子Ｒを永久磁石４１の側面に接触した状態で実装するようにした（図４（Ｃ）参照）。

具体的には、終端抵抗素子Ｒをリフローはんだ付けすることを前提として、図４（Ａ）に示すように、端子電極２５，２６の端部２５ａ，２６ａの長さａを終端抵抗素子Ｒの両端電極寸法ｂと同じとした。端部２５ａ，２６ａと素子Ｒの両端電極の幅寸法は同じである。回路基板２０上にフェライト・磁石素子３０と終端抵抗素子Ｒは自動実装機（マウンタ）で搭載され、互いにぶつからないようにクリアランスｃが設けられている。従って、はんだ付け前において、終端抵抗素子Ｒは端部２５ａ，２６ａからクリアランスｃだけ外方にはみ出した状態で搭載される。

図４（Ａ）に示した位置関係でリフロー炉を通過させると、はんだが溶融して流動化し、溶融したはんだのセルフアライメント効果にて終端抵抗素子Ｒがフェライト・磁石素子３０側に移動し、永久磁石４１の側面に接触する（図４（Ｂ）参照）。また、コンデンサ素子Ｃ１に関しても終端抵抗素子Ｃ１と同様にセルフアライメント効果にて永久磁石４１の側面に接触状態で実装されるように構成されている。ちなみに、終端抵抗素子Ｒを端子電極２５，２６にリフローはんだ付けするため、クリームはんだは端部２５ａ，２６ａを覆うように載せられる。

以上のごとく、本第１実施例では、チップタイプである終端抵抗素子Ｒがフェライト・磁石素子３０を構成する永久磁石４１に接触した状態で回路基板２０上に実装されているため、終端抵抗素子Ｒで発生する熱は回路基板２０のみならずフェライト・磁石素子３０を介しても放熱される。それゆえ、終端抵抗素子Ｒの抵抗値が変動してアイソレーション特性が劣化するおそれはない。また、フェライト・磁石素子３０と終端抵抗素子Ｒ及びコンデンサ素子Ｃ１とが接触してクリアランスｃが解消されるため、非可逆回路素子の平面サイズが小さくなる。

また、フェライト・磁石素子３０と平面状ヨーク１０との間に接着用樹脂が配置される。この接着用樹脂として熱伝導性の良好な材質を選択することにより、フェライト・磁石素子３０からヨーク１０への熱伝導効率が高くなるので、終端抵抗素子Ｒの放熱特性がより向上する。

（第２実施例、図５参照）
第２実施例である非可逆回路素子は、図５（Ａ），（Ｂ）に示すように、終端抵抗素子Ｒにおいて、抵抗体ｒをチップ素体の一外側面に形成したもので、フェライト・磁石素子３０と終端抵抗素子Ｒとを回路基板２０上にリフローはんだ付けにて実装した際、抵抗体ｒを永久磁石４１の側面に接触させたものである。他の構成は前記第１実施例と同様である。

本第２実施例では、抵抗体ｒが直接的に永久磁石４１に接触しているため、抵抗体ｒの放熱効果がより向上する。また、終端抵抗素子Ｒが永久磁石４１に接触するのは、溶融はんだのセルフアライメント効果よるため、機械的な強制力で接触することはなく、ソフトに接触する。それゆえ接触時に抵抗体ｒに欠けなどが生じることなく、安定した量産が可能になる。

（第３実施例、図６参照）
第３実施例である非可逆回路素子は、図６（Ａ），（Ｂ）に示すように、終端抵抗素子Ｒを永久磁石４１の側面に接触させるとともにコンデンサ素子Ｃ１にも接触するように実装したものである。他の構成は前記第１実施例と同様である。具体的には、端子電極２６の端部２５ａ，２６ａを一体化し、リフロー炉中で溶融したはんだのアライメント効果によって終端抵抗素子Ｒとコンデンサ素子Ｃ１とが互いに矢印ｅ方向（図６（Ａ）参照）に移動し、終端抵抗素子Ｒとコンデンサ素子Ｃ１とがその端部で互いに接触するとともに、終端抵抗素子Ｒとコンデンサ素子Ｃ１の側面が永久磁石４１の側面に接触するようにした。この場合、終端抵抗素子Ｒにおいて、抵抗体は第１実施例で示したようにチップ素体の上面に形成されていてもよく、あるいは、第２実施例で示したようにチップ素体の一外側面に形成されていてもよい。

（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、永久磁石４１のＮ極とＳ極を反転させれば、入力ポートＡと出力ポートＢが入れ替わる。また、前記第１及び第２中心電極３５，３６の形状は種々に変更することができる。例えば、第１中心電極３５はフェライト３２の主面３２ａ，３２ｂ上で２本に分岐していてもよい。また、第２中心電極３６は１ターン以上巻回されていればよい。

また、コンデンサＣ２，ＣＳ１，ＣＳ２はチップタイプのコンデンサ素子で構成してもよいが、アイソレータ自体の小型化のためには回路基板２０に内蔵することが好ましい。

以上のように、本発明は、非可逆回路素子に有用であり、特に、抵抗素子の放熱特性が向上し、非可逆回路素子の平面サイズの小型化が可能な点で優れている。

２０…回路基板
２５…入力端子電極
２６…出力端子電極
２７…グランド端子電極
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
Ａ…入力ポート
Ｂ…出力ポート
Ｃ…グランドポート
Ｒ…終端抵抗素子
Ｃ１，Ｃ２…コンデンサ

Claims (5)

1. 互いに電気的に絶縁状態で交差して巻回された複数の中心電極を備えた直方体形状のフェライトと、該フェライトの両主面を挟着する一対の永久磁石とからなるフェライト・磁石素子と、
   表面に端子電極が形成された回路基板と、
   終端抵抗として機能するチップタイプの抵抗素子と、
   を備え、
   前記回路基板上には少なくとも前記フェライト・磁石素子及び前記抵抗素子が実装され、
   前記抵抗素子は前記永久磁石に接触した状態で前記回路基板上に実装されていること、
   を特徴とする非可逆回路素子。
2. 前記抵抗素子は抵抗体が素子の一外側面に形成されており、該抵抗体が前記永久磁石に接触していること、を特徴とする請求項１に記載の非可逆回路素子。
3. 前記回路基板上には前記抵抗素子以外のチップタイプの電子素子が実装されており、
   前記抵抗素子は前記電子素子に接触していること、
   を特徴とする請求項１又は請求項２に記載の非可逆回路素子。
4. 前記フェライトには第１中心電極及び第２中心電極が設けられており、
   前記第１中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
   前記第２中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
   前記入力ポートと前記出力ポートとの間に第１整合容量が電気的に接続され、
   前記出力ポートと前記グランドポートとの間に第２整合容量が電気的に接続され、
   前記入力ポートと前記出力ポートとの間に前記抵抗素子が電気的に接続されていること、
   を特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
5. 前記フェライト・磁石素子は前記回路基板の表面にフェライトの主面が垂直方向に位置するように実装されていること、を特徴とする請求項４に記載の非可逆回路素子。

Images