JP2010041097A - フィルタ、分波器および通信機器 - Google Patents

Abstract

【課題】バランス入出力型のフィルタにおいて、フィルタ特性を改善し、かつ小型化も可能にする。
【解決手段】フィルタ２は、第１の入力端子ｎ１と第１の出力端子ｓ１との間に直列に接続された複数の直列共振器Ｌ１−Ｓ１〜Ｓ４と、並列に接続された複数の並列共振器Ｌ１−Ｐ１〜Ｐ３を有する、第１のフィルタ部１−１と、第２の入力端子ｎ２と第２の出力端子ｓ１との間に直列に接続された複数の直列共振器Ｌ２−Ｓ１〜Ｓ４と並列に接続された複数の並列共振器Ｌ２−Ｐ１〜Ｐ３を有する、第２のフィルタ部１−２とを備える。第１のフィルタ部１−１において、少なくとも２つの並列共振器の一端が１つのインダクタンスＬｈ１に接続され、前記第２のフィルタ部１−２において、少なくとも２つの並列共振器の一端が１つのインダクタンスＬｈ２に接続される。
【選択図】図１

Description

本発明は、例えば、携帯電話、ＰＨＳ、無線ＬＡＮ等の移動体通信、高周波無線通信で使用されうるフィルタ、分波器（デュプレクサ）、高周波モジュール及び通信機器に関する。

近年、高周波通信用のフィルタとして、外乱に対する受信感度改善の観点からアンテナ端子が不平衡ポートで、受信端子が平衡ポートであるフィルタが求められている。例えば、このようなフィルタとして、例えば、ＳＡＷ（Surface-Acoustic-Wave）を用いた２重結合フィルタ=DMS（Double-Mode）フィルタが実用化されている。

また、ＤＭＳを用いずに平衡-不平衡型のデュプレクサを実現する従来技術として、バラン（インピーダンス変換回路）と不平衡型のラダー型フィルタの組み合わせによりこれを実現する手法が知られている。これは、図１７に示すように、フィルタを２つ組み合わせた４端子フィルタ（バランス入出力型受信フィルタ８１）を形成し、片側の２端子（入力１、入力２）にバラン７１を接続する技術である。バラン７１と送信フィルタ６１がアンテナ端子Ａｎｔに接続される。バランス入出力型受信フィルタ８１の構成は、例えば、特許文献１に記載されている。

図１８は、バラン７１とバランス入出力型受信フィルタ８１の構成の一例を示す図である。図１８に示すバランス入出力型受信フィルタ８１は、並列共振器Ｐ１〜Ｐ４を共有しグランドに対する接点を持たない２つのラダー型フィルタで構成される。この構成は、フルラダー型回路と呼ばれる。

図１９は、バランス入出力型受信フィルタ８１の構成の他の一例を示す図である。図１９に示すバランス入出力型受信フィルタ８１では、２つのラダー型フィルタ８２、８３が対称に配置され、並列共振器Ｌ１−Ｐ１〜Ｐ４、Ｌ２−Ｐ１〜Ｐ４は不平衡型のフィルタと同様に接地されている。これはハーフラダー型回路を呼ばれる。

フルラダー型回路、ハーフラダー型回路ともに経路１、２の受信（Ｒｘ）帯域での位相角を比較すると、１８０°異なっている（逆位相になっている）。すなわち、これらの回路は、不平衡-平衡出力型のフィルタになっている。しかし、実際にこれらの回路を使用しようとすると下記のような問題が生じる場合がある。図２０（ａ）は、図１８に示すフルラダー型回路の送信端子Ｔｘ−アンテナ端子Ａｎｔ間およびアンテナ端子Ａｎｔ−受信端子Ｒｘ間の通過特性を示すグラフである。図２０（ｂ）は、送信端子ＴｘからＲｘへのアイソレーション特性である。図２１（ａ）および図２１（ｂ）は、図１９に示すハーフラダー型回路の通過特性およびアイソレーション特性をそれぞれ示すグラフである。これらのグラフから分かるように、フルラダー型回路、ハーフラダー型回路いずれにおいても、受信フィルタの送信帯域における抑圧およびアイソレーション特性が受信帯域近傍で急峻な引き込みがあった後フライバックしてしまい、相手帯域の良好な抑圧、アイソレーション特性が得られていない。一般に、受信フィルタの相手帯域抑圧、アイソレーションは約４４〜５５ｄＢ以上が必要とされるがこの回路構成ではこれを実現する事は難しい。さらに、フルラダー型回路は、原理的にコモンモードが除去できない、という問題もある。

このような問題に対して、例えば、各並列共振器の一端に個別にインダクタンスを付加し接地させる手法が開示されている（例えば、特許文献１参照）。
特開２００２−１９８７６号公報

しかしながら、各並列共振器にインダクタンスを付加することは実際に複雑で困難である。各並列共振器に、特性を改善できる程度のインダクタンスを付与するには、様々な穂法があるが、いずれの方法を用いても、フィルタを所望のサイズで形成するのが困難である。また、多数のインダクタンスを近接して配置することはインダクタンス間の電磁結合を招き特性劣化の原因となりうる。

本発明は、以上のような事情を考慮してなされたものであり、平衡-不平衡型フィルタに用いることができるバランス入出力型のフィルタにおいて、例えば、フィルタの通過帯域外の抑圧、アイソレーション、コモンモード抑圧、バランス特性などのフィルタ特性を改善し、かつ小型化も可能にすることを目的とする。

本願に開示するフィルタは、第１の入力端子と第１の出力端子との間に直列に接続された複数の直列共振器と、並列に接続された複数の並列共振器を有する、第１のフィルタ部と、第２の入力端子と第２の出力端子との間に直列に接続された複数の直列共振器と並列に接続された複数の並列共振器を有する、第２のフィルタ部とを備え、前記第１のフィルタ部において、少なくとも２つの並列共振器の一端が１つのインダクタンスに接続され、前記第２のフィルタ部において、少なくとも２つの並列共振器の一端が１つのインダクタンスに接続される。

上記構成により、第１のフィルタ部および第２のフィルタ部それぞれにおいて、少なくとも２つの並列共振器の一端がまとめて１つのインダクタンスに接続される。このように、並列共振器の一端がインダクタンスに接続されることで、例えば、通過帯域外の抑圧、コモンモード抑圧、およびバランス特性などのフィルタ特性が改善する。さらに、複数の並列共振器がインダクタンスを共有するので、フィルタの小型化が可能になる。その結果、小型で、特性の良いフィルタ素子が実現できる。

本願明細書の開示によれば、平衡-不平衡型フィルタに用いることができるバランス入出力型のフィルタにおいて、例えば、フィルタの通過帯域外の抑圧、アイソレーション、コモンモード抑圧、バランス特性などのフィルタ特性を改善し、かつ小型化も可能にすることが可能になる。

本発明の実施形態において、フィルタは、入力された信号を逆位相の２つに信号に分けて、前記第１の入力端子と前記第２の入力端子にそれぞれ出力するバランをさらに備える態様であってもよい。これにより、フィルタ特性が改善され、かつ小型化された平衡―不平衡型フィルタを実現することができる。

本発明の実施形態では、前記第１のフィルタ部において、前記複数の並列共振器は、少なくとも２つの組に分類され、組ごとに並列共振器の一端がまとめられて１つのインダクタンスに接続され、前記第２のフィルタ部において、複数の並列共振器は、少なくとも２つの組に分類され、組ごとに並列共振器の一端がまとめられて１つのインダクタンスに接続される態様であってもよい。

上記構成により、第１のフィルタ部および第２のフィルタ部それぞれにおいて、並列共振器の組ごとに固有のインダクタンスが接続される。これにより、例えば、通過帯域外抑圧特性のようなフィルタ特性をより細かく調整することができる。

本発明の実施形態において、前記第１のフィルタ部において、少なくとも１つの並列共振器が前記第２のフィルタ部の並列共振器と接続されるか、あるいは、前記第１のフィルタ部および第２のフィルタ部は少なくとも１つの並列共振器を共有しており、前記第１のフィルタ部において、前記接続あるいは共有されている共振器の他の共振器のうち少なくとも２つの共振器の一端は１つのインダクタンスに接続され、前記第２のフィルタ部において、前記接続あるいは共有されている共振器の他の共振器のうち少なくとも２つの共振器の一端は１つのインダクタンスに接続される態様であってもよい。この構成により、フィルタの小型化が一層容易になる。

本発明の実施形態において、フィルタは、前記第１のフィルタ部の前記第１の入力端子側と前記第２のフィルタ部の前記第２の出力端子側との間、あるいは、前記第１のフィルタ部の前記第１の出力端子側と前記第２のフィルタ部の前記第２の入力端子側との間に、容量を有してもよい。この構成により、フィルタ特性をより改善することが可能である。

本発明の実施形態では、前記第１のフィルタ部において、全ての並列共振器の一端が１つのインダクタンスに接続され、前記第２のフィルタ部において、全ての並列共振器の一端が１つのインダクタンスに接続される態様であってもよい。

第１のフィルタ部および第２のフィルタ部それぞれにおいて、全ての並列共振器の一端がまとめて１つのインダクタンスに接続される。そのため、フィルタ特性が一層改善され、かつフィルタの小型化がさらに容易になる。

本発明の実施形態において、前記第１のフィルタ部および前記第２のフィルタ部の前記直列共振器および前記並列共振器は、基板上に設けられ、前記インダクタンスは、前記基板上に設けられた伝送線路によって形成される態様であってもよい。

この構成により、例えば、前記第１のフィルタ部および前記第２のフィルタ部が形成される基板上の導体パターンでインダクタンスを実現することができる。そのため、より一層小型のフィルタを実現することができる。

本発明の実施形態において、前記第１のフィルタ部および前記第２のフィルタ部は、パッケージ内に形成され、前記インダクタンスは、前記パッケージ内に設けられる態様であってもよい。

この構成により、例えば、前記第１のフィルタ部および前記第２のフィルタ部が形成されるパッケージ内にインダクタンスが形成される。そのため、より一層小型のフィルタを実現することができる。

本発明の実施形態において、前記バランは、集中定数を用いた回路で形成されてもよい。これにより、小型で安価なフィルタを実現することができる。

本発明の実施形態において、前記並列共振器および前記直列共振器は、ＳＡＷあるいはＦＢＡＲであってもよい。

本発明の実施形態の一つに、上記フィルタを受信用フィルタとして備える分波器であって、共通端子から入力された信号を逆位相の２つに信号に分けて、前記フィルタの前記第１の入力端子と前記第２の入力端子にそれぞれ出力するバランと、前記共通端子に接続された送信用フィルタとをさらに備える分波器も含まれる。また、上記フィルタを有するモジュールまたは通信機器も本実施形態に含まれる。

（第１の実施形態）
図１は、第１の実施の形態におけるバランス入出力型フィルタを含むデュプレクサの回路構成を示す図である。このデュプレクサは、平衡−不平衡変換器２（以下、バラン２と称する）、バランス入出力型フィルタである受信フィルタ１および送信フィルタ３を備える。シングル型端子（シングルエンド）であるアンテナ端子（共通端子）Ａｎｔは、送信フィルタ３およびバラン２に接続されている。バラン２は、アンテナ端子Ａｎｔを介して入力されたシングル信号（受信信号）をバランス信号に変換して出力する素子である。したがって、バラン２の入力端子は１系統であるシングル端子で構成され、出力端子は２系統であるバランス端子（入力ｎ１、入力ｎ２）で構成されている。

この入力ｎ１および入力ｎ２が、受信フィルタ１のバランス入力端子となり、出力ｓ１および出力ｓ２がバランス出力端子となる。すなわち、受信フィルタ１は、入力ｎ１および入力ｎ２から入力された受信信号（バランス信号）のうち、所定の周波数帯域（受信周波数帯域）のみを通過させ、出力ｓ３および出力ｓ４からバランス出力するフィルタである。したがって、出力ｓ１および出力ｓ２は、受信端子Ｒｘ１、Ｒｘ２と呼ぶこともできる。

なお、図示しないが、送信フィルタ３とバラン２との間に、位相整合回路が接続されてもよい。この位相整合回路は、例えば、受信フィルタ１のインピーダンスの位相を調整することにより、送信フィルタ３から出力される送信信号が受信フィルタ１側に流れ込むのを防ぐ役割を果たすことができる。

バラン２は、アンテナ端子Ａｎｔに入力された信号の位相を約９０°遅らせて入力ｎ１に出力すると同時に、アンテナ端子Ａｎｔに入力された信号の位相を約９０°進ませて入力ｎ２にも出力する。図１に示す例では、バラン２は、インダクタＬ１、Ｌ２、キャパシタＣ１、Ｃ２を用いて構成される。なお、バラン２の回路構成は、図１に示す例に限られない。

受信フィルタ１は４端子フィルタであり、入力ｎ１−出力ｓ１間にラダー型のフィルタ１−１（第１のフィルタ部）が接続され、入力ｎ２−出力ｓ２にラダー型のフィルタ１−２（第２のフィルタ）が接続される。フィルタ１−１は、入力ｎ１−出力ｓ１間に直列に接続された直列共振器Ｌ１−Ｓ１〜Ｓ４と、入力ｎ１−出力ｓ１間の線路上のノードとグランドとの間に接続された並列共振器Ｌ１−Ｐ１〜Ｐ３を備える。フィルタ１−２も同様に、直列共振器Ｌ２−Ｓ１〜Ｓ４および並列共振器Ｌ１−Ｐ１〜Ｐ３を備える。いずれも多段のラダー型フィルタである。

フィルタ１−１において、並列共振器Ｌ１−Ｐ１〜Ｐ３のグランド側の一端は、１つの固有のインダクタンスＬｈ１に接続されている。すなわち、並列共振器Ｌ１−Ｐ１〜Ｐ３の一端はまとめられた上に、固有のインダクタンスに接続されている。同様に、フィルタ２−１においても、並列共振器Ｌ２−Ｐ１〜Ｐ３のグランド側の一端は、１つのインダクタンスＬｈ２に接続されている。インダクタンスＬｈ１、Ｌｈ２の値は、受信フィルタ１が求められる特性に応じて適宜設定される。

［効果の説明］
このように、並列共振器Ｌ１−Ｐ１〜Ｐ３、Ｌ２−Ｐ１〜Ｐ３とグランドとの間にインダクタンスを設けることにより、例えば、受信フィルタの送信帯域抑圧、コモンモード抑圧、およびバランス特性等のフィルタ特性が改善される。図２は、複数の並列共振器ごとにインダクタンスを付加する場合の構成を示す図である。図２に示す受信フィルタ９１が備えるラダー型のフィルタ９２およびフィルタ９３では、各並列共振器Ｌ１−Ｐ１〜Ｐ３、Ｌ２−Ｐ１〜Ｐ３の一端が各々インダクタンスＬｋ１１〜１４、２１〜２４にそれぞれ接続されている。この構成でもフィルタ特性をある程度改善することはできる。しかし、並列共振器ごとに別個にインダクタンスを設ける場合に比べて、図１に示すように複数の並列共振器に対してまとめて設ける方が、インダクタンスの値が小さくてすむ。さらに、インダクタンスの数も少なくてもすむ。その結果、フィルタの小型が可能になる。

すなわち、図２に示すように各並列共振器にインダクタンスを付与することは実際に複雑で困難である。図２の構成の場合、各並列共振器に付与するインダクタンスは約０．５〜１．０ｎＨが相当であると考えられる。これを実現するには、様々な方法を用いることができるが、いずれの方法を用いても外形サイズは少なくとも５ｍｍ×５ｍｍ角以上は必要と考えられる。そのため、図２に示す構成では、近年要求されている３ｍｍ×３ｍｍ角または２．５ｍｍ×２．０ｍｍ角のパッケージには収まらない可能性が高い。

これに対して、図１に示す構成では、付加するインダクタンスの値が小さくてすむ上に、付加する数も少なくてすむ。そのため、図１に示すデュプレクサは小型化が可能になり、例えば、上記の３ｍｍ×３ｍｍ角または２．５ｍｍ×２．０ｍｍ角のパッケージに収まる可能性も高くなる。

図３に、図１に示すデュプレクサの各種特性のグラフを示す。図３Ａは、図１に示すデュプレクサの送信端子Ｔｘ−アンテナ端子Ａｎｔ間の通過特性（実線）およびアンテナ端子Ａｎｔ−受信端子Ｒｘ１、Ｒｘ２間の通過特性（破線）を示すグラフである。図３Ｂは、送信端子Ｔｘから受信端子Ｒｘ１、Ｒｘ２へのアイソレーション特性を示すグラフである。図３Ｂのグラフにおいて、破線は、入力ｎ１→出力ｓ１を含む経路１のアイソレーション、一点鎖線は、入力ｎ１→出力ｓ１を含む経路２のアイソレーション、実線は経路１および経路２の合成アイソレーションを示す。図３Ｃおよび図３Ｄは、図１に示す受信フィルタ１の受信端子Ｒｘ１およびＲｘ２間の振幅バランスの周波数特性および位相バランスの周波数特性を表すグラフである。

一方、図４に、図２に示すデュプレクサの各種特性のグラフを示す。図４Ａは、図２に示すデュプレクサの通過特性を示すグラフであり、図４Ｂは、アイソレーション特性を示すグラフである。図４Ｃおよび図４Ｄは、図２に示す受信フィルタ９１の受信端子Ｒｘ１およびＲｘ２間の振幅バランスの周波数特性および位相バランスの周波数特性を表すグラフである。

図３および図４から、図１の受信フィルタ１は、通過特性、アイソレーション特性およびバランス特性において、図２に示す受信フィルタ９１と同等もしくは、良好な特性を持っていることがわかる。例えば、図３Ｂと図４Ｂを比較すると、Ｔｘ帯およびＲｘ帯境界におけるアイソレーション特性に存在するピークは、受信フィルタ１の方が受信フィルタ９１より小さい。そのため、受信フィルタ１は、Ｔｘ帯高周波側端部におけるアイソレーション値がインダクタンス値の製造ばらつき、温度変化による周波数シフトの影響を受けにくく良好な特性を持っていることがわかる。

（第２の実施形態）
図５は、第２の実施の形態におけるバランス入出力型フィルタを含むデュプレクサの回路構成を示す図である。図５に示す受信フィルタ１ａにおいて、フィルタ１ａ−１の１段目の並列共振器Ｌ１−Ｐ１のと、それに対応する、フィルタ１ａ−２の１段目の並列共振器Ｌ２−Ｐ１とが接続されている。このように、受信フィルタを構成する２つのフィルタ１ａ―１、１ａ―２でうち少なくとも一組の対応する並列共振器を互いに接続してもよい。このように、共振器を接続することで、配線パターン等が簡素になり、構造を単純にすることができる。

図６に、図５に示すデュプレクサの各種特性のグラフを示す。図６Ａは、図５に示すデュプレクサの通過特性を示すグラフであり、図６Ｂは、アイソレーション特性を示すグラフである。図６Ｃおよび図６Ｄは、図５に示す受信フィルタ１ａの受信端子Ｒｘ１およびＲｘ２間の振幅バランスの周波数特性および位相バランスの周波数特性を表すグラフである。

これらのグラフからも、図５に示す構成で、図１に示した構成と同等の特性が得られることがわかる。例えば、図６Ｂに示す経路１、２の合成アイソレーション特性は、送信帯域（Ｔｘ帯域）内で２つの引き込み部を持つため全体としてフラットな特性になる。これに対して、図３Ｂおよび図４Ｂでは当該帯域のアイソレーション特性の引き込み部は一つであり、全体としてＶ字形の特性を持つ。そのため、比較的フラットなアイソレーション特性を持つ図５に示す構成のデュプレクサは、図１、図２の構成のデュプレクサよりも、アイソレーション値が、前述した、インダクタの製造ばらつき、温度変化による周波数シフトの影響を受けにくいといえる。

なお、本実施形態では、１組の並列共振器が接続される例を示したが、２つ以上の対応する並列共振器が接続されてもよい。また、本実施形態では、２つのフィルタ１ａ−１、１ａ―２で対応する並列共振器を接続する代わりに、２つのフィルタ１ａ−１、１ａ―２が、１つの並列共振器を共有する構成にすることもできる。例えば、図５に示す互いに接続された並列共振器Ｌ１−Ｐ１、Ｌ２−Ｐ１を、１つの共振器で置き換えた構成とすることができる。このような構成でも同様の効果を得ることができる。

（第３の実施形態）
図７は、第３の実施の形態におけるバランス入出力型フィルタを含むデュプレクサの回路構成を示す図である。図７に示す受信フィルタ１ｂにおいて、並列共振器Ｌ１−Ｐ１〜Ｐ３は、１段目の並列共振器Ｌ１−Ｐ１と、２、３段目の共振器Ｌ１−Ｐ２、Ｐ３との２組に分類され、それぞれの組の並列共振器がインダクタンスＬｂ１１、Ｌｂ１２に接続される。並列共振器Ｌ１−Ｐ１はインダクタンスＬｂ１２に、並列共振器Ｌ１−Ｐ２、Ｐ３はインダクタンスＬｂ１１に接続されている。なお、並列共振器の組の構成は、図７に示す例に限定されない。

フィルタ１ｂ−２においても、同様に、並列共振器Ｌ２−Ｐ１〜Ｐ３が二組（Ｌ１−Ｐ１とＬ１−Ｐ２、Ｐ３）に分けられ、それぞれの組の並列共振器の一端がまとめられた上にそれぞれ固有のインダクタンスＬｂ２１、Ｌｂ２２が接続されている。このような構成にすることにより、共振周波数の組ごとに接続されるインダクタンスの値を調整することができる。その結果、例えば、送信帯域抑圧特性等のようなフィルタ特性をより細かく調整することが可能になる。なお、図７に示す構成でも、図１に示した構成のディプレクサとほぼ同等の特性を得ることができる。

（第４の実施形態）
図８は、第４の実施の形態におけるバランス入出力型フィルタを含むデュプレクサの回路構成を示す図である。図８に示す受信フィルタ１ｃは、入力ｎ１と出力ｓ２との間に、容量Ｃｈが設けられた構成である。受信フィルタ１ｃにおける、この容量Ｃｈの橋渡しの他の構成は、図１に示す受信フィルタ１と同様である。このように、一方のフィルタ１ｃ−１の入力端（入力ｎ１）と他方のフィルタ１ｃ−２の出力端（出力ｓ２）、との間に対角の容量Ｃｈを設けることにより、より一層、受信フィルタ２の送信帯域抑圧に優れた平衡-不平衡型フィルタを実現することができる。

図９に、図８に示すデュプレクサの各種特性のグラフを示す。図９Ａは、図８に示すデュプレクサの通過特性を示すグラフであり、図９Ｂは、アイソレーション特性を示すグラフである。図９Ｃおよび図９Ｄは、図８に示す受信フィルタ１ｃの受信端子Ｒｘ１およびＲｘ２間の振幅バランスの周波数特性および位相バランスの周波数特性を表すグラフである。これらのグラフからも、図８に示す構成においては、図１に示した構成の特性（図３）に比べて、アイソレーション特性（図９Ｄ）および送信帯域抑圧特定（図９Ｃ）が改善されているといえる。このように、バランス出力型フィルタの４端子のうち、対角の端子間に容量Ｃｈ（対角容量）を付与することによって、経路１と経路２のアイソレーション波形が異なる。その結果、合成アイソレーション特性が平坦化する。そのため、図３に示すＶ字形状のアイソレーション特性を持つディプレクサに比べても、図８に示すデュプレクサは、Ｔｘ帯高周波および低周波端でのアイソレーション値が改善される。

なお、本実施形態とは逆に、フィルタ１ｃ−２の入力端（入力ｎ２）とフィルタ１ｃ−１の出力端（出力ｓ１）、との間に対角の容量Ｃｈを設けてもよい。また、第２または第３の実施形態における受信フィルタに対角の容量Ｃｈを設けても、同様の効果を得ることができる。

（第５の実施形態）
［パッケージの構成例］
第５に実施形態は、上記第１〜４の実施形態におけるデュプレクサの実装例に関する。図１０は、図１に示したデュプレクサの実装形態を示す図である。図１０Ａは、パッケージ内に実装された状態を上から見た場合の上面図、図１０Ｂは、パッケージも含むＡ−Ａ線断面図である。図１０に示す例では、キャビティ２９を有するセラミックパッケージ３６に、バランチップ１２、送信フィルタチップ１３、および受信フィルタチップ１１がフリップチップ実装される。バランチップ１２は、図１におけるバラン２を形成するＩＰＤチップである。送信フィルタチップ１３は送信フィルタ３を形成するチップであり、受信フィルタチップ１１は受信フィルタ１を形成するチップである。これらの各チップとセラミックパッケージ３６とは、例えば、Ａｕバンプ３５により導通される。これらのチップが実装されたセラミックパッケージ３６の上部には、メタルリッド２７がキャップとして設けられる。これにより、キャビティ２９は気密封止される。

セラミックパッケージ３６は、例えば、チップが実装されるダイアタッチ層２６、およびその下の中間層２５を含む積層パッケージとすることができる。この場合、中間層２５の裏側にはフットパットが設けられ、フットパット層が形成される。

図１０Ｃは、セラミックパッケージ３６のダイアタッチ層２６の配線レイアウトの一例を示す図である。図１０Ｄは、ダイアタッチ層２６の下層である中間層２５の表面における配線レイアウトの一例を示す図である。図１０Ｅは、ダイアタッチ層２６の下層であるフットパット層におけるフットパットの配置を示す図である。

図１０Ｃ、図１０Ｄにおいては、白抜きの丸は、チップとセラミックパッケージ３６とをつなぐバンプを示している。また、黒抜きの丸は、他の層と導通するビアを示している。なお、図１０Ｃ〜図１０Ｄにおける各端子の符号（Ｒｘ１、Ｒｘ２、Ｔｘ、Ａｎｔ、ｎ１、ｎ２）は、図１に示す符号に対応している。「ＧＮＤ」は接地（グランド）を意味する。また、図１０Ｃ〜図１０Ｅにおいては、説明に関係する線路および端子のレイアウトを少なくとも示し、その他のレイアウトは省略している。

図１０Ｂに示すダイアタッチ層では、バランチップ１２のアンテナ端子Ａｎｔは線路パターンとビアにより中間層２５を介して図１０Ｅに示すＡｎｔフットパットに接続される。また、図１０Ｂに示すダイアタッチ層２６において、バランチップ１２の出力端子と受信フィルタチップ１１の入力ｎ１、ｎ２は、線路パターンにより接続されている。さらに、受信フィルタチップ１１の受信端子Ｒｘ１、Ｒｘ２は、ビアにより中間層２５を通って図１０Ｅのフットパット層のＲｘ１フットパットおよびＲｘ２フットパットにそれぞれ接続されている。

［バランチップの構成例］
図１１（ａ）は、バランチップ１２の構成を示す平面図である。図１１に示す例では、石英の基板３７上のアンテナ端子Ａｎｔバンプと入力ｎ１バンプとの間にキャパシタＣ２、入力ｎ１バンプとＧＮＤバンプの間にインダクタＬ１が形成される。また、アンテナ端子Ａｎｔバンプと入力ｎ２バンプとの間にインダクタＬ１、入力ｎ２バンプとＧＮＤバンプとの間にキャパシタＣ１が形成される。インダクタＬ２、Ｌ３は、例えば、銅等の金属膜を用いたスパイラルインダクタにより形成することができる。また、キャパシタＣ２、Ｃ３は、例えば、ＭＩＭキャパシタで形成される。

図１１（ｂ）は、ＭＩＮキャパシタの構成例を示す断面図である。ＭＩＮキャパシタは、基板３７上に設けられた下部電極３１、誘電体３２および上部電極３３の積層体で構成される。上部電極３３は銅配線３４により基板３７上の導体に接続される。このように、インダクタおよびキャパシタの集中定数を用いた回路でバラン２を形成することにより、小型で安価な平衡-不平衡型フィルタを実現することができる。

［受信フィルタの構成例］
図１２は、図１に示した受信フィルタ１を形成する受信フィルタチップ１１の構成を示す平面図である。図１２において示される各部の符号は、図１に示す各部の符号の対応している。図１２に示す例では、圧電基板３９上に設けられた弾性表面波素子により、ラダー型フィルタの直列共振器Ｌ１−Ｓ１〜Ｓ４、Ｌ２−Ｓ１〜Ｓ４および並列共振器Ｌ１−Ｐ１〜Ｐ３、Ｌ２−Ｐ１〜Ｐ３が形成されている。弾性表面波素子は、線路パターンを介して、入力ｎ１、ｎ２、受信端子Ｒｘ１、Ｒｘ２またはグランド端子ＧＮＤに接続される。

グランド端子ＧＮＤから延びる２本の伝送線路により、インダクタンスＬｈ１、Ｌｈ２がそれぞれ形成している。このように、各フィルタ１−１、１−２に固有のインダクタンスＬｈ１、Ｌｈ２の少なくとも一部を、チップ表面上の導体パターンにより形成することで、より一層小型な平衡-不平衡型のフィルタ素子を実現することができる。

図１３は、図７に示した受信フィルタ１ｂの一部変形したフィルタ１ｂ´を形成する受信フィルタチップ１１の構成を示す平面図である。図１３において図７に示す部分と対応する部分については同じ符号を付している。図１３に示す例でも、ラダー型のフィルタ１ｂ´−１、１ｂ´−２の直列共振器Ｌ１−Ｓ１〜Ｓ４、Ｌ２−Ｓ１〜Ｓ４および並列共振器Ｌ１−Ｐ１〜Ｐ３、Ｌ２−Ｐ１〜Ｐ３は弾性表面波素子により形成されている。グランド端子ＧＮＤから延びる４本の伝送線路が、インダクタンスＬｂ１１、Ｌｂ１２、Ｌｂ２１、Ｌｂ２２をそれぞれ形成している。

フィルタ１ｂ´―１では、並列共振器Ｌ１−Ｐ１、Ｐ２がインダクタンスＬｂ１２に、Ｌ１―Ｐ３がインダクタンスＬｂ１１に接続されている。フィルタ１ｂ´―２では、並列共振器Ｌ２−Ｐ１、Ｐ２がインダクタンスＬｂ２２に、Ｌ２−Ｐ３がインダクタンスＬｂ２１に接続されている。

図１４は、図５に示した受信フィルタ１ａの一部変形したフィルタ１ａ´を形成する受信フィルタチップ１１の構成を示す平面図である。図１４において図５に示す部分と対応する部分については同じ符号を付している。図１４に示すフィルタ１ａ´では、並列共振器Ｌ１−Ｐ１とＬ２−Ｐ１が互いに接続され、さらに、並列共振器Ｌ１−Ｐ３とＬ２−Ｐ３も互いに接続されている。グランド端子ＧＮＤから延びる２本の伝送線路により、インダクタンスＬａ１、Ｌａ２がそれぞれ形成されている。インダクタンスＬａ１は、並列共振器Ｌ１−Ｐ２に、インダクタンスＬａ２は並列共振器Ｌ２−Ｐ２に接続されている。

［対角の容量の構成例］
次に、セラミックパッケージ３６において、図８に示した対角の容量Ｃｈが形成される場合の構成例を説明する。図１５（ａ）は、ダイアタッチ層２６において、線路パターンで容量Ｃｈが形成された場合の構成を示す平面図である。図１５（ａ）においては、Ｒｘ２フットパットの位置を点線で示している。図１５（ｂ）は、図１５（ａ）のＡ−Ａ線断面図である。入力ｎ１のバンプから線路パターンがＲｘ２フットパットの上方まで延びている。このように、入力ｎ１のバンプに繋がる線路パターン（配線）が、受信端子Ｒｘ２のフットパッドの直上まで伸びる構成とすることにより、この線路パターンと受信端子Ｒｘ２のフットパッドとが、セラミックを誘電帯層とする平行平板型のキャパシタを形成することになる。そのため、線路パターンとフットパッドの重なり部分Ｗを調整することで所望のキャパシタンス値を得ることができる。このように、対角の容量Ｃｈは、簡単な構成により実現することができる。そのため、例えば、パッケージの大型化や、配線構造の複雑化による干渉等の問題を引き起こすことなく、容易に、フィルタ特性を改善させることが可能になる。

以上、デュプレクサの実装例について説明したが、デュプレクサの実装例は上記に限定されない。例えば、インダクタンスＬｈ１は、上記の他、金属ワイヤ、プリント板状のスパイラルインダクタ等を用いて形成されてもよい。また、上記実装例では、受信フィルタの共振器が弾性表面波素子（ＳＡＷ（surface Acoustic Wave）デバイス）で形成されているが、共振器はこれに限られない。共振器は、例えば、ＦＢＡＲ（Film-Bulk-Acoustic-Resonator）、あるいは弾性境界波デバイス等で形成されてもよい。

（第６の実施形態）
本実施形態は、上記の第１〜第５の実施形態で示したデュプレクサを備える通信機器である。

図１６は、図１に示す回路構成のデュプレクサを含む通信機器４０の概略構成を示す図である。図１６に示す構成要素において、図１に示す回路の構成要素と対応する部分には、同じ番号を付す。図１６に示す通信機器４０においては、モジュール基板４１上に、送信フィルタ３、受信フィルタ１、バラン２、パワーアンプ４２、ＲＦＩＣ４３、ベースバンドＩＣ４４が設けられている。受信フィルタ１、送信フィルタ３は、それぞれ半導体チップで形成することができる。バラン２は、例えば、ＩＰＤチップで形成されてもよい。

モジュール基板４１に形成された配線パターンにより、アンテナ端子（共通端子）Ａｎｔと送信フィルタ３およびバラン２との接続、バラン２と受信フィルタ１との接続がなされている。なお、アンテナ端子Ａｎｔは通信機器４０が備えるアンテナ（図示せず）に接続される。

送信端子Ｔｘはパワーアンプ４２を介してＲＦＩＣ４３に接続され、受信端子Ｒｘ１、Ｒｘ２もＲＦＩＣ４３に接続されている。ＲＦＩＣ４３はベースバンドＩＣ４４に接続されている。ＲＦＩＣ４３は、半導体チップおよびその他の部品により構成されている。ＲＦＩＣ４３には、受信端子Ｒｘ１、Ｒｘ２から入力された受信信号を処理するための受信回路および、パワーアンプ４２を介してアンテナ端子Ａｎｔに出力する送信信号を処理するための送信回路を含む回路を集積している。なお、パワーアンプ４２は、ＲＦＩＣ４３の送信回路から出力された送信信号を増幅して送信フィルタ３の送信端子Ｔｘへ入力する回路である。

また、ベースバンドＩＣ４４も半導体チップおよびその他の部品により構成されている。ベースバンドＩＣ４４には、ＲＦＩＣ４３に含まれる受信回路から受け取った受信信号を、音声信号やパッケットデータに変換するための回路と、音声信号やパッケットデータを送信信号に変換してＲＦＩＣ４３に含まれる送信回路に出力するため回路とが集積される。

図示しないが、ベースバンドＩＣ４４には、例えば、スピーカ、ディスプレイ等の出力機器が接続されており、ベースバンドＩＣ４４で受信信号から変換された音声信号やパケットデータを出力し、通信機器４０のユーザに認識させることができる。また、マイク、ボタン等の通信機器４０が備える入力機器もベースバンドＩＣ４４に接続されており、ユーザから入力された音声やデータをベースバンドＩＣ４４が送信信号に変換することができる構成になっている。

なお、通信機器４０の構成は、図１７に示す例に限られない。また、通信機器４０の一部に用いられる部品の集合であるモジュールであって、上記第１〜第６の実施形態のデュプレクサを含むモジュールも本発明の実施形態に含まれる。

［効果、その他］
以上、第１〜第５の実施形態によれば、小型で、特性の良いラダー型の平衡-不平衡型フィルタフィルタが実現できる。従来、平衡-不平衡型フィルタフィルタには、ＳＡＷを用いたＤＭＳフィルタが用いられていた。しかし、耐電力性や周波数特性は、ラダー型の不平衡型回路に及ばなかった。そのため、ＦＢＡＲを用いたラダー型のフィルタにより平衡-不平衡型フィルタが要求されていた。本実施形態によれば、ＦＢＡＲを用いたラダー型のフィルタにより平衡-不平衡型フィルタを実現することができる。

以上の実施形態に関し、さらに以下の付記を開示する。

（付記１）
第１の入力端子と第１の出力端子との間に直列に接続された複数の直列共振器と、並列に接続された複数の並列共振器を有する、第１のフィルタ部と、
第２の入力端子と第２の出力端子との間に直列に接続された複数の直列共振器と並列に接続された複数の並列共振器を有する、第２のフィルタ部とを備え、
前記第１のフィルタ部において、少なくとも２つの並列共振器の一端が１つのインダクタンスに接続され、
前記第２のフィルタ部において、少なくとも２つの並列共振器の一端が１つのインダクタンスに接続される、フィルタ。

（付記２）
入力された信号を逆位相の２つに信号に分けて、前記第１の入力端子と前記第２の入力端子にそれぞれ出力するバランをさらに備える、付記１に記載のフィルタ。

（付記３）
前記第１のフィルタ部において、前記複数の並列共振器は、少なくとも２つの組に分類され、組ごとに並列共振器の一端がまとめられて１つのインダクタンスに接続され、
前記第２のフィルタ部において、複数の並列共振器は、少なくとも２つの組に分類され、組ごとに並列共振器の一端がまとめられて１つのインダクタンスに接続される、付記１に記載のフィルタ。

（付記４）
前記第１のフィルタ部において、少なくとも１つの並列共振器が前記第２のフィルタ部の並列共振器と接続されるか、あるいは、前記第１のフィルタ部および第２のフィルタ部は少なくとも１つの並列共振器を共有しており、
前記第１のフィルタ部において、前記接続あるいは共有されている共振器の他の共振器のうち少なくとも２つの共振器の一端は１つのインダクタンスに接続され、
前記第２のフィルタ部において、前記接続あるいは共有されている共振器の他の共振器のうち少なくとも２つの共振器の一端は１つのインダクタンスに接続される、付記１に記載のフィルタ。

（付記５）
前記第１のフィルタ部の前記第１の入力端子側と前記第２のフィルタ部の前記第２の出力端子側との間、あるいは、前記第１のフィルタ部の前記第１の出力端子側と前記第２のフィルタ部の前記第２の入力端子側との間に、容量を有する、付記１〜４のいずれか１項に記載のフィルタ。

（付記６）
前記第１のフィルタ部において、全ての並列共振器の一端が１つのインダクタンスに接続され、
前記第２のフィルタ部において、全ての並列共振器の一端が１つのインダクタンスに接続される、付記１に記載のフィルタ。

（付記７）
前記第１のフィルタ部および前記第２のフィルタ部の前記直列共振器および前記並列共振器は、基板上に設けられ、
前記インダクタンスは、前記基板上に設けられた伝送線路によって形成される、付記１〜６のいずれか１項に記載のフィルタ。

（付記８）
前記第１のフィルタ部および前記第２のフィルタ部は、パッケージ内に形成され、
前記インダクタンスは、前記パッケージ内に設けられる、付記１〜６のいずれか１項に記載のフィルタ。

（付記９）
前記バランは、集中定数を用いた回路で形成される、付記１〜８のいずれか１項に記載のフィルタ。

（付記１０）
前記並列共振器および前記直列共振器は、ＳＡＷあるいはＦＢＡＲである、付記１〜９のいずれか１項に記載のフィルタ。

（付記１１）
付記１〜１０のいずれか１項に記載のフィルタを受信用フィルタとして備える分波器であって、
共通端子から入力された信号を逆位相の２つに信号に分けて、前記フィルタの前記第１の入力端子と前記第２の入力端子にそれぞれ出力するバランと、
前記共通端子に接続された送信用フィルタとをさらに備える分波器。

（付記１２）
付記１〜１０のいずれか１項に記載のフィルタを有するモジュール。

（付記１３）
付記１〜１０のいずれか１項に記載のフィルタを有する通信機器。

第１の実施の形態におけるフィルタを含むデュプレクサの回路構成を示す図 複数の並列共振器ごとにインダクタンスを付加する場合の構成を示す図 図１に示すデュプレクサの各種特性を示すグラフ 図２に示すデュプレクサの各種特性を示すグラフ 第２の実施の形態におけるフィルタを含むデュプレクサの回路構成を示す図 図５に示すデュプレクサの各種特性を示すグラフ 第３の実施の形態におけるフィルタを含むデュプレクサの回路構成を示す図 第４の実施の形態におけるフィルタを含むデュプレクサの回路構成を示す図 図８に示すデュプレクサの各種特性を示すグラフ 図１に示したデュプレクサの実装形態を示す図 図１１（ａ）は、バランチップ１２の構成を示す平面図である。図１１（ｂ）は、ＭＩＮキャパシタの構成例を示す断面図である。 図１に示した受信フィルタの受信フィルタチップの構成を示す平面図 図７に示した受信フィルタに対応する受信フィルタチップの構成を示す平面図 図５に示した受信フィルタに対応する受信フィルタチップの構成を示す平面図 ダイアタッチ層２６に形成された容量Ｃｈの構成を示す図 通信機器４０の概略構成を示す図 フィルタを２つ組み合わせた４端子フィルタの構成図 バラン７１とバランス入出力型受信フィルタ８１の構成の一例を示す図 バランス入出力型受信フィルタ８１の構成の他の一例を示す図 図１８に示すフルラダー型回路の各種特性を示すグラフ 図１９に示すハーフラダー型回路の各種特性を示すグラフ

符号の説明

１ 受信フィルタ
２ バラン
３ 送信フィルタ
１１ 受信フィルタチップ
１２ バランチップ
１３ 送信フィルタチップ
２５ 中間層
２６ ダイアタッチ層
２７ メタルリッド
２９ キャビティ
３６ セラミックパッケージ
３７ 基板
３９ 圧電基板
４０ 通信機器
４１ モジュール基板
４２ パワーアンプ

Claims (8)

1. 第１の入力端子と第１の出力端子との間に直列に接続された複数の直列共振器と、並列に接続された複数の並列共振器を有する第１のフィルタ部と、
   第２の入力端子と第２の出力端子との間に直列に接続された複数の直列共振器と並列に接続された複数の並列共振器を有する第２のフィルタ部とを備え、
   前記第１のフィルタ部において、少なくとも２つの並列共振器の一端が１つのインダクタンスに接続され、
   前記第２のフィルタ部において、少なくとも２つの並列共振器の一端が１つのインダクタンスに接続される、フィルタ。
2. 入力された信号を逆位相の２つに信号に分けて、前記第１の入力端子と前記第２の入力端子にそれぞれ出力するバランをさらに備える、請求項１に記載のフィルタ。
3. 前記第１のフィルタ部において、前記複数の並列共振器は、少なくとも２つの組に分類され、組ごとに並列共振器の一端がまとめられて１つのインダクタンスに接続され、
   前記第２のフィルタ部において、複数の並列共振器は、少なくとも２つの組に分類され、組ごとに並列共振器の一端がまとめられて１つのインダクタンスに接続される、請求項１に記載のフィルタ。
4. 前記第１のフィルタ部において、少なくとも１つの並列共振器が前記第２のフィルタ部の並列共振器と接続されるか、あるいは、前記第１のフィルタ部および第２のフィルタ部は少なくとも１つの並列共振器を共有しており、
   前記第１のフィルタ部において、前記接続あるいは共有されている共振器の他の共振器のうち少なくとも２つの共振器の一端は１つのインダクタンスに接続され、
   前記第２のフィルタ部において、前記接続あるいは共有されている共振器の他の共振器のうち少なくとも２つの共振器の一端は１つのインダクタンスに接続される、請求項１に記載のフィルタ。
5. 前記第１のフィルタ部の前記第１の入力端子側と前記第２のフィルタ部の前記第２の出力端子側との間、あるいは、前記第１のフィルタ部の前記第１の出力端子側と前記第２のフィルタ部の前記第２の入力端子側との間に、容量を有する、請求項１〜４のいずれか１項に記載のフィルタ。
6. 請求項１〜５のいずれか１項に記載のフィルタを受信用フィルタとして備える分波器であって、
   共通端子から入力された信号を逆位相の２つに信号に分けて、前記フィルタの前記第１の入力端子と前記第２の入力端子にそれぞれ出力するバランと、
   前記共通端子に接続された送信用フィルタとをさらに備える分波器。
7. 請求項１〜５のいずれか１項に記載のフィルタを有するモジュール。
8. 請求項１〜５のいずれか１項に記載のフィルタを有する通信機器。

Images