JP2010040889A

JP2010040889A - 半導体装置、及び半導体装置の検査方法

Info

Publication number: JP2010040889A
Application number: JP2008203767A
Authority: JP
Inventors: Tomohiko Matsumae; 友彦松前
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2008-08-07
Filing date: 2008-08-07
Publication date: 2010-02-18
Also published as: US8022403B2; US20100034456A1

Abstract

【課題】フォトカプラ製品のＣＭＲ特性について全数測定が困難な状況にあった。
【解決手段】受光素子１０を有する半導体装置であって、受光素子１０は、電気ノイズを除去するシールド膜を有するフォトダイオード部１１と、少なくとも二つのテストパッド１３−１〜１３−３と、シールド膜と同じ膜種で形成され、二つのテストパッド１３−１、１３−２に接続されたシールド膜擬似パターン１４と、を備える。また、フォトダイオード部１１とシールド擬似パターン１４とは１つの半導体チップ上に集積されている。シールド膜擬似パターンを接続したテストパッドを用いて、シールド膜擬似パターンの抵抗値を測定する。測定結果とシールド膜のシート抵抗とＣＭＲとの相関関係とに基づいて、フォトカプラのＣＭＲを評価する。
【選択図】図１

Description

本発明は半導体装置およびその検査方法に関し、特にフォトダイオード部を有する受光素子およびその瞬時同相除去電圧の検査方法に関する。

フォトカプラは、発光素子と受光素子とが対向する構造をとっている。通常、フォトカプラは、異なる電位をもつ二つの回路を電気的に絶縁し、かつ信号を光によって伝達する機能を有する。一方、フォトカプラは、発光側及び受光側を電極とするコンデンサと考えることができる。従って、発光側と受光側との間は、浮遊容量Ｃｆを持っている。フォトカプラの入出力間に、急激に変化する電圧（ノイズ）ｄｖ／ｄｔが加わった場合、変位電流（Ｉ＝Ｃｆ・ｄｖ／ｄｔ）が流れ、フォトカプラの出力にノイズ（以下、適宜「電気ノイズ」ともいう）が発生してしまう。このノイズは誤動作の原因となる。出力状態を正しい状態に維持する能力を表す指標の一つとして、瞬時同相除去電圧（ＣＭＲ：Common Mode Rejection、以下、「ＣＭＲ」と記す）が用いられている。ＣＭＲが高いほど、ノイズ耐性が高いと評価される。ユーザの使用環境によって入出力間に急峻な電圧が加わる場合、高ＣＭＲタイプのフォトカプラを選択する必要がある。

図５に従来の受光素子のパターン例を示す。図５に示す受光素子８０は、フォトダイオード部（以下、「ＰＤ部」と記す）８１、パッド８２−１〜８２−３、及びテストパッド８３−１〜８３−３を備える。受光素子８０は、ＰＤ部８１に光が入力されることにより、光を電気信号に変換する。しかしながら、ＰＤ部８１には、光とともに電気ノイズも入力される。このため、ＰＤ部８１は、光と電気ノイズを選別する必要がある。電気ノイズを除去するために、ＰＤ部８１は、上部に低抵抗のシールド膜が形成されている（図５には明示していない）。例えば、特許文献１には、受光ＩＣの受光部にポリシリ層によるシールド対策を施した受光素子を有するフォトカプラに関する技術が開示されており、シールド膜としてポリシリ膜を用いている。

ここで、シールド膜がノイズを除去する仕組みを説明する。図６に従来の受光素子のＰＤ部断面例の模式図を示す。ＰＤ部９０は、シールド膜（低抵抗シールド膜）９１、層間膜９２、ベース領域９３、及びエピタキシャル領域９４を有する。ベース領域９３、及びエピタキシャル領域９４とは、フォトダイオード９５の役割を果たす。シールド膜９１はグランド（ＧＮＤ）に接続される。ＰＤ部９０に入力した電気ノイズ（図６では点線で示す）は、このシールド膜により除去される。すなわち、シールド膜９１は、ＰＤ部９０に入力する光（図６中では実線で示す）を透過させるとともに、電気ノイズをグランドに落とすことにより、出力の誤動作を防止する。従って、受光素子では、ノイズを除去する能力を確保することが必要となる。

前述したように、ＣＭＲは、出力状態を正しい状態に維持する能力、すなわち、誤動作の原因となるノイズを除去する能力を表す指標の一つとして用いられている。図６に示すように、シールド膜によってノイズを除去する場合、ＣＭＲは、シールド膜のシート抵抗値に依存する。また、フォトカプラのＣＭＲを保証するために、フォトカプラ製造工程において、フォトカプラ毎のＣＭＲを測定することが望まれる。ここで、ＣＭＲの測定方法について説明する。

図７にＣＭＲ測定回路の一例を示す。また、図８に測定結果の一例を示す。ＣＭＲ測定回路において、出力の受光素子に形成されているトランジスタ７２は負荷抵抗（Ｒ_Ｌ）に接続される。ＣＭＲは、電源電圧（Ｖ_ＣＣ）を与えた状態で入力端子−出力端子間（Ｐ１とＰ２との間）に急峻な傾き（Ｖ_ＣＭ／μｓ）のパルス（Ｖ_ＣＭ）を加えたとき、出力トランジスタ７２のコレクタ−エミッタ間電圧（Ｖｏ）の変化として観測される。ＣＭＲは、フォトカプラがノイズによって誤動作しないＶ_ＣＭの最大電圧変化（Ｖ_ＣＭ／μｓ）を指す。ＣＭＲ測定は、パルスとして、１０ＫＶ以上を印加してＣＭＲを評価する。より詳しくは、ＣＭＲ測定は、発光ダイオード７１への入力順電流Ｉ_Ｆがある状態で立下りパルスにおける誤動作（図８のＶ_ｒ２）を測定し、発光ダイオード７１への入力順電流Ｉ_Ｆがない状態で立上りパルスにおける誤動作（図８のＶ_ｒ１）を測定する。Ｖｏ変化が一定以下となる最大のＶ_ＣＭの最大電圧変化（Ｖ_ＣＭ／μｓ）をＣＭＲと定義している。

フォトカプラのＣＭＲは一般的に１０ＫＶ／μｓ以上の実力を求められるため、測定にはそれ以上のパルスを印加することが必要である。組立ラインにおける通常の電気特性評価設備では測定出来ないため、図９のような専用の簡易測定装置を用い、測定を行なっている。

測定方法としてはテストボード６１にフォトカプラを装着し、オシロスコープ６３を確認しながら高圧装置６２よりパルス印加し、出力波形の変化を確認する。ただしこの方法の場合、１つ１つのフォトカプラに対してテストボード６１への装着・パルス印加・波形確認・脱着の作業が必要となり、時間を要する。このため、全部のフォトカプラを評価することは困難であり、人による抜き取り評価とならざるを得ない。専用自動評価設備を導入する対応も考えられるが、多大な設備投資費用となる。
特開平４−３５４３７９号公報

上述したように、フォトカプラは、発光側と受光側との間に浮遊容量を有することから、ノイズによる誤動作を防止する必要がある。ＣＭＲ特性を用いて、フォトカプラのノイズを除去する能力を示すことによって、品質を示すことが可能である。しかしながら、フォトカプラのＣＭＲの測定は所定の電圧を必要とするため、容易ではなく、コストも必要となっていた。このため、測定する製品数が限られてしまっていた。

このように、フォトカプラのＣＭＲ特性について全数測定が困難な状況にあった。

本発明に係る半導体装置の一態様は、受光素子を有し、前記受光素子は、電気ノイズを除去するシールド膜を有するフォトダイオード部と、少なくとも二つのテストパッドと、前記シールド膜と同じ膜種で形成され、前記二つのテストパッドに接続されたシールド膜擬似パターンと、を備える。シールド膜擬似パターンを接続したテストパッドを用いて、シールド膜擬似パターンの抵抗値を測定する。測定結果とシールド膜のシート抵抗とＣＭＲとの相関関係とに基づいて、フォトカプラのＣＭＲを評価することを可能にする。

本発明に係る受光素子のチップの一態様は、電気ノイズを除去するシールド膜を有するフォトダイオード部と、少なくとも二つのテストパッドと、前記シールド膜と同じ膜種で形成され、前記二つのテストパッドに接続されたシールド膜擬似パターンと、を備える。

本発明に係る半導体装置の検査方法一態様は、上述した半導体装置を検査する検査方法であって、前記シールド膜擬似パターンの抵抗値を測定し、測定した抵抗値に基づいて、瞬時同相除去電圧を評価する。

本発明によれば、フォトカプラのＣＭＲ測定を容易にすることが可能となる。

以下、本発明の実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明は省略する。

また、本明細書では、同じ構成要素が複数存在し、それぞれを区別する場合に、符号に"−ｎ"（ｎ＞０の整数）付加して、複数の構成要素それぞれを区別するものとする。例えば、図１では、複数のパッド１２−１、１２−２、１２−３を示している。例えば、図１を用いて説明する場合、パッド１２は、複数のパッド１２−１〜１２−３のいずれか一つまたは複数を示すものとし、パッド１２−１（あるいは、パッド１２−２など）は、複数のパッドのそれぞれを区別して示すものとする。

（実施形態１）
図１は、本発明に係る受光素子のパターン例を示す平面図である。受光素子１０は、フォトダイオード部（ＰＤ部）１１、パッド１２、テストパッド１３、及び、シールド膜擬似パターン１４を備える。また、ＰＤ部１１とシールド擬似パターン１４とは、１つの半導体チップ（Ｓｉチップ）上に集積されている。図１では、パッド１２及びテストパッド１３を３つずつ示しているが、この数に限られるわけではなく、受光素子パターンにより異なる。但し、テストパッド１３は、少なくとも二つ配置される。

ＰＤ部１１は、シールド膜によって、ノイズを除去する構成であればよい。例えば、図６の断面構造を有する構成であってもよいし、その他の構成であってもよい。

シールド膜擬似パターン１４は、ＰＤ部１１に使用したシールド膜と同じ膜質の膜で形成され、異なる二つのテストパッド１３と電気的に接続されている。シールド膜擬似パターン１４は、空きスペースに極小化して配置されている。図１では、シールド膜擬似パターン１４は、テストパッド１３−１、１３−２間に配置され、それぞれに接続されている。シールド膜擬似パターン１４は、二つのテストパッド間に必ずしも配置されなくてもよいが、チップのスペース節約の観点から、好ましい配置である。テストパッド１３は、既に配置されているものを用いることが可能であり、特別なテストパッドを配置する必要はない。

ＰＤ部１１のシールド膜とシールド膜擬似パターン１４との抵抗値は、シールド膜のサイズに応じた比例関係にある。また、シールド膜擬似パターン１４の抵抗値は、製造工程で用いる電気特性評価設備で測定可能である。フォトカプラでは、ＣＭＲが所定値以上となる品質が要求される。このため、予めシールド膜シート抵抗とＣＭＲとの関係が取得できれば、シールド膜疑似パターンの抵抗値に基ついて、ＰＤ部１１に形成されたシールド膜のＣＭＲを推定できる。これらに基づいて、フォトカプラのＣＭＲを求める手法を説明する。

図２にシールド膜のシート抵抗とＣＭＲの関係を示す。図２に示すデータは、ＰＤ部１１に形成したシールド膜について、予めシート抵抗とＣＭＲとの関係を測定した結果である。シールド膜のシート抵抗と、シールド膜と同じ膜種で形成されたシールド膜擬似パターンの抵抗値とは比例関係にある。このため、電気特性評価設備でのシールド膜擬似パターン１４の抵抗値測定結果と実際のＣＭＲ評価結果の相関を取ることにより、ＣＭＲの代用測定が可能となる。この場合、シールド膜擬似パターン１４の抵抗は、図９に示したような装置を用いることなく、フォトカプラ製造工程で用いられる電気特性評価設備で測定することができる。従って、電気特性評価設備による全数測定が可能となり、ＣＭＲ自動測定設備などを設置する投資が不要となる。これにより、測定に係る時間や費用を抑制しつつ、製造する全フォトカプラについてＣＭＲを測定することが可能となる。

上記説明したように、シールド膜擬似パターン１４を用いて抵抗値を測定することによって、ＣＭＲを代用測定する。このため、シールド膜擬似パターン１４は、ＰＤ部１１のシールド膜を形成する際に同じプロセスによって同じ層に形成される。具体的には、ＰＤ部１１に配置されるシールド膜と同種のシールド膜が形成されるとともに、ＧＮＤ接続等のパターン、シールド膜に関連する電気的な接続も同様に形成される。ここでは、シールド膜擬似パターン１４の抵抗値が正確に測定できる範囲のパターンが形成されることが好ましい。

例えば、図６の断面図では、シールド膜９１及びグランドに接続する部分のパターンが、シールド膜擬似パターン１４にも同様に形成される。シールド膜擬似パターン１４では、二つのテストパッド１３に接続するが、グランドとして一方のテストパッド１３を用い、他方のテストパッドから電圧を印加する。このようにして、ＰＤ部１１に配置されるシールド膜と電気的に同様の環境を形成する。

より具体的には、シールド膜のＧＮＤ接続がＶＩＡホールによる引き上げの場合は、その断面構造を擬似パターンにも展開することが好ましい。図３にシールド膜のＧＮＤ接続がＶＩＡホールによる引き上げの場合のシールド膜擬似パターンの断面例を示す。シールド膜擬似パターン１４ｂは、シールド膜１４１、層間膜１４２、ＶＩＡホール１４３、及びアルミ膜１４４を有する。図３に示すシールド膜擬似パターン１４ｂは、ＰＤ部１１と同じプロセスで形成される。従って、シールド膜に付随する他の異常（ＶＩＡホールメズレ、コンタクト抵抗異常等）も抵抗値異常となって検出される。図４は、図３の断面を有するシールド膜擬似パターンを上から見たときの正面図である。ここでは、３つのアルミ膜１４４−１〜１４４−３を示している。シールド膜擬似パターン１４ｂは、一方のアルミ膜１４４−３がＧＮＤに接続され、他方のアルミ膜１４４−１から電圧印加される。電圧印加を行うことにより、シールド膜擬似パターン１４ｂに電流が流れ、その時の電流値からシールド膜１４１の抵抗値が測定可能となる。

このように、本実施形態では、予め、ＰＤ部１１に形成するシールド膜とＣＭＲとの相関を取得する。また、ＰＤ部１１に形成するシールド膜と、シールド膜擬似パターン１４、１４ｂとを同じプロセスによって形成し、シールド膜擬似パターン１４、１４ｂの両端をテストパッド１３に接続する。ＰＤ部１１のシールド膜と同種のシールド膜をシールド膜擬似パターン１４、１４ｂに用いることによって、ＣＭＲと相関のあるシールド膜擬似パターン１４、１４ｂを新たにチップ毎に設けることになる。テストパッド１３間の抵抗値を従来技術である電気特性評価設備を用いて測定する。これにより、出荷前の電気特性評価設備によるＣＭＲ全数測定が可能になる。さらに、シールド膜に付随する異常も検出できるという効果が期待できる。

以上のように、本発明によれば、新たな投資や工数増加をしないで全製品のＣＭＲ特性を測定することができる。また、以下の効果を期待出来る。例えば、本来ならばＰＤ部の上部を覆うシールド膜の両端からテストパッドを引き出して直接電気特性評価設備で測定するのが理想である。しかし、シールド膜を極小化した、シールド膜疑似パターンを形成することにより、チップ空きスペースに配置することができる。このようにチップの空きスペースを利用するため、チップサイズを大きくすることなく評価が可能となる。具体的には、ＰＤ部のシールド膜からテストパッドを引き出した場合に比べ、小さいチップサイズで実現することができる。また、シールド膜疑似パターンを形成することにより、ＣＭＲに限らず、前述したようにシールド膜に付随する他の異常について、テストパッドによる評価が可能となる。

なお、本発明は上記に示す実施形態に限定されるものではない。本発明の範囲において、上記実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。

本発明に係る受光素子の構成例を示す平面図である。シールド膜のシート抵抗とＣＭＲの関係を示す図である。シールド膜のＧＮＤ接続がＶＩＡホールによる引き上げの場合のシールド膜擬似パターンの一例を示す断面図である。図３の断面を有するシールド膜擬似パターンを上から見たときの平面図である。従来の受光素子パターン例を示す平面図である。従来の受光素子のＰＤ部断面例を示す模式図である。ＣＭＲ測定回路の一例を示す図である。ＣＭＲ測定結果の一例を示す図である。従来のＣＭＲの簡易測定設備を示す図である。

符号の説明

１０受光素子
１１ＰＤ部
１２−１〜１２−３パッド
１３−１〜１３−３テストパッド
１４、１４ｂシールド膜擬似パターン
１４１シールド膜
１４２層間膜
１４３ＶＩＡホール
１４４アルミ膜

Claims

電気ノイズを除去するシールド膜を有するフォトダイオード部と、
少なくとも二つのテストパッドと、
前記シールド膜と同じ膜種で形成され、前記二つのテストパッドに接続されたシールド膜擬似パターンと、を備え前記フォトダイオード部と前記擬似パターンとが１つの半導体チップ上に集積されている半導体装置。
前記シールド膜擬似パターンは、前記フォトダイオード部が有するシールド膜と同じ層に形成されていることを特徴とする請求項１記載の半導体装置。
前記シールド膜擬似パターンは、前記フォトダイオード部が有するシールド膜と同じ膜種かつ同じシート抵抗のパターンを用いてグランドに接続されることを特徴とする請求項１または２記載の半導体装置。
前記シールド膜擬似パターンは、前記二つのテストパッドの間に形成されていることを特徴とうする請求項１乃至３のいずれか一項に記載の半導体装置。
請求項１乃至４のいずれか一項に記載の半導体装置の検査方法であって、
前記シールド膜のシート抵抗と瞬時同相除去電圧との相関関係を予め測定し、
前記シールド膜擬似パターンの抵抗値を測定し、
前記測定した抵抗値と前記相関関係とを用いて、前記フォトカプラの瞬時同相除去電圧を評価する半導体装置の検査方法。
前記シールド膜疑似パターンが接続されたテストパッドの一方は、グランドに設置され、他方のテストパッドから電圧印加されることを特徴とする請求項５記載の半導体装置の検査方法。