CN101359009B - 芯片电阻的测量装置 - Google Patents

芯片电阻的测量装置 Download PDF

Info

Publication number
CN101359009B
CN101359009B CN 200710044548 CN200710044548A CN101359009B CN 101359009 B CN101359009 B CN 101359009B CN 200710044548 CN200710044548 CN 200710044548 CN 200710044548 A CN200710044548 A CN 200710044548A CN 101359009 B CN101359009 B CN 101359009B
Authority
CN
China
Prior art keywords
chip
resistance
routing
terminals
electrically connect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200710044548
Other languages
English (en)
Other versions
CN101359009A (zh
Inventor
周华阳
张炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200710044548 priority Critical patent/CN101359009B/zh
Publication of CN101359009A publication Critical patent/CN101359009A/zh
Application granted granted Critical
Publication of CN101359009B publication Critical patent/CN101359009B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明涉及一种芯片电阻的测量装置，该测量装置包括一陶瓷管壳，该陶瓷管壳包括数个焊垫，该数个焊垫设置于陶瓷管壳的四周区域，一封装芯片设置于陶瓷管壳的中间区域，该封装芯片具有数个焊脚，其中，所述的四个焊垫与两个焊脚通过打线电性连接形成四个接线端。采用本发明的芯片电阻的测量装置不仅能提高测量芯片电阻的精确度，而且测量操作简单、方便。

Description

芯片电阻的测量装置
技术领域
本发明涉及一种芯片电阻的测量装置，特别涉及使用四个接线端进行测量电阻的装置。
背景技术
在半导体制造过程中，晶圆经过曝光、蚀刻、切割、封装后形成芯片(IC)，但芯片的性能还需经过产品可靠性测试来判断其性能的好坏，而其中芯片电阻测量是产品可靠性测试中非常重要的一个测试过程。
如图1所示，为一般芯片电阻的测量装置。在芯片电阻测量装置中，包括一陶瓷管壳18，位于陶瓷管壳18上形成有数个焊垫1～16，一封装的芯片20设置在陶瓷管壳18上进行测量。其中该封装的芯片20具有数个焊脚17a、17b，焊脚17a、17b通过打线L1、L2分别与陶瓷管壳18上的对应焊垫3、6电性连接，一电阻测量元件19比如万用表通过电阻为Rc的导线与焊垫3、6电性连接，用于测量芯片20的电阻。
如图2所示，为利用图1测量装置进行芯片电阻测量的电路原理图。测量元件19根据欧姆定律：R＝U/I，测得的电阻R’＝U/I＝R1+2*Rc，其中R1为芯片电阻，Rc为导线电阻，打线L1、L2的电阻可以忽略不计，且测得的电阻R’不等于芯片电阻R1，因为其中芯片电阻R1非常小且导线电阻Rc的存在会影响测量结果。
发明内容
本发明的目的在于提供一种芯片电阻的测量装置，通过该芯片电阻的测量装置不仅能提高测量芯片电阻的精确度，而且测量操作简单、方便。
为了达到所述的目的，本发明提供了一种芯片电阻的测量装置，包括一陶瓷管壳，该陶瓷管壳包括数个焊垫，该数个焊垫设置于陶瓷管壳的四周区域，一封装芯片设置于陶瓷管壳的中间区域，该封装芯片具有数个焊脚，其中，四个所述焊垫与两个焊脚通过打线电性连接形成四个接线端，所述的四个接线端中的两个外部接线端与产生电流的元件电性连接，所述的四个接线端中的两个中间接线端与电压测量元件电性连接，所述的四个焊垫与两个焊脚连接时为两个焊垫通过打线与一个焊脚电性连接，另两个焊垫通过打线与另一个焊脚电性连接。
在上述的芯片电阻的测量装置中，所述的产生电流的元件为电流源。
在上述的芯片电阻的测量装置中，所述的电压测量元件为电压表。
在上述的芯片电阻的测量装置中，包括一陶瓷管壳，该陶瓷管壳包括数个焊垫，该数个焊垫设置于陶瓷管壳的四周区域，一封装芯片设置于陶瓷管壳的中间区域，该封装芯片具有数个焊脚，其特征在于：四个所述焊垫与两个焊脚通过打线电性连接形成四个接线端，所述的四个接线端中的两个外部接线端与产生电流的元件电性连接，所述的四个接线端中的两个中间接线端与电压测量元件电性连接，所述的四个焊垫与两个焊脚连接时为一个焊垫通过打线与一个焊脚电性连接，另一个焊垫通过打线与另一个焊脚电性连接，另外两个焊垫分别通过一根打线与焊脚对应连接的焊垫电性连接。
在上述的芯片电阻的测量装置中，包括一陶瓷管壳，该陶瓷管壳包括数个焊垫，该数个焊垫设置于陶瓷管壳的四周区域，一封装芯片设置于陶瓷管壳的中间区域，该封装芯片具有数个焊脚，其特征在于：四个所述焊垫与两个焊脚通过打线电性连接形成四个接线端，所述的四个接线端中的两个外部接线端与产生电流的元件电性连接，所述的四个接线端中的两个中间接线端与电压测量元件电性连接，所述的四个焊垫与两个焊脚连接时为一个焊垫通过打线与一个焊脚电性连接，另一个焊垫通过打线与另一个焊脚电性连接，另外两个焊垫分别通过两根打线与焊脚对应连接的焊垫电性连接。
本发明由于采用了上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果：本发明芯片电阻的测量装置可方便地测量芯片电阻，并且其测量精度也得到了明显的提高，对产品的可靠度会有及时的反应。只需增加两个接线端，可节约时间和成本。
附图说明
本发明的芯片电阻的测量装置由以下的实施例及附图给出。
图1为现有技术中常用的芯片电阻的测量装置结构图；
图2为利用图1测量装置进行芯片电阻测量的电路原理图；
图3为本发明芯片电阻的测量装置第一实施例示意图；
图4为利用图3测量装置进行芯片电阻测量的电路原理图；
图5为本发明芯片电阻的测量装置第二实施例示意图；
图6为本发明芯片电阻的测量装置第三实施例示意图。
具体实施方式
以下将对本发明的芯片电阻的测量装置作进一步的详细描述。
如图3所示为本发明芯片电阻的测量装置第一实施例示意图。在芯片电阻测量装置中，包括一陶瓷管壳38，该陶瓷管壳38包括位于其四周区域上形成的数个焊垫21～36，一封装的芯片41设置在陶瓷管壳38中间区域上进行测量。其中该封装的芯片20具有数个焊脚37a、37b，焊脚37a、37b通过四根打线L3、L4、L5、L6分别与陶瓷管壳38上的对应焊垫23、24、25、26电性连接形成四个接线端，其中打线常用的是金线和铝线。芯片电阻的测量装置与一电压测量元件39比如电压表通过电阻为Rd的导线与中间两个接线端电性连接，也就是与焊垫24、25电性连接，用于测量芯片41电阻两端的电压；一产生电流的元件40比如为电流源通过电阻为Re的导线外部两个接线端电性连接，也就是与焊垫23、26电性连接，用于向芯片电阻R11提供测量电流。
图4为利用图3测量装置进行芯片电阻测量的电路原理图。其中四根打线L3、L4、L5、L6电阻非常小可以忽略不计。因为电压表39内电阻特别大，所以导线电阻Rd可以忽略不计，且测量得到的电压即为芯片电阻R11两端的电压U’；电流源40向导线电阻Re提供电流I’，因为导线电阻Re与芯片电阻R11串联连接，流过芯片电阻R11的电流也为I’，根据欧姆定律：R＝U/I，芯片电阻R11＝U’/I’，所以本发明的芯片电阻测量装置测量得到的电阻非常精确，几乎不存在误差。
图5为本发明芯片电阻的测量装置第二实施例示意图。相同的部分如图3中的第一实施例所述，这里不在详述。其不同地方在于：焊脚37a、37b通过两根打线L3、L6分别与陶瓷管壳18上的对应焊垫23、26电性连接，焊垫23、24之间通过一根打线L4’电性连接，焊垫25、26之间通过一根打线L5’电性连接。最终的测量结果还是与图3中的第一实施例的测量结果相同。
图6为本发明芯片电阻的测量装置第三实施例示意图。主要在图5第二实施例的基础上，焊垫23、24之间增加一根打线L4”进行电性连接，焊垫25、26之间增加一根打线L5”进行电性连接，这样可以进一步减小打线的电阻，从而防止在芯片电阻的测量中打线对芯片电阻的影响。其中增加的打线数量没有限制，可以视不同的情况做相应的调整。
采用本发明的芯片电阻的测量装置，可方便地测量芯片电阻，并且其测量精度也得到了明显的提高，对产品的可靠度会有及时的反应。只需增加两个接线端，可节约时间和成本。
以上介绍的仅仅是基于本发明的较佳实施例，并不能以此来限定本发明的范围。任何对本发明的测量装置作本技术领域内熟知的步骤的替换、组合、分立，以及对本发明实施步骤作本技术领域内熟知的等同改变或替换均不超出本发明的揭露以及保护范围。

Claims (5)

1.一种芯片电阻的测量装置，包括一陶瓷管壳，该陶瓷管壳包括数个焊垫，该数个焊垫设置于陶瓷管壳的四周区域，一封装芯片设置于陶瓷管壳的中间区域，该封装芯片具有数个焊脚，其特征在于：四个所述焊垫与两个焊脚通过打线电性连接形成四个接线端，所述的四个接线端中的两个外部接线端与产生电流的元件电性连接，所述的四个接线端中的两个中间接线端与电压测量元件电性连接，所述的四个焊垫与两个焊脚连接时为两个焊垫通过打线与一个焊脚电性连接，另两个焊垫通过打线与另一个焊脚电性连接。
2.如权利要求1所述的芯片电阻的测量装置，其特征在于：所述的产生电流的元件为电流源。
3.如权利要求1所述的芯片电阻的测量装置，其特征在于：所述的电压测量元件为电压表。
4.一种芯片电阻的测量装置，包括一陶瓷管壳，该陶瓷管壳包括数个焊垫，该数个焊垫设置于陶瓷管壳的四周区域，一封装芯片设置于陶瓷管壳的中间区域，该封装芯片具有数个焊脚，其特征在于：四个所述焊垫与两个焊脚通过打线电性连接形成四个接线端，所述的四个接线端中的两个外部接线端与产生电流的元件电性连接，所述的四个接线端中的两个中间接线端与电压测量元件电性连接，所述的四个焊垫与两个焊脚连接时为一个焊垫通过打线与一个焊脚电性连接，另一个焊垫通过打线与另一个焊脚电性连接，另外两个焊垫分别通过一根打线与焊脚对应连接的焊垫电性连接。
5.一种芯片电阻的测量装置，包括一陶瓷管壳，该陶瓷管壳包括数个焊垫，该数个焊垫设置于陶瓷管壳的四周区域，一封装芯片设置于陶瓷管壳的中间区域，该封装芯片具有数个焊脚，其特征在于：四个所述焊垫与两个焊脚通过打线电性连接形成四个接线端，所述的四个接线端中的两个外部接线端与产生电流的元件电性连接，所述的四个接线端中的两个中间接线端与电压测量元件电性连接，所述的四个焊垫与两个焊脚连接时为一个焊垫通过打线与一个焊脚电性连接，另一个焊垫通过打线与另一个焊脚电性连接，另外两个焊垫分别通过两根打线与焊脚对应连接的焊垫电性连接。
CN 200710044548 2007-08-03 2007-08-03 芯片电阻的测量装置 Expired - Fee Related CN101359009B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710044548 CN101359009B (zh) 2007-08-03 2007-08-03 芯片电阻的测量装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710044548 CN101359009B (zh) 2007-08-03 2007-08-03 芯片电阻的测量装置

Publications (2)

Publication Number Publication Date
CN101359009A CN101359009A (zh) 2009-02-04
CN101359009B true CN101359009B (zh) 2010-10-27

Family

ID=40331508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710044548 Expired - Fee Related CN101359009B (zh) 2007-08-03 2007-08-03 芯片电阻的测量装置

Country Status (1)

Country Link
CN (1) CN101359009B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104483517B (zh) * 2014-12-31 2018-03-27 日月光半导体（昆山）有限公司 芯片测试工具

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2078447U (zh) * 1990-05-04 1991-06-05 浙江省瑞安市大华电子服务部 集成电路特征电阻微电脑测试装置
US5302022A (en) * 1992-12-22 1994-04-12 Vlsi Technology, Inc. Technique for measuring thermal resistance of semiconductor packages and materials
CN2359705Y (zh) * 1998-12-04 2000-01-19 中国科学院沈阳计算技术研究所 集成电路组件检测仪
US6297653B1 (en) * 1999-06-28 2001-10-02 Micron Technology, Inc. Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
JP2004317219A (ja) * 2003-04-15 2004-11-11 Shih-Hsiung Lee 高出力ｓｍｄ型ｉｃのテスト方法ならびに手動および自動テスト・ベースの作製方法
CN1580793A (zh) * 2003-12-12 2005-02-16 友达光电股份有限公司 液晶显示面板的接合点的接触阻抗测量方法及液晶显示板
CN1278592C (zh) * 2002-05-24 2006-10-04 威盛电子股份有限公司 阻抗测量结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2078447U (zh) * 1990-05-04 1991-06-05 浙江省瑞安市大华电子服务部 集成电路特征电阻微电脑测试装置
US5302022A (en) * 1992-12-22 1994-04-12 Vlsi Technology, Inc. Technique for measuring thermal resistance of semiconductor packages and materials
CN2359705Y (zh) * 1998-12-04 2000-01-19 中国科学院沈阳计算技术研究所 集成电路组件检测仪
US6297653B1 (en) * 1999-06-28 2001-10-02 Micron Technology, Inc. Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
CN1278592C (zh) * 2002-05-24 2006-10-04 威盛电子股份有限公司 阻抗测量结构
JP2004317219A (ja) * 2003-04-15 2004-11-11 Shih-Hsiung Lee 高出力ｓｍｄ型ｉｃのテスト方法ならびに手動および自動テスト・ベースの作製方法
CN1580793A (zh) * 2003-12-12 2005-02-16 友达光电股份有限公司 液晶显示面板的接合点的接触阻抗测量方法及液晶显示板

Also Published As

Publication number Publication date
CN101359009A (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
US9823279B2 (en) Current sensing using a metal-on-passivation layer on an integrated circuit die
JP2020150116A (ja) 半導体装置およびその製造方法
US5909112A (en) Configuration and test process for semiconductor overcurrent detecting circuit
JP2007271496A (ja) 半導体装置の製造方法および半導体装置
US9377504B2 (en) Integrated circuit interconnect crack monitor circuit
JP2021016246A (ja) パワー半導体モジュール及びその漏れ電流試験方法
JP5939055B2 (ja) 半導体装置及び半導体装置の製造方法
CN101359009B (zh) 芯片电阻的测量装置
US8643144B2 (en) Metal-on-passivation resistor for current sensing in a chip-scale package
US10950509B2 (en) Semiconductor device with integrated shunt resistor
US10184958B2 (en) Current sensor devices and methods
EP1983569A1 (en) Semicondutor body and method for voltage regulation
CN107861056A (zh) 确定通过功率开关的电流的方法和系统及功率开关电路
CN209785925U (zh) 封装结构
CN109686718B (zh) 封装结构
JP2019074384A (ja) 集積回路の検査装置
KR100396344B1 (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법
JP2007147330A (ja) 半導体チップおよびその試験方法
JP6410144B2 (ja) 半導体装置及びその検査方法
JP7392533B2 (ja) 検査システム
JP2006170700A (ja) プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置
JP2024062542A (ja) 半導体装置および半導体装置の検査方法
KR970007970B1 (ko) 온-칩 피크전류 측정방법
JP2017015519A (ja) 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置
JP2006222109A (ja) マルチチップモジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101027

Termination date: 20180803