JP2004317219A - 高出力smd型icのテスト方法ならびに手動および自動テスト・ベースの作製方法 - Google Patents

高出力smd型icのテスト方法ならびに手動および自動テスト・ベースの作製方法 Download PDF

Info

Publication number
JP2004317219A
JP2004317219A JP2003109846A JP2003109846A JP2004317219A JP 2004317219 A JP2004317219 A JP 2004317219A JP 2003109846 A JP2003109846 A JP 2003109846A JP 2003109846 A JP2003109846 A JP 2003109846A JP 2004317219 A JP2004317219 A JP 2004317219A
Authority
JP
Japan
Prior art keywords
test socket
smd
high power
smd type
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003109846A
Other languages
English (en)
Inventor
Shih-Hsiung Lee
リー シン−シウン
Shien-Neng Wu
ウー シェン−ネン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2003109846A priority Critical patent/JP2004317219A/ja
Publication of JP2004317219A publication Critical patent/JP2004317219A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

【課題】回路基板上に実装したSMD型ICのテスト方法およびSMD型IC用の実用的でしかも信頼性のあるテスト・ソケットの作製方法を提供すること。
【解決手段】高出力SMD型ICをテストする方法であって、SMD型IC用のテスト・ソケットを供給するステップと、SMD型ICをテスト・ソケットの下部ベース上に逆さまに配置するステップと、テスト・ソケット上に上部ベースを被せるステップと、スターねじを追加したU字形弾性板によって前記上部ベースおよび前記下部ベースを固定するステップとを含み、それによって、SMD型ICの接続ピンが下部ベースの接続ピンとの接触面積を増大させ、したがってテスト・ソケットにおける接続ピンの接触インピーダンスを低下させて、高出力SMD型ICをテストする間、テスト・ソケットが大きな電流に耐え得るようにすること。
【選択図】図3

Description

【0001】
【発明の属する技術分野】
本発明は、高出力SMD(表面実装部品)型IC(集積回路)をテストする方法ならびに手動および自動テスト・ベースを作製する方法に関し、詳細には、SMD型ICを逆さま配置することによって、ICの接続ピンが、テスト・ソケットにおいて下部ベースの接続ピンとの接触面積を増加させることが可能であり、かつ高出力SMD型ICのテスト時に、テスト・ソケットがより大きな電流に耐え得るように、それぞれの接続ピンの接触インピーダンスを低下させることが可能な方法に関する。
【0002】
【従来の技術】
大きく進歩する半導体技術により、ICの速度および効率が益々向上して、SMD型ICは、過去には特殊な小型部品であったものが、今や主流になってきた。特に、最近になって開発された新たな技術を利用して、SMD型ICは数アンペアの電力で動作可能になってきている。さらには、高周波スイッチング技術により高効率でかつ計数制御の人間機械インターフェースが提供され、SMD型ICは、大きな電流による高出力時代に入りかつその応用例が溢れている。したがって、SMD型ICがこれからの主流になるであろう。
【0003】
しかし、SMD型IC用の従来のテスト・ソケットは、依然として飛躍的な進歩を遂げるまでには至っておらず、数十マイクロ・アンペアの定電流と数百アンペア以下の鋭波電流でのテスト能力を備え得るに過ぎない。さらには、従来のソケットでは、高周波の下でICの損傷が生じるおそれがあり、したがって技術の発展に適合することができない。
【0004】
図1を参照すると、従来の方法では通常、テストを行う前に、SMD型ICを本来の姿勢でテスト・ソケットの下部ベース上に配置しかつ固定することを実施する。
【0005】
図1と共に図2を参照すると、SMD型ICは、その接続ピンに8°の下向き勾配仕様を有し、SMD型ICを錫ペーストおよびプリント回路基板に接続し易くしてある。したがって、この8°の下向き勾配仕様を損なわないように、過大な接合力を避けなければならない。しかし、SMD型ICを強制的に固定しないと、SMD型IC1の接続ピンと下部ベースの接続ピンの間に過剰な接触抵抗が生じるおそれがある。その上、SMD型ICの接続ピンが下部ベース2の接続ピンと接触する長さは、0.16mm(最大)に過ぎないので、このテスト・ソケットは、数アンペアの出力では高出力SMD型ICをテストできないことになる。したがって、この仕様を損なわずにSMD型ICを本来の姿勢で配置する従来の方式には2つの重大な欠点がある。すなわち、1)極端に小さい接触面積によって電流が小さくなること、および2)8°の下向き勾配仕様に適合させることによって圧力が極端に小さくなることである。したがって、従来のテスト・ソケットでは、高出力SMD型ICをテストすることが不可能であり、したがって最近ではその代わりにシミュレーション・テストが利用されている。しかし、シミュレーション・テストでは、完成品のSMD型ICの安定性に影響を及ぼす実際の状況との誤差が生じる。
【0006】
【発明が解決しようとする課題】
本発明の核心は、テスト・ソケットにおける下部ベースの接続ピンと接触するICの接続ピンの接触面積を大きくし、かつテスト・ソケットが高出力SMD型ICのテスト時により大きな電流に耐え得るように、それぞれの接続ピンの接触インピーダンスを低下させるために、SMD型ICを逆さまの姿勢で配置してSMD型ICをテストする方法を開示することにある。
【0007】
本発明の1つの目的は、回路基板上に実装したSMD型ICのテスト方法およびSMD型IC用の実用的でしかも信頼性のあるテスト・ソケットの作製方法を提供することである。
【0008】
【課題を解決するための手段】
したがって、本発明は、以下のステップを含む、高出力SMD型ICをテストする方法を提供する。すなわち、テスト・ソケットをSMD型ICに供給するステップと、SMD型ICの特性側を下向きに、したがってその接続ピンを上向きになるようにして、このSMD型ICをテスト・ソケットの下部ベース上に配置するステップと、スターねじを設けたU字形の弾性板によって固定するために、上部ベースをSMD型ICと下部ベースの上に配置するステップである。SMD型ICを逆さまに配置することによって、ICの接続ピンが、テスト・ソケットにおいて下部ベースの接続ピンと接触するICの接続ピンの面積を増大させることが可能であり、かつIC1をテスト・ソケットに強制的に固定する間に、それぞれのIC接続ピンの8°の傾斜角を損なわずに済むことができる。このようにして、それぞれの接続ピンの接触インピーダンスを低下させて、SMD型ICのテスト時に、テスト・ソケットがより大きな電流に耐え得るようにすることができる。
【0009】
次に、本発明は、以下のステップを含む、蓄積層によって高出力SMD型IC用のテスト・ソケットの下部ベースを作製する方法を提供する。すなわち、多くの銅板と多くの絶縁板を、奇数層が銅板でありかつ偶数層が絶縁板となる順序で配置するステップと、一旦必要な層に達した後で、これらの層を接着剤で相互に接着するステップである。
【0010】
さらに、本発明は、以下のステップを含む、高出力SMD型IC用のテスト・ソケットの上部ベースを作製する方法を提供する。すなわち、ICの接続ピンと接触する上部ベースの部分を、エンジニアリング・プラスチックから作製するステップと、適切でかつ一定の圧力角を付与するために、上部ベースの底部に、ICの接続ピンの底部に対応する2つの突起を設けるステップと、エンジニアリング・プラスチックの中央部に銅板を埋め込み、かつその銅板の縁部に銅ベースをプレス嵌めして、ICが生成する高熱を銅板に直接誘導するステップと、ICの底部の温度を検知するために、銅板に温度センサの構成要素を挿入するための一定の箇所を設けるステップである。
【0011】
【発明の実施の形態】
本発明は以下の説明および添付の図面を参照することによって、より完全に理解することができる。
【0012】
図3を参照すると、本発明による、高出力SMD型IC用のテスト方法の一実施形態が例示してある。本発明による、高出力SMD型IC用のテスト方法は、図3に示すように、SMD型ICをテスト・ソケットの下部ベース14上に逆さまに配置し、さらにこの下部ベース14が接続点5を有するが、これらの接続点は、テスト対象のSMD型ICの数以上あり、それぞれのテスト対象のSMD型IC接触ピンが、その対応する接続点5と接触するために、1.30mm(最大)の長さを有することが可能になっている。この1.30mmの接触長は、従来の方法で使用する長さのほとんど8倍である。さらに、接続点の接触インピーダンスを低下させて、高出力SMD型ICが数アンペアを上回る電流を供給する一方で、テスト・ソケットがより大きな電流に耐え得るように、SMD型IC1の8°の傾斜角度を損なわずに、図7に示すように接触ピンを上部ベース13と下部ベース14の間に強制的に固定することが可能である。以上の実施形態の方法において逆さま配置したICを、テスト・ソケットの下部ベースを完全に緊密接合するために、上方部分の形状に一致させて動作させる。さらに、接触圧は約10kg/m(従来の本来の姿勢に対して加わる接触圧の約3〜10倍)である。
【0013】
本発明のテスト方法は次のステップを含む。すなわち、テスト・ソケットをSMD型IC1に供給するステップと、テスト・ソケットの下部ベース14上にSMD型IC1を逆さま配置するステップと、SMD型IC1が下部ベース14と上部ベース13の間に位置しかつ最後に上部ベース13を固定するために、SMD型IC1上に上部ベース13を配置するステップである。SMD型IC1を逆さま配置したことにより、IC1の接続ピンが接続点5に接触する場合に、これらの接続ピンはより大きな接触面積を有することが可能であり、かつIC1を強制的にテスト・ソケットに取り付けるときに、それぞれの接続ピンの8°の傾斜角度を損なわずに済むことが可能である。このようにして、高出力のSMD型ICのテスト時にテスト・ソケットがより大きな電流に耐え得るように、それぞれの接続点5の接触インピーダンスを低下させることができる。
【0014】
図4a〜4cを参照すると、蓄積層によってSMD型IC用のテスト・ソケットの下部ベースを作製する方法が例示してある。多くの銅板6と多くの絶縁板7によって必要な層に達するまで、奇数層が銅板6でありかつ偶数層が絶縁板7となるように順次蓄積されていることが図4aで分かる。このような製作方法を蓄積層法と呼ぶ。
【0015】
接着剤で接着した銅板6と絶縁板7を、ICの上方部分の一定の角度に従って形状を付けるために、精密な機械加工を施す。図4bは完成した下部ベースの上面図を示し、そして図4cは完成した側面図を示す。SMD型IC1は、高い精度要件を満たさなければならず、しかもSMD型ICを押し付けるために大きな圧迫力が必要であり、したがって安定したテスト環境を備えるためには、下部ベース14を非常に堅牢にする必要である。しかし、SMD型IC用の従来のテスト・ソケットは、形押し銅板を用いてプラスチック成形によって作製されており、その機械的な強度および精度がこの要件を満たすことができない。
【0016】
したがって、蓄積層によって高出力SMD型IC用のテスト・ソケットの下部ベースを作製する方法は次のステップを含む。すなわち、多くの銅板6と多くの絶縁板7を、奇数層が銅板6でありかつ偶数層が絶縁板7となる順序で、接着剤によって接着するステップと、一旦必要な層に達したら、これらの層を接着剤で相互に接着するステップである。高出力SMD型IC用のテスト・ソケットは、半導体産業の分野におけるSO(小型パッケージ)、SSOP(シュリンク小型パッケージ)、TQFP(薄型正方形平面状パッケージ)、CQFP(セラミック・クワッド・フラット・パック)、およびPQFP(プラスチック・クワッド・フラット・パック)などのモジュールの形状に適切であることに注目されたい。
【0017】
図5を参照すると、銅と絶縁材からなるICテスト・ソケットの上部ベースを作製する方法が示してある。高出力SMD型IC1は、大きな電流による動作を実施する間に高熱を発生するおそれがあり、したがってIC1の損傷を防止するために熱を外部に誘導する必要がある。したがって、銅基板の構想が導入してある。銅は導体でありかつICの接続ピンと接触する部分がエンジニアリング・プラスチック8から作製されているので、適切かつ一定の圧力角を設けるために、銅の底部にはIC1の接続ピンの底部に対応する2つの突起10がある。このエンジニアリング・プラスチック8の中央部に銅板9を埋め込み、かつこの銅板9の縁部に銅ベースをプレス嵌めして、このデバイスによって生じる高熱をこの銅ベースに誘導することができる。温度センサの構成要素を銅板9の一定の位置に挿入して、IC1の温度をICの底部から直接検知する。
【0018】
したがって、高出力SMD型IC用のテスト・ソケットの上部ベースを作製する方法は次のステップを含む。すなわち、ICの接続ピンと接触するための上部ベース部分をエンジニアリング・プラスチック8から作製するステップと、適切かつ一定の圧力角を設けるために、上部ベースの底部にIC1の接続ピンの底部に対応する2つの突起10を設けるステップと、エンジニアリング・プラスチック8の中央部に銅板9を埋め込み、かつその縁部に銅ベースをプレス嵌めしてICが生成する高熱をこの銅ベースに直接誘導することができるステップと、IC1の底部の温度を検知するために、銅板9に、温度センサの構成要素を挿入するための一定の箇所を設けるステップである。高出力SMD型IC用のテスト・ソケットは、半導体産業におけるSO、SSOP、TQFP、CQFP、およびPQFPなどのモジュールの形状に適切であることに注目されたい。
【0019】
図6は、本発明によるICテスト・ソケットの完成した上部ベースを示す。SMD型IC1の動作時に瞬間的に高熱を生成するおそれがあり、特に、負荷電流が数アンペアである場合は、IC1の損傷が発生するおそれがあることに注目されたい。実際の応用例では、本発明は瞬間的な高熱問題を実質的に克服することができる。
【0020】
図7は、完成した手動ICテスト・ソケットにおける、銅と絶縁材によって作製したICテスト・ソケットの上部ベースを示す。スターねじ12を追加したU字形の弾性板11が強制的な点接触圧を付与し、かつU字形の弾性板11は最大点接触圧を自動的に調節するように設計してある。自動ICテスト・ソケットに関しては、空気シリンダを利用して一定かつ確実な点接触圧を供給する。
【0021】
従来技術と比較すると、本発明による高出力SMD型ICのためのテスト方法は次の利点を有することが理解できる。それは、SMD型ICを逆さまに取り付けることによって、ICの接続ピンとテスト・ソケットの接続ピンの間の接触面積を増大させることが可能であり、かつICの接続ピンを強制的にテスト・ソケットに挿入する間に、このICの接続ピンが8°の傾斜角度で配置してあるのを損なうことがない。したがって、高出力SMD型ICのテスト時に、テスト・ソケットをより大きな電流にさらすことができるように、テスト・ソケットにおける接続ピンの接触インピーダンスを低下させることが可能である。
【0022】
本発明をその好ましい実施形態を参照して説明してきたが、添付の特許請求の範囲に記載の本発明の趣旨から逸脱することなく変更または変形が容易になされ得ることを理解されたい。
【図面の簡単な説明】
【図1】従来のSMD型ICのテスト方法を示す平面図である。
【図2】SMD型ICに関する8°の下向き勾配基準を示す平面図である。
【図3】SMD型ICを逆さま配置したところを例示する、本発明によるテスト方法の一実施形態を示す平面図である。
【図4a】本発明による基本的な蓄積層法を用いる、ICを配置するテスト・ソケットの下部ベースを示す模式図である。
【図4b】本発明による基本的な蓄積層法を用いる、ICを配置するテスト・ソケットの下部ベースを示す模式図である。
【図4c】本発明による基本的な蓄積層法を用いる、ICを配置するテスト・ソケットの下部ベースを示す模式図である。
【図5】本発明による、IC上にある、銅と絶縁材からなるテスト・ソケットの上部ベースを示す平面図である。
【図6】本発明による、IC上にあるテスト・ソケットの完成した上部ベースを示す斜視図である。
【図7】本発明による、ICの完成した手動式テスト・ソケットを示す斜視図である。
【符号の説明】
1 SMD型IC
2、14 下部ベース
5 接続点
6、9 銅板
7 絶縁材
8 エンジニアリング・プラスチック
10 突起
11 U字形弾性板
12 スターねじ
13 上部ベース

Claims (6)

  1. 高出力SMD型ICをテストする方法であって、
    SMD型IC用のテスト・ソケットを供給するステップと、
    SMD型ICをテスト・ソケットの下部ベース上に逆さまに配置するステップと、
    テスト・ソケット上に上部ベースを被せるステップと、
    スターねじを追加したU字形弾性板によって前記上部ベースおよび前記下部ベースを固定するステップとを含み、
    それによって、SMD型ICの接続ピンが下部ベースの接続ピンとの接触面積を増大させ、したがってテスト・ソケットにおける接続ピンの接触インピーダンスを低下させて、高出力SMD型ICをテストする間、テスト・ソケットが大きな電流に耐え得るようにすることを特徴とする方法。
  2. 蓄積層法によって高出力SMD型IC用のテスト・ソケットの下部ベースを作製する方法であって、
    複数の銅板と複数の絶縁板を、必要な数の層に達するまで、奇数層が銅板でありかつ偶数層が絶縁板となる順序で互いに隣接して配置するステップと、
    すべての層を接着剤で相互に接着するステップとを含むことを特徴とする方法。
  3. 高出力SMD型IC用のテスト・ソケットの上部ベースを作製する方法であって、
    ICの接続ピンと接触するための上部ベース部分をエンジニアリング・プラスチックから作製するステップと、
    適切でかつ一定の圧力角を備えるために、上部ベースの底部に、それぞれのIC接続ピンの底部に対応する2つの突起を設けるステップと、
    エンジニアリング・プラスチックの中央部に銅板を埋め込み、かつICが生成する高熱を銅板に直接誘導するために、その縁部に銅ベースをプレス接合するステップと、
    ICの底部の温度を検知するために、銅板に温度センサの構成要素を挿入するための一定の箇所を設けるステップとを含むことを特徴とする方法。
  4. 高出力SMD型IC用のテスト・ソケットが、半導体産業の分野におけるSO、SSOP、TQFP、CQFP、およびPQFPなどのモジュールの形状に適切であることを特徴とする請求項1に記載の方法。
  5. 高出力SMD型IC用のテスト・ソケットが、半導体産業の分野におけるSO、SSOP、TQFP、CQFP、およびPQFPなどのモジュールの形状に適切であることを特徴とする請求項2に記載の方法。
  6. 高出力SMD型IC用のテスト・ソケットが、半導体産業の分野におけるSO、SSOP、TQFP、CQFP、およびPQFPなどのモジュールの形状に適切であることを特徴とする請求項3に記載の方法。
JP2003109846A 2003-04-15 2003-04-15 高出力smd型icのテスト方法ならびに手動および自動テスト・ベースの作製方法 Pending JP2004317219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003109846A JP2004317219A (ja) 2003-04-15 2003-04-15 高出力smd型icのテスト方法ならびに手動および自動テスト・ベースの作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003109846A JP2004317219A (ja) 2003-04-15 2003-04-15 高出力smd型icのテスト方法ならびに手動および自動テスト・ベースの作製方法

Publications (1)

Publication Number Publication Date
JP2004317219A true JP2004317219A (ja) 2004-11-11

Family

ID=33470857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003109846A Pending JP2004317219A (ja) 2003-04-15 2003-04-15 高出力smd型icのテスト方法ならびに手動および自動テスト・ベースの作製方法

Country Status (1)

Country Link
JP (1) JP2004317219A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359009B (zh) * 2007-08-03 2010-10-27 中芯国际集成电路制造(上海)有限公司 芯片电阻的测量装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359009B (zh) * 2007-08-03 2010-10-27 中芯国际集成电路制造(上海)有限公司 芯片电阻的测量装置

Similar Documents

Publication Publication Date Title
US8610261B2 (en) Power semiconductor device
US8927872B2 (en) Thermal pad and method of forming the same
JP3578232B2 (ja) 電気接点形成方法、該電気接点を含むプローブ構造および装置
EP1638384A1 (en) Circuit arrangement for cooling of surface mounted semi-conductors
JP2002005960A (ja) プローブカードおよびその製造方法
JP2000101270A (ja) 表面マウント熱コネクタ
JP2008101944A (ja) 検査用保持部材,検査装置及び検査方法
JP2000165007A (ja) プリント配線板、電子部品及び電子部品の実装方法
CN104900627A (zh) 半导体装置、半导体装置的制造方法、定位治具
US20090058447A1 (en) Fault analyzer
CN109755197A (zh) 封装结构及其形成方法
JP2004317219A (ja) 高出力smd型icのテスト方法ならびに手動および自動テスト・ベースの作製方法
CN217522001U (zh) 测试结构、量子芯片
JP2019041129A (ja) 熱的改善のために表面実装パッケージをアライメントする方法
TW526692B (en) A method of repairing a printed circuit assembly on a printed circuit board by attaching a flexible circuit to said circuit board and flexible circuits for repair of a printed circuit assembly and for reparing defects in a circuit assembly
TW531821B (en) Fixture for use in test of semiconductor package and process with use of the same
US6922068B2 (en) Method for testing high power SMD type IC with method for making manual and automation test base
CN211236170U (zh) 电路板
JP2001284520A (ja) 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造
TW201415040A (zh) 電力檢測用治具之製造方法
JPH06160433A (ja) 回路基板検査用プローブおよびその製造方法
TWI767860B (zh) 封裝陣列基板的測試裝置及其測試方法
CN217799488U (zh) 引线框架焊接固定工装
JP2001267715A (ja) 電子回路装置および基板接続用弾性体
KR102051354B1 (ko) 레이저 본딩을 이용한 테스트 소켓과 dut 보드의 조립 방법