JP2006013116A - 半導体装置の製造方法,半導体装置、エッチング条件の設定方法、導電膜除去条件の設定方法、及びレチクル - Google Patents
半導体装置の製造方法,半導体装置、エッチング条件の設定方法、導電膜除去条件の設定方法、及びレチクル Download PDFInfo
- Publication number
- JP2006013116A JP2006013116A JP2004187632A JP2004187632A JP2006013116A JP 2006013116 A JP2006013116 A JP 2006013116A JP 2004187632 A JP2004187632 A JP 2004187632A JP 2004187632 A JP2004187632 A JP 2004187632A JP 2006013116 A JP2006013116 A JP 2006013116A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductive film
- wiring
- forming
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 導電膜が正常にパターニングされて配線が形成されていることを、少ない労力で確認することができるようにする。
【解決手段】 層間絶縁膜8上に導電膜を形成する工程と、前記導電膜をパターニングすることにより、チップ領域1aに配線10a〜10cを形成すると共に、スクライブライン1b上に、複数のダミー配線31〜33を互いに平行に形成する工程と、複数のダミー配線31〜33相互間の抵抗値を測定する工程とを具備する。最外側に位置するダミー配線31,33それぞれに接続するパッド34,35を形成し、このパッド34,35に抵抗計の端子を接触させてもよい。
【選択図】 図4
【解決手段】 層間絶縁膜8上に導電膜を形成する工程と、前記導電膜をパターニングすることにより、チップ領域1aに配線10a〜10cを形成すると共に、スクライブライン1b上に、複数のダミー配線31〜33を互いに平行に形成する工程と、複数のダミー配線31〜33相互間の抵抗値を測定する工程とを具備する。最外側に位置するダミー配線31,33それぞれに接続するパッド34,35を形成し、このパッド34,35に抵抗計の端子を接触させてもよい。
【選択図】 図4
Description
本発明は、半導体装置の製造方法,半導体装置、エッチング条件の設定方法、導電膜除去条件の設定方法、及びレチクルに関する。特に本発明は、導電膜をパターニングして配線を形成する工程を有する半導体装置の製造方法,半導体装置、エッチング条件の設定方法、導電膜除去条件の設定方法、及びレチクルに関する。
図12の各図は、従来の半導体装置の製造方法を説明する断面概略図である。
まず、図12(A)に示すように、シリコン基板101に、素子分離膜102を形成し、素子領域を互いに分離する。次いで、素子領域にMOSトランジスタを形成する。MOSトランジスタは、ゲート酸化膜103、ゲート電極104、サイドウォール105、低濃度不純物領域106a,106b、及び不純物領域107a,107bによって構成されている。
まず、図12(A)に示すように、シリコン基板101に、素子分離膜102を形成し、素子領域を互いに分離する。次いで、素子領域にMOSトランジスタを形成する。MOSトランジスタは、ゲート酸化膜103、ゲート電極104、サイドウォール105、低濃度不純物領域106a,106b、及び不純物領域107a,107bによって構成されている。
次いで、トランジスタ上を含む全面上に、層間絶縁膜108を、例えばCVD法を用いて形成し、さらに、層間絶縁膜108に、不純物領域107a,107bそれぞれの上に位置するコンタクトホール108a,108b、及びゲート電極104上に位置するコンタクトホール(図示せず)を形成する。次いで、コンタクトホール108a,108bそれぞれにWプラグ109a,109bを埋め込む。またゲート電極104上のコンタクトホールにもWプラグ(図示せず)を埋め込む。
次いで、各Wプラグそれぞれの上及び層間絶縁膜108上に、Al合金膜110を堆積する。次いで、Al合金膜110上にレジストパターン120を形成する。
次いで、各Wプラグそれぞれの上及び層間絶縁膜108上に、Al合金膜110を堆積する。次いで、Al合金膜110上にレジストパターン120を形成する。
次いで、図12(B)に示すように、レジストパターン120をマスクとしてAl合金膜110をエッチングする。これにより、Al合金膜110はパターニングされ、層間絶縁膜108上には、Al合金配線110a,110b,110cが形成される。Al合金配線110a,110bそれぞれはWプラグ109a,109bに接続し、Al合金配線110cはゲート電極104上のWプラグに接続する。これらAl合金配線110a〜110cは、トランジスタの上方では、互いに平行に配線されている。
エッチング残渣が残る場合やエッチング量が不足している場合等のエッチング不良により、これらAl合金配線110a〜110c間で短絡することがある。このため、エッチング条件を適切な条件に設定する必要がある。
従来、このエッチング条件が適切であることの確認は、以下のように、モニター基板を形成し、このモニター基板を評価することで行っていた。
従来、このエッチング条件が適切であることの確認は、以下のように、モニター基板を形成し、このモニター基板を評価することで行っていた。
図13に示すように、まず、シリコン基板101の上に層間絶縁膜108、及びAl合金膜をこの順に堆積させる。これらの堆積条件は、図12(A)における層間絶縁膜及びAl合金膜の堆積条件と同じである。次いで、Al合金膜の上にレジストパターンを形成し、このレジストパターンをマスクとしてAl合金膜をエッチングする。このエッチング条件は、図12(B)におけるAl合金膜のエッチング条件と同じである。これにより、層間絶縁膜108の上には、ダミーAl合金配線112a,112b,112cを互いに平行に配置した評価用配線パターンが形成される。このようにしてモニターウェハが形成される。
そして、このモニターウェハの断面をSEMで観察し、ダミーAl合金配線112a,112bの間、又はダミーAl合金配線112b,112c間で、繋がっている部分がないことを確認する。
そして、このモニターウェハの断面をSEMで観察し、ダミーAl合金配線112a,112bの間、又はダミーAl合金配線112b,112c間で、繋がっている部分がないことを確認する。
また、他のエッチング条件の確認方法として、製造した半導体装置をサンプリングし、動作や電気的特性が正常であるか否かを確認し、その歩留まりを測定する方法がある。
上記したエッチング条件の設定方法には、以下の課題がある。まずモニター基板を用いる方法では、モニター基板の断面をSEMで確認することにより、配線間が繋がっていないことを確認していた。この方法は、モニター基板を研磨して断面を出すなど、多くの労力を要するため、確認個所の数を増やすことは難しかった。このため、部分的に配線間が繋がっている場合には、この繋がっている部分の断面をSEMで確認できない場合があり、配線間がショートしていることを見落とす可能性がある。
また、製造した半導体装置の歩留まりを確認する方法では、歩留まりに影響を与える因子が、配線間の短絡以外にも存在する。このため、最終的には、膜を1層ずつ除去しながら、半導体装置の断面をSEMで確認し、配線間が繋がっていることを確認する必要があった。
本発明は上記のような事情を考慮してなされたものであり、その目的は、導電膜が正常にパターニングされて配線が形成されていることを、少ない労力で確認することができる、半導体装置の製造方法,半導体装置、エッチング条件の設定方法、導電膜除去条件の設定方法、及びレチクルを提供することにある。
上記課題を解決するため、本発明に係る半導体装置の製造方法は、
絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングすることにより、チップ領域に配線を形成すると共に、スクライブライン上に、複数のダミー配線を互いに平行に形成する工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と
を具備する。
絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングすることにより、チップ領域に配線を形成すると共に、スクライブライン上に、複数のダミー配線を互いに平行に形成する工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と
を具備する。
この半導体装置の製造方法において、導電膜のエッチングが不良である場合、ダミー配線相互間の絶縁が不十分となり、ダミー配線相互間の抵抗値は高くなる。これに対し、導電膜のエッチングが良好である場合、ダミー配線相互間は十分に絶縁されているため、ダミー配線相互間の抵抗は高くなる。このように、ダミー配線相互間の抵抗を測定することにより、少ない労力で導電膜のエッチングが良好であるか否かを検出することができる。
導電膜をエッチングする工程において、いずれかのダミー配線に接続するパッドを形成し、複数のダミー配線相互間の抵抗値を測定する工程において、測定用の端子をパッドに接触させてもよい。この場合、パッドは最も外側に位置するダミー配線に接続するのが好ましい。
導電膜をエッチングする工程において、少なくとも一つのダミー配線が、他のダミー配線より太く形成されていてもよい。また、ダミー配線の幅を、半導体装置のデザインルールにおける最小の幅にしたり、複数のダミー配線相互間の間隔を、半導体装置のデザインルールにおける最小の配線間隔にするのが好ましい。
導電膜をエッチングする工程において、互いに隣接する複数のダミー配線それぞれの側面に凹凸を設けることにより、平面形状においてダミー配線それぞれが、互いに離間しつつかみ合うようにしてもよい。
本発明に係る他の半導体装置の製造方法は、
絶縁膜に、チップ領域に位置する配線形成用溝、及びスクライブライン上に位置していて互いに平行に配置された複数のダミー配線形成用溝を形成する工程と、
前記絶縁膜上、前記配線形成用溝の中及び前記ダミー配線形成用溝の中に導電膜を形成する工程と、
前記導電膜を前記絶縁膜上から除去することにより、前記配線形成用溝に配線を埋め込むと共に、前記複数のダミー配線形成用溝それぞれにダミー配線を埋め込む工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と
を具備する。
絶縁膜に、チップ領域に位置する配線形成用溝、及びスクライブライン上に位置していて互いに平行に配置された複数のダミー配線形成用溝を形成する工程と、
前記絶縁膜上、前記配線形成用溝の中及び前記ダミー配線形成用溝の中に導電膜を形成する工程と、
前記導電膜を前記絶縁膜上から除去することにより、前記配線形成用溝に配線を埋め込むと共に、前記複数のダミー配線形成用溝それぞれにダミー配線を埋め込む工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と
を具備する。
本発明に係る半導体装置は、
絶縁膜と、
前記絶縁膜上に形成され、半導体素子に導通する配線と、
前記絶縁膜上に形成され、複数のダミー配線を平行に配置した評価用配線パターンと、
を具備する。
絶縁膜と、
前記絶縁膜上に形成され、半導体素子に導通する配線と、
前記絶縁膜上に形成され、複数のダミー配線を平行に配置した評価用配線パターンと、
を具備する。
本発明に係る他の半導体装置の製造方法は、
絶縁膜と、
前記絶縁膜に埋め込まれ、半導体素子に導通する配線と、
前記絶縁膜に埋め込まれ、複数のダミー配線を平行に配置した評価用配線パターンと、
を具備する。
絶縁膜と、
前記絶縁膜に埋め込まれ、半導体素子に導通する配線と、
前記絶縁膜に埋め込まれ、複数のダミー配線を平行に配置した評価用配線パターンと、
を具備する。
本発明に係るエッチング条件の設定方法は、
モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングすることにより、複数のダミー配線を互いに平行に形成する工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が基準値以下の場合には、適切なエッチング条件に変更し、前記抵抗値が前記基準値以上の場合には、エッチング条件が適切であると判断する工程と
を具備する。
モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングすることにより、複数のダミー配線を互いに平行に形成する工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が基準値以下の場合には、適切なエッチング条件に変更し、前記抵抗値が前記基準値以上の場合には、エッチング条件が適切であると判断する工程と
を具備する。
本発明に係る導電膜除去条件の設定方法は、
モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に、複数のダミー配線形成用溝を、互いに平行に形成する工程と、
前記絶縁膜上及び前記複数のダミー配線形成用溝の中に、導電膜を形成する工程と、
前記絶縁膜上から前記導電膜を除去することにより、前記絶縁膜に複数のダミー配線を埋め込む工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が設定値以下の場合には、適切な前記導電膜の除去条件に変更し、前記抵抗値が前記基準値以上の場合には、前記導電膜の除去条件が適切であると判断する工程と
を具備する。
モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に、複数のダミー配線形成用溝を、互いに平行に形成する工程と、
前記絶縁膜上及び前記複数のダミー配線形成用溝の中に、導電膜を形成する工程と、
前記絶縁膜上から前記導電膜を除去することにより、前記絶縁膜に複数のダミー配線を埋め込む工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が設定値以下の場合には、適切な前記導電膜の除去条件に変更し、前記抵抗値が前記基準値以上の場合には、前記導電膜の除去条件が適切であると判断する工程と
を具備する。
本発明に係るレチクルは、導電膜又は絶縁膜上に形成されたフォトレジスト膜を露光するためのレチクルであって、
スクライブラインを露光する位置に形成され、互いに平行に配置された複数のダミー配線形成用開口部、及びいずれかの前記ダミー配線用開口部と繋がっているパッド形成用開口部を具備する。
スクライブラインを露光する位置に形成され、互いに平行に配置された複数のダミー配線形成用開口部、及びいずれかの前記ダミー配線用開口部と繋がっているパッド形成用開口部を具備する。
本発明に係る半導体装置の製造方法は、
エッチング装置のエッチング条件を設定する工程と、
絶縁膜上に導電膜を形成する工程と、
前記導電膜を、前記エッチング装置を用いてエッチングすることにより、前記絶縁膜上に配線を形成する工程と、
を具備し、
前記エッチング条件を設定する工程は、
モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングすることにより、複数のダミー配線を互いに平行に形成する工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が基準値以下の場合には、適切なエッチング条件に変更し、前記抵抗値が前記基準値以上の場合には、エッチング条件が適切であると判断する工程とを具備する。
エッチング装置のエッチング条件を設定する工程と、
絶縁膜上に導電膜を形成する工程と、
前記導電膜を、前記エッチング装置を用いてエッチングすることにより、前記絶縁膜上に配線を形成する工程と、
を具備し、
前記エッチング条件を設定する工程は、
モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングすることにより、複数のダミー配線を互いに平行に形成する工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が基準値以下の場合には、適切なエッチング条件に変更し、前記抵抗値が前記基準値以上の場合には、エッチング条件が適切であると判断する工程とを具備する。
本発明に係る他の半導体装置の製造方法は、
導電膜除去装置の動作条件を設定する工程と、
絶縁膜に配線形成用溝を形成する工程と、
前記配線形成用溝の中、及び前記絶縁膜上に導電膜を形成する工程と、
前記導電膜除去装置を用いて、前記絶縁膜上に位置する前記導電膜を除去することにより、前記絶縁膜に配線を埋め込む工程と
を具備し、
前記導電膜除去装置の動作条件を設定する工程は、
モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に、複数のダミー配線形成用溝を、互いに平行に形成する工程と、
前記絶縁膜上及び前記複数のダミー配線形成用溝の中に、導電膜を形成する工程と、
前記絶縁膜上から前記導電膜を除去することにより、前記絶縁膜に複数のダミー配線を埋め込む工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が設定値以下の場合には、適切な前記導電膜の除去条件に変更し、前記抵抗値が前記基準値以上の場合には、前記導電膜の除去条件が適切であると判断する工程とを具備する。
導電膜除去装置の動作条件を設定する工程と、
絶縁膜に配線形成用溝を形成する工程と、
前記配線形成用溝の中、及び前記絶縁膜上に導電膜を形成する工程と、
前記導電膜除去装置を用いて、前記絶縁膜上に位置する前記導電膜を除去することにより、前記絶縁膜に配線を埋め込む工程と
を具備し、
前記導電膜除去装置の動作条件を設定する工程は、
モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に、複数のダミー配線形成用溝を、互いに平行に形成する工程と、
前記絶縁膜上及び前記複数のダミー配線形成用溝の中に、導電膜を形成する工程と、
前記絶縁膜上から前記導電膜を除去することにより、前記絶縁膜に複数のダミー配線を埋め込む工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が設定値以下の場合には、適切な前記導電膜の除去条件に変更し、前記抵抗値が前記基準値以上の場合には、前記導電膜の除去条件が適切であると判断する工程とを具備する。
以下、図面を参照して本発明の実施形態について説明する。図1及び図3の各図は、本発明の第1の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態は、層間絶縁膜上に配線を形成するときに、ダミーである評価用配線パターンをスクライブライン上に形成し、この評価用配線パターンを用いて配線が短絡しているか否かを評価する方法である。
まず、図1(A)に示すように、シリコン基板1に、例えばLOCOS法を用いて素子分離膜2を形成する。素子分離膜2は、チップ領域1aにおいて、素子領域上が開口しているが、スクライブライン1bにおいては開口部を有しない。次いで、シリコン基板1を熱酸化することにより、素子領域にゲート酸化膜3を形成する。次いで、ゲート酸化膜3上を含む全面上にポリシリコン膜4aを形成する。
次いで、図1(B)に示すように、ポリシリコン膜4aの上にフォトレジスト膜60を塗布する。次いで、このフォトレジスト膜60を、レチクル70を用いて露光する。レチクル70は、チップ領域1aを露光するための領域に、ゲート電極及びポリシリコン配線パターンに対応する開口パターン70aを有し、また、スクライブライン1bを露光するための領域に、開口パターン70bを有する。開口パターン70bは、複数の長尺状の配線形成用開口部を互いに平行に配置し、さらに、最外側に位置する2つの配線形成用開口部それぞれに、略正方形上の開口部をつなげた構造である。
次いで、図1(C)に示すように、フォトレジスト膜60を現像する。これにより、ポリシリコン膜4a上にはレジストパターン61が形成される。レジストパターン61は、チップ領域1aに、ゲート電極及びポリシリコン配線パターンに対応する開口パターンを有しており、またスクライブライン1bに、開口パターン70bに対応する開口パターンを有している。
次いで、レジストパターン61をマスクとして、ポリシリコン膜4aをエッチングする。これにより、ポリシリコン膜4aはパターニングされ、ゲート酸化膜3上にはゲート電極4が形成される。素子分離膜2上の図示しない領域には、複数のポリシリコン配線(図示せず)が平行に形成されている。また、スクライブラインには、評価用配線パターン20が形成される。
その後、レジストパターン61を除去する。
図2の平面概略図は、図1(C)の状態からレジストパターン61を除去した場合の半導体装置の平面概略図である。評価用配線パターン20は、互いに平行に配置されたダミー配線21,22,23と、パッド24,25を有する。ダミー配線21〜23は、幅L1及び間隔S1が、それぞれデザインルール上の最小値となっている。また最外側に位置する2つのダミー配線21,23それぞれは、パッド24,25に接続している。パッド24,25それぞれは、ダミー配線21,23より幅広となっている
図2の平面概略図は、図1(C)の状態からレジストパターン61を除去した場合の半導体装置の平面概略図である。評価用配線パターン20は、互いに平行に配置されたダミー配線21,22,23と、パッド24,25を有する。ダミー配線21〜23は、幅L1及び間隔S1が、それぞれデザインルール上の最小値となっている。また最外側に位置する2つのダミー配線21,23それぞれは、パッド24,25に接続している。パッド24,25それぞれは、ダミー配線21,23より幅広となっている
この状態において、パッド24,25それぞれに抵抗計の端子(図示せず)を接触させ、パッド24,25相互間の抵抗を測定する。ダミー配線21,22相互間のいずれかの部分がエッチングされ切れずに短絡していたり、またエッチング残渣により短絡しており、かつ、ダミー配線22,23相互間のいずれかの部分が同様に短絡している場合、測定した抵抗値は基準値より低い値を示す。この場合には、上記した複数のポリシリコン配線が、相互間で短絡している可能性は高く、エッチング不良であると判断することができる。
一方、測定した抵抗値が基準値より高い値を示した場合、ダミー配線21,22相互間、及びダミー配線22,23相互間は短絡していない。このように、最小デザインルールで形成されたダミー配線間が短絡していない場合には、上記した複数のポリシリコン配線の相互間が短絡している可能性は低く、ポリシリコン膜4aのエッチング条件が適切であると判断することができる。
このように、パッド24,25相互間の抵抗を測定し、基準値と比較することにより、ポリシリコン膜4aがエッチング不良であるか否かを判断することができる。
このように、パッド24,25相互間の抵抗を測定し、基準値と比較することにより、ポリシリコン膜4aがエッチング不良であるか否かを判断することができる。
なお、本実施形態では、ダミー配線の幅及びその間隔を、最小デザインルールで形成しているが、これに限定されるものではなく、ダミー配線の幅及びその間隔を、最小デザインルールより大きくしてもよい。ただし、この場合、ポリシリコン配線と同等又はそれよりエッチングが厳しくなるような幅及び間隔とするのが好ましい。
次いで、図3(A)に示すように、ゲート電極4及び素子分離膜2をマスクとして、シリコン基板1に不純物イオンを注入する。これにより、シリコン基板1には低濃度不純物領域6a,6bが形成される。
次いで、ゲート酸化膜3上を含む全面上に、酸化シリコン膜を形成する。次いで、この酸化シリコン膜をエッチバックすることにより、ゲート電極4の側壁にサイドウォール5を形成する。次いで、ゲート電極4、サイドウォール5及び素子分離膜2をマスクとして、シリコン基板1に不純物イオンを注入する。これにより、シリコン基板1には、ソース及びドレインとなる不純物領域7a,7bが形成される。このようにして素子領域にトランジスタが形成される。
次いで、トランジスタ上を含む全面上に、層間絶縁膜8を、例えばCVD法を用いて形成する。次いで、層間絶縁膜8上にフォトレジスト膜(図示せず)を塗布する。次いで、このフォトレジスト膜を露光及び現像することにより、層間絶縁膜8上にレジストパターンを形成する.次いで、このレジストパターンをマスクとして層間絶縁膜8をエッチングする。これにより層間絶縁膜8には、不純物領域7a,7bそれぞれの上に位置するコンタクトホール8a,8b、及びゲート電極4上に位置するコンタクトホール(図示せず)が形成される。
その後、レジストパターンを除去する。次いで、コンタクトホールそれぞれの中及び層間絶縁膜8上に、タングステン膜を堆積する。次いで、層間絶縁膜8上のタングステン膜を、CMP法又はエッチバックにより除去する。これにより、コンタクトホール8a,8bそれぞれにはWプラグ9a,9bが埋め込まれる。またゲート電極上に位置するコンタクトホールにもWプラグ(図示せず)が埋め込まれる。
次いで、図3(B)に示すように、層間絶縁膜8及びWプラグそれぞれの上を含む全面上に、導電膜10を形成する。導電膜10は、例えばAl合金膜であるが、TiN膜、ポリシリコン膜とMo膜の積層膜、又はW膜であってもよい。次いで、導電膜10上にフォトレジスト膜62を塗布する。
次いで、このフォトレジスト膜62を、レチクル72を用いて露光する。レチクル72は、チップ領域1aを露光するための領域に、配線パターンに対応する開口パターン72aを有し、また、スクライブライン1bを露光するための領域に、開口パターン72bを有する。開口パターン72bは、複数の長尺状の配線形成用開口部を互いに平行に配置し、さらに、最外側に位置する2つの配線形成用開口部それぞれに、略正方形上の開口部をつなげた構造である。
次いで、図3(C)に示すように、フォトレジスト膜62を現像する。これにより、導電膜10上にはレジストパターン63が形成される。レジストパターン63は、チップ領域1aに、配線パターンに対応する開口パターンを有しており、またスクライブライン1bに、開口パターン72bに対応する開口パターンを有している。
次いで、レジストパターン63をマスクとして導電膜10をエッチングする。これにより、導電膜10はパターニングされ、層間絶縁膜8上には配線10a,10b,10cが形成される。配線10a,10bは、それぞれWプラグ9a,9bを介して不純物領域7a,7bと接続する。配線10cは、図示しないWプラグを介してゲート電極4と接続する。
また、スクライブラインには、評価用配線パターン30が形成される。
また、スクライブラインには、評価用配線パターン30が形成される。
その後、レジストパターン63を除去する。
図4は、図3(C)の状態からレジストパターン63を除去した場合の半導体装置の平面概略図である。評価用配線パターン30は、互いに平行に配置されたダミー配線31,32,33と、パッド34,35を有する。ダミー配線31〜33は、幅L2及び間隔S2が、それぞれデザインルール上の最小値となっている。また最外側に位置する2つのダミー配線31,33それぞれは、パッド34,35に接続している。パッド34,35それぞれは、ダミー配線31,33それぞれより幅広となっている。
図4は、図3(C)の状態からレジストパターン63を除去した場合の半導体装置の平面概略図である。評価用配線パターン30は、互いに平行に配置されたダミー配線31,32,33と、パッド34,35を有する。ダミー配線31〜33は、幅L2及び間隔S2が、それぞれデザインルール上の最小値となっている。また最外側に位置する2つのダミー配線31,33それぞれは、パッド34,35に接続している。パッド34,35それぞれは、ダミー配線31,33それぞれより幅広となっている。
この状態において、パッド34,35それぞれに抵抗計の端子(図示せず)を接触させ、パッド34,35相互間の抵抗を測定する。導電膜10のエッチングが不良である場合、上記した評価用配線パターン20の場合と同じ理由により、測定した抵抗値は基準値より低い値を示す。また、導電膜10のエッチングが良好な場合、測定した抵抗値は基準値より高い値を示す。
このように、パッド34,35相互間の抵抗を測定し、基準値と比較することにより、導電膜10のエッチングが不良であるか否かを判断することができる。
このように、パッド34,35相互間の抵抗を測定し、基準値と比較することにより、導電膜10のエッチングが不良であるか否かを判断することができる。
なお、本実施形態では、ダミー配線の幅及びその間隔を、最小デザインルールで形成しているが、これに限定されるものではなく、ダミー配線の幅及びその間隔を、最小デザインルールより大きくしてもよい。ただし、この場合、配線と同等又はそれよりエッチングが厳しくなるような幅及び間隔とするのが好ましい。
このように、第1の実施形態によれば、ポリシリコン膜4aをエッチングしてゲート電極4及び図示しないポリシリコン配線を形成するときに、評価用配線パターン20をスクライブライン上に形成している。また、導電膜10をエッチングして配線10a〜10cを形成するときに、評価用配線パターン30をスクライブライン上に形成している。そして、評価用配線パターン20が有するパッド24,25相互間の抵抗、及び評価用配線パターン30が有するパッド34,35相互間の抵抗を測定し、基準値と比較することにより、ポリシリコン膜4a,導電膜10それぞれのエッチングが不良であるか否かを評価することができる。
上記の方法において一回の測定及び評価に必要な労力は、SEMで断面を確認する場合と比べて極めて少ない。このため、スクライブラインの異なる場所それぞれに、評価用配線パターン20,30それぞれを形成し、これら複数の評価用配線パターン20,30それぞれの抵抗値を測定することができる。これにより、エッチング条件の評価の精度を高くすることができる。
図5の各図は、第2の実施形態に係る半導体装置の製造方法を説明するための断面図である。
まず、図5(A)に示すように、下地膜(図示せず)上に、酸化シリコンを主成分とする第1の層間絶縁膜40を形成する。下地膜の表面には、複数の配線(図示せず)が埋め込まれている。
次いで、第1の層間絶縁膜40上に、窒化シリコンからなるエッチングストッパー膜42を形成し、さらにエッチングストッパー膜42の上に、酸化シリコンを主成分とする第2の層間絶縁膜44を形成する。
まず、図5(A)に示すように、下地膜(図示せず)上に、酸化シリコンを主成分とする第1の層間絶縁膜40を形成する。下地膜の表面には、複数の配線(図示せず)が埋め込まれている。
次いで、第1の層間絶縁膜40上に、窒化シリコンからなるエッチングストッパー膜42を形成し、さらにエッチングストッパー膜42の上に、酸化シリコンを主成分とする第2の層間絶縁膜44を形成する。
次いで、図5(B)に示すように、第2の層間絶縁膜44上にフォトレジスト膜を塗布する。次いで、このフォトレジスト膜を、レチクルを用いて露光し、さらに現像する。これにより、第2の層間絶縁膜44上にはレジストパターン64が形成される。ここでの露光に用いられたレチクル、及びこのレチクルを用いて形成されたレジストパターン64は、チップ領域1aを露光するための領域に、ビアホール形成用の開口パターンを有するが、スクライブラインを露光するための領域には開口パターンを有さない。
次いで、レジストパターン64を用いて第2の層間絶縁膜44,エッチングストッパー膜42,第1の層間絶縁膜40をこの順にエッチングする。これにより、第2の層間絶縁膜44,エッチングストッパー膜42,第1の層間絶縁膜40には、複数のビアホール40aが形成される。ビアホール40aそれぞれは、上記した下地膜に埋め込まれた複数の配線それぞれの上に位置する。
その後、図5(C)に示すように、レジストパターン64を除去する。次いで、第2の層間絶縁膜44にフォトレジスト膜を塗布する。次いで、このフォトレジスト膜を、レチクルを用いて露光し、さらに現像する。これにより、第2の層間絶縁膜44上にはレジストパターン66が形成される。ここでの露光に用いられたレチクル、及びこのレチクルを用いて形成されたレジストパターン66は、チップ領域1aを露光するための領域に、配線形成用の開口パターンを有し、また、スクライブラインを露光するための領域に、評価用配線パターンを形成するための開口パターンを有する。
次いで、レジストパターン66を用いて第2の層間絶縁膜44をエッチングする。このときエッチングストッパー膜42はエッチングストッパーとして機能する。これにより、第2の層間絶縁膜44には、チップ領域1aに位置する配線形成用溝44aが複数形成されるとともに、スクライブライン1bに位置する評価配線形成用溝44bが複数形成される。複数の配線形成用溝44aそれぞれの底面には、互いに異なるビアホール40aが位置しており、また、複数の配線形成用溝44aは互いに平行である。
その後、図5(D)に示すように、レジストパターン66を除去する。次いで、配線形成用溝44a,評価配線形成用溝44bそれぞれの底面から、エッチングストッパー膜42を除去する。
次いで、ビアホール40a,配線形成用溝44a,評価配線形成用溝44bそれぞれの中、及び第2の層間絶縁膜44上に、Cu合金膜を形成する。次いで、第2の層間絶縁膜44上からCu合金膜をCMP法又はエッチバックにより除去する。これにより、チップ領域1aでは、複数の配線形成用溝44aそれぞれに、Cu合金配線46が埋め込まれる。Cu合金配線46それぞれは、一部がビアホール40aに埋め込まれているため、上記した下地膜に埋め込まれた配線と接続する。
また、スクライブライン1bでは、評価配線形成用溝44bに、評価用配線パターン50が埋め込まれる。
次いで、ビアホール40a,配線形成用溝44a,評価配線形成用溝44bそれぞれの中、及び第2の層間絶縁膜44上に、Cu合金膜を形成する。次いで、第2の層間絶縁膜44上からCu合金膜をCMP法又はエッチバックにより除去する。これにより、チップ領域1aでは、複数の配線形成用溝44aそれぞれに、Cu合金配線46が埋め込まれる。Cu合金配線46それぞれは、一部がビアホール40aに埋め込まれているため、上記した下地膜に埋め込まれた配線と接続する。
また、スクライブライン1bでは、評価配線形成用溝44bに、評価用配線パターン50が埋め込まれる。
図6は、図5(D)の状態における半導体装置の平面概略図である。評価用配線パターン50は、互いに平行に配置されたダミー配線51,52,53と、パッド54,55を有する。ダミー配線51〜53の幅L3及び間隔S3は、それぞれデザインルール上の最小値となっている。また最外側に位置する2つのダミー配線51,53それぞれはパッド54,55に接続している。パッド54,55は、ダミー配線51,53それぞれより幅広となっている。
この状態において、パッド54,55それぞれに抵抗計の端子(図示せず)を接触させ、パッド54,55相互間の抵抗を測定する。Cu合金膜のCMP研磨又はエッチバックが不足している場合、ダミー配線51,52相互間のいずれかの部分でCu合金膜が残留してこれら配線を短絡させ、またダミー配線52,53相互間でも、いずれかの部分でCu合金膜が残留してこれら配線を短絡させる。このため、測定した抵抗値は基準値より低くなる。
これに対し、Cu合金膜のCMP研磨又はエッチバックが十分に行われている場合、ダミー配線51,52相互間及びダミー配線52,53相互間それぞれからCu合金膜が十分除去されている。このため、ダミー配線51〜53それぞれの間は十分に絶縁され、測定した抵抗値は基準値より高くなる。
このように、パッド54,55相互間の抵抗を測定し、基準値と比較することにより、Cu合金膜のCMP研磨又はエッチバックが不足しているか否かを、少ない労力で判断することができる。
このため、第2の実施形態においても、第1の実施形態と同一の作用及び効果を得ることができる。
このため、第2の実施形態においても、第1の実施形態と同一の作用及び効果を得ることができる。
なお、本実施形態では、ダミー配線の幅及びその間隔を、最小デザインルールで形成しているが、これに限定されるものではなく、ダミー配線の幅及びその間隔を、最小デザインルールより大きくしてもよい。ただし、この場合、配線と同等又はそれよりエッチングが厳しくなるような幅及び間隔とするのが好ましい。
図7は、第3の実施形態に係る半導体装置の平面概略図である。本実施形態において、第1の実施形態と同一の構成には同一の符号を付し、説明を省略する。
本実施形態は、スクライブライン1bに形成される評価用配線パターン30の形状を除いて、第1の実施形態と同一である。すなわち、チップ領域1aには、層間絶縁膜8上に配線10a,10b,10cが形成されている。層間絶縁膜8の下にはトランジスタ(図示せず)が形成されている。
本実施形態は、スクライブライン1bに形成される評価用配線パターン30の形状を除いて、第1の実施形態と同一である。すなわち、チップ領域1aには、層間絶縁膜8上に配線10a,10b,10cが形成されている。層間絶縁膜8の下にはトランジスタ(図示せず)が形成されている。
本実施形態において、評価用配線パターン30は、互いに平行に配置されたダミー配線31,32,33と、パッド34,35を有する。ダミー配線31〜33それぞれは、側面が櫛歯状になっている。詳細には、最外側に位置するダミー配線31,33それぞれは、ダミー配線32と対向する側面に、複数の凸部31a,33aを有する。また、ダミー配線32は、2つの側面それぞれに複数の凸部32aを有する。ダミー配線31と対抗する側面に形成された凸部32aは、ダミー配線31の凸部31aと凸部31aの間に入り込んでいる。また、ダミー配線33と対抗する側面に形成された凸部33aは、凸部33aと凸部33aの間に入り込んでいる。
このように、ダミー配線31,32は、互いに離間しつつ相互にかみ合う形状となっており、またダミー配線32,33も、互いに離間しつつ相互にかみ合う形状となっている。
本実施形態においても、第1の実施形態と同一の効果を得ることができる。また、ダミー配線31,32を、相互にかみ合う形状にし、また、ダミー配線32,33を、相互にかみ合う形状にしたため、ダミー配線31〜33の相互間は、エッチングされにくくなり、より短絡しやすくなる。このため、エッチング不良を検出しやすくすることができる。
本実施形態においても、第1の実施形態と同一の効果を得ることができる。また、ダミー配線31,32を、相互にかみ合う形状にし、また、ダミー配線32,33を、相互にかみ合う形状にしたため、ダミー配線31〜33の相互間は、エッチングされにくくなり、より短絡しやすくなる。このため、エッチング不良を検出しやすくすることができる。
図8は、第4の実施形態に係る半導体装置の平面概略図である。本実施形態において、第1の実施形態と同一の構成には同一の符号を付し、説明を省略する。
本実施形態は、スクライブライン1bに形成される評価用配線パターン30の形状を除いて、第1の実施形態と同一である。すなわち、チップ領域1aには、層間絶縁膜8上に配線10a,10b,10cが形成されている。層間絶縁膜8の下にはトランジスタ(図示せず)が形成されている。
本実施形態は、スクライブライン1bに形成される評価用配線パターン30の形状を除いて、第1の実施形態と同一である。すなわち、チップ領域1aには、層間絶縁膜8上に配線10a,10b,10cが形成されている。層間絶縁膜8の下にはトランジスタ(図示せず)が形成されている。
評価用配線パターン30は、互いに平行に配置されたダミー配線31,32,33と、パッド34,35を有する。内側に位置するダミー配線32は、外側に位置するダミー配線31,33より太くなっている。このような場合、ダミー配線31〜33の相互間は、エッチングされにくくなり、より短絡しやすくなる。
本実施形態においても、第1の実施形態と同一の効果を得ることができる。また、内側に位置するダミー配線32を、ダミー配線31,33より太くしたため、エッチング不良を検出しやすくすることができる。
図9は、第5の実施形態に係る半導体装置の平面概略図である。本実施形態において、第1の実施形態と同一の構成には同一の符号を付し、説明を省略する。
本実施形態は、評価用配線パターン30が有するダミー配線32の太さを除いて、第3の実施形態と同一である。すなわち、チップ領域1aには、層間絶縁膜8上に配線10a,10b,10cが形成されている。層間絶縁膜8の下にはトランジスタ(図示せず)が形成されている。スクライブライン1bには、層間絶縁膜8上に位置する評価用配線パターン30が形成されている。
本実施形態は、評価用配線パターン30が有するダミー配線32の太さを除いて、第3の実施形態と同一である。すなわち、チップ領域1aには、層間絶縁膜8上に配線10a,10b,10cが形成されている。層間絶縁膜8の下にはトランジスタ(図示せず)が形成されている。スクライブライン1bには、層間絶縁膜8上に位置する評価用配線パターン30が形成されている。
評価用配線パターン30は、互いに平行に配置されたダミー配線31,32,33と、パッド34,35を有する。ダミー配線31,32は相互にかみ合う形状となっており、ダミー配線32,33も相互にかみ合う形状となっている。また、内側に位置するダミー配線32は、ダミー配線31,33より太くなっている。このような場合、ダミー配線31〜33の相互間は、さらにエッチングされにくくなり、短絡しやすくなる。
本実施形態においても、第3の実施形態と同一の効果を得ることができる。また、ダミー配線31,32、及びダミー配線32,33それぞれを、相互にかみ合う形状にし、また、内側に位置するダミー配線32を、外側に位置するダミー配線31,33より太くしたため、さらにエッチング不良を検出しやすくすることができる。
図10の各図は、第6の実施形態に係るモニター基板の製造方法を説明するための断面図である。このモニター基板は、導電膜をエッチングして配線を形成するエッチング装置の評価に用いられる。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
まず、図10(A)に示すように、シリコン基板1上に、層間絶縁膜8及び導電膜10をこの順に積層する。本実施形態において、導電膜10は、Al合金膜、TiN膜、ポリシリコン膜とMo膜の積層膜、W膜、又はポリシリコン膜である。
次いで、導電膜10上に、フォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、導電膜10上にはレジストパターン67が形成される。レジストパターン67が有する開口パターンは、第1の実施形態において、レジストパターン63がスクライブライン上に有している開口パターンと略同一である。
次いで、導電膜10上に、フォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、導電膜10上にはレジストパターン67が形成される。レジストパターン67が有する開口パターンは、第1の実施形態において、レジストパターン63がスクライブライン上に有している開口パターンと略同一である。
次いで、図10(B)に示すように、レジストパターン67をマスクとして、エッチング装置を用いて導電膜10をエッチングする。これにより、導電膜10上には、評価用配線パターン30が形成される。評価用配線パターン30の形状は第1の実施形態と同一であり、互いに平行に配置されたダミー配線31,32,33、及びダミー配線31,33それぞれに接続するパッド34,35を有する。その後、レジストパターン67を除去する。
次いで、パッド34,35相互間の抵抗を測定し、基準値と比較することにより、このエッチング装置におけるエッチング条件の評価を行う。測定した抵抗値が基準値より高ければ、エッチング装置のエッチング条件は適切である。この場合、このエッチング条件のまま、エッチング装置を、第1の実施形態で説明した半導体装置の製造方法を行うラインに組み込む。組み込まれたエッチング装置は、導電膜をパターニングして配線を形成する。または、ポリシリコン膜をエッチングしてゲート電極及びポリシリコン配線を形成する。
測定した抵抗値が基準値より低い場合、このエッチング装置によるエッチングが不良である。この場合、エッチング装置を、適切なエッチング条件となるように調節し、再度モニター基板を製造してエッチング条件の評価を行う。
第6の実施形態においても、第1の実施形態と同一の効果を得ることができる。なお、本実施形態において、評価用配線パターン30の形状を、第3〜第5の実施形態における評価用配線パターン30と同じ形状にしてもよい。
第6の実施形態においても、第1の実施形態と同一の効果を得ることができる。なお、本実施形態において、評価用配線パターン30の形状を、第3〜第5の実施形態における評価用配線パターン30と同じ形状にしてもよい。
図11の各図は、第7の実施形態に係るモニター基板の製造方法を説明するための断面図である。このモニター基板は、CMP法又はエッチバックにより、層間絶縁膜上から導電膜を除去する装置の評価に用いられる。以下、第2実施形態と同一の構成については同一の符号を付し、説明を省略する。
まず、図11(A)に示すように、シリコン基板1上に層間絶縁膜8を形成する。次いで、層間絶縁膜8上に、フォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、導電膜10上にはレジストパターン68が形成される。レジストパターン67が有する開口パターンは、第2の実施形態において、レジストパターン66がスクライブライン上に有している開口パターンと略同一である。次いで、レジストパターン68をマスクとして層間絶縁膜8をエッチングする。これにより、層間絶縁膜8には、評価配線形成用溝8dが形成される。
次いで、図11(B)に示すように、レジストパターン68を除去する。次いで、層間絶縁膜8上、及び評価配線形成用溝8dの中に、Cu合金膜を堆積する。次いで、CMP研磨装置、又はエッチング装置(以下、導電膜除去装置と記載)を用いて、層間絶縁膜8上からCu合金膜をCMP法又はエッチバックにより除去する。このようにして評価配線形成用溝8dには、評価用配線パターン50が埋め込まれる。評価用配線パターン50の形状は、第2の実施形態と同一であり、互いに平行に配置されたダミー配線51,52,53と、パッド54,55を有する。
次いで、パッド54,55相互間の抵抗を測定し、基準値と比較することにより、この導電膜除去装置の動作条件の評価を行う。測定した抵抗値が基準値より高ければ、導電膜除去装置の動作条件は適切である。この場合、この動作条件のまま、導電膜除去装置を、第2の実施形態で説明した半導体装置の製造方法を行うラインに組み込む。組み込まれた導電膜除去装置は、Cu合金膜を導電膜上から除去することにより、層間絶縁膜中に配線を埋め込む。
測定した抵抗値が基準値より低い場合、この導電膜除去装置の動作条件は不適切である。この場合、動作条件を調節し、再度モニター基板を製造して動作条件の評価を行う。
第7の実施形態においても、第2の実施形態と同一の効果を得ることができる。なお、本実施形態において、評価用配線パターン50の平面形状を、第3〜第5の実施形態における評価用配線パターンと同じ平面形状にしてもよい。
第7の実施形態においても、第2の実施形態と同一の効果を得ることができる。なお、本実施形態において、評価用配線パターン50の平面形状を、第3〜第5の実施形態における評価用配線パターンと同じ平面形状にしてもよい。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
1,101…シリコン基板、1a…チップ領域、1b…スクライブライン、2,102…素子分離膜、3,103…ゲート絶縁膜、4,104…ゲート電極、4a…ポリシリコン膜、5,105…サイドウォール、6a,6b,106a,106b…低濃度不純物領域、7a,7b,107a,107b…不純物領域、8,108…層間絶縁膜、8a,8b,108a,108b…コンタクトホール、8d…評価配線形成用溝、9a,9b,109a,109b…Wプラグ、10…導電膜、10a,10b,10c…配線、20,30,50…評価用配線パターン、21,22,23,31,32,33,51,52,53…ダミー配線、24,25,34,35,54,55…パッド、31a,32a,33a…凸部、40…第1の層間絶縁膜、40a…ビアホール、42…エッチングストッパー膜、44…第2の層間絶縁膜、44a…配線形成用溝、44b…評価配線形成用溝、46…Cu合金配線、60,62…フォトレジスト膜、61,63,64,66,67,68…レジストパターン、70,72…レチクル、70a,70b,72a,72b…開口パターン、110…Al合金膜、110a,110b,110b…Al合金配線、112a,112b,112c…ダミーAl合金配線、120…レジストパターン
Claims (15)
- 絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングすることにより、チップ領域に配線を形成すると共に、スクライブライン上に、複数のダミー配線を互いに平行に形成する工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と
を具備する半導体装置の製造方法。 - 前記導電膜をエッチングする工程において、いずれかの前記ダミー配線に接続するパッドを形成し、
前記複数のダミー配線相互間の抵抗値を測定する工程において、測定用の端子を前記パッドに接触させる請求項1に記載の半導体装置の製造方法。 - 前記導電膜をエッチングする工程において、前記パッドは、最外側に位置する前記ダミー配線に接続する、請求項2に記載の半導体装置の製造方法。
- 前記導電膜をエッチングする工程において、少なくとも一つの前記ダミー配線が、他の前記ダミー配線より太く形成されている請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
- 前記導電膜をエッチングする工程において、前記ダミー配線の幅を、半導体装置のデザインルールにおける最小の幅にする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
- 前記導電膜をエッチングする工程において、前記複数のダミー配線相互間の間隔を、半導体装置のデザインルールにおける最小の配線間隔にする請求項1〜5のいずれか一項に記載の半導体装置の製造方法。
- 前記導電膜をエッチングする工程において、互いに隣接する複数の前記ダミー配線それぞれの側面に凹凸を設けることにより、平面形状において前記ダミー配線それぞれが、互いに離間しつつかみ合うようにする請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
- 絶縁膜に、チップ領域に位置する配線形成用溝、及びスクライブライン上に位置していて互いに平行に配置された複数のダミー配線形成用溝を形成する工程と、
前記絶縁膜上、前記配線形成用溝の中及び前記ダミー配線形成用溝の中に導電膜を形成する工程と、
前記導電膜を前記絶縁膜上から除去することにより、前記配線形成用溝に配線を埋め込むと共に、前記複数のダミー配線形成用溝それぞれにダミー配線を埋め込む工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と
を具備する半導体装置の製造方法。 - 絶縁膜と、
前記絶縁膜上に形成され、半導体素子に導通する配線と、
前記絶縁膜上に形成され、複数のダミー配線を平行に配置した評価用配線パターンと、
を具備する半導体装置。 - 絶縁膜と、
前記絶縁膜に埋め込まれ、半導体素子に導通する配線と、
前記絶縁膜に埋め込まれ、複数のダミー配線を平行に配置した評価用配線パターンと、
を具備する半導体装置。 - モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングすることにより、複数のダミー配線を互いに平行に形成する工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が基準値以下の場合には、適切なエッチング条件に変更し、前記抵抗値が前記基準値以上の場合には、エッチング条件が適切であると判断する工程と、
を具備するエッチング条件の設定方法。 - モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に、複数のダミー配線形成用溝を、互いに平行に形成する工程と、
前記絶縁膜上及び前記複数のダミー配線形成用溝の中に、導電膜を形成する工程と、
前記絶縁膜上から前記導電膜を除去することにより、前記絶縁膜に複数のダミー配線を埋め込む工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が設定値以下の場合には、適切な前記導電膜の除去条件に変更し、前記抵抗値が前記基準値以上の場合には、前記導電膜の除去条件が適切であると判断する工程と、
を具備する導電膜除去条件の設定方法。 - 導電膜又は絶縁膜上に形成されたフォトレジスト膜を露光するためのレチクルであって、
スクライブラインを露光する位置に形成され、互いに平行に配置された複数のダミー配線形成用開口部、及びいずれかの前記ダミー配線用開口部と繋がっているパッド形成用開口部を具備するレチクル。 - エッチング装置のエッチング条件を設定する工程と、
絶縁膜上に導電膜を形成する工程と、
前記導電膜を、前記エッチング装置を用いてエッチングすることにより、前記絶縁膜上に配線を形成する工程と、
を具備し、
前記エッチング条件を設定する工程は、
モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をエッチングすることにより、複数のダミー配線を互いに平行に形成する工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が基準値以下の場合には、適切なエッチング条件に変更し、前記抵抗値が前記基準値以上の場合には、エッチング条件が適切であると判断する工程とを具備する半導体装置の製造方法。 - 導電膜除去装置の動作条件を設定する工程と、
絶縁膜に配線形成用溝を形成する工程と、
前記配線形成用溝の中、及び前記絶縁膜上に導電膜を形成する工程と、
前記導電膜除去装置を用いて、前記絶縁膜上に位置する前記導電膜を除去することにより、前記絶縁膜に配線を埋め込む工程と
を具備し、
前記導電膜除去装置の動作条件を設定する工程は、
モニター用の半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に、複数のダミー配線形成用溝を、互いに平行に形成する工程と、
前記絶縁膜上及び前記複数のダミー配線形成用溝の中に、導電膜を形成する工程と、
前記絶縁膜上から前記導電膜を除去することにより、前記絶縁膜に複数のダミー配線を埋め込む工程と、
前記複数のダミー配線相互間の抵抗値を測定する工程と、
前記抵抗値が設定値以下の場合には、適切な前記導電膜の除去条件に変更し、前記抵抗値が前記基準値以上の場合には、前記導電膜の除去条件が適切であると判断する工程とを具備する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004187632A JP2006013116A (ja) | 2004-06-25 | 2004-06-25 | 半導体装置の製造方法,半導体装置、エッチング条件の設定方法、導電膜除去条件の設定方法、及びレチクル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004187632A JP2006013116A (ja) | 2004-06-25 | 2004-06-25 | 半導体装置の製造方法,半導体装置、エッチング条件の設定方法、導電膜除去条件の設定方法、及びレチクル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006013116A true JP2006013116A (ja) | 2006-01-12 |
Family
ID=35779989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004187632A Withdrawn JP2006013116A (ja) | 2004-06-25 | 2004-06-25 | 半導体装置の製造方法,半導体装置、エッチング条件の設定方法、導電膜除去条件の設定方法、及びレチクル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006013116A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010040889A (ja) * | 2008-08-07 | 2010-02-18 | Nec Electronics Corp | 半導体装置、及び半導体装置の検査方法 |
-
2004
- 2004-06-25 JP JP2004187632A patent/JP2006013116A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010040889A (ja) * | 2008-08-07 | 2010-02-18 | Nec Electronics Corp | 半導体装置、及び半導体装置の検査方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100596489B1 (ko) | 금속배선을 갖는 반도체 장치 및 이의 제조방법 | |
US7688083B2 (en) | Analogue measurement of alignment between layers of a semiconductor device | |
US7253436B2 (en) | Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device | |
US6121156A (en) | Contact monitor, method of forming same and method of analyzing contact-, via-and/or trench-forming processes in an integrated circuit | |
US8697455B2 (en) | Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same | |
KR100791697B1 (ko) | 반도체 소자의 금속 배선 구조 및 이의 형성 방법 | |
US6518591B1 (en) | Contact monitor, method of forming same and method of analizing contact-, via- and/or trench-forming processes in an integrated circuit | |
KR101416317B1 (ko) | 반도체 소자의 배선층 형성 방법 | |
JP2006013116A (ja) | 半導体装置の製造方法,半導体装置、エッチング条件の設定方法、導電膜除去条件の設定方法、及びレチクル | |
JP4300795B2 (ja) | 半導体装置及びその検査方法 | |
US7308395B2 (en) | Simulation circuit pattern evaluation method, manufacturing method of semiconductor integrated circuit, test substrate, and test substrate group | |
JP3779307B2 (ja) | 抵抗不良評価装置、抵抗不良評価方法及び抵抗不良評価装置の製造方法 | |
KR20060084923A (ko) | 반도체 장치의 제조 방법 | |
KR20090068569A (ko) | 반도체 소자의 테스트 패턴 및 테스트 패턴 형성 방법 | |
KR100958625B1 (ko) | 반도체 소자의 모니터링 패턴 및 그의 제조방법 | |
JP2006108571A (ja) | 半導体装置 | |
JP2006040917A (ja) | 半導体装置の製造方法 | |
US20230245934A1 (en) | Testkey structure for semiconductor device | |
JP2010232669A (ja) | 半導体装置及び半導体製造方法 | |
JP2006165222A (ja) | 配線形成工程の検査方法、半導体装置の製造方法、評価用半導体基板、及び半導体装置 | |
JP2008060213A (ja) | 半導体装置の製造方法 | |
JP2006005232A (ja) | エッチング条件の設定方法、半導体装置の製造方法、及び半導体装置 | |
KR100850148B1 (ko) | 이중 다마신 공정에서의 오버레이 측정 방법 | |
KR101175276B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
KR100871756B1 (ko) | 반도체 소자의 모니터링용 패턴 및 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |