JP2010035293A - 交流負荷駆動制御回路 - Google Patents

Abstract

【課題】外乱や制御ミスによる正方向用及び負方向用の電界効果トランジスタの同時オンを防止し、電界効果トランジスタの破壊を防止し得る交流負荷駆動制御回路を提供する。
【解決手段】第１ドライバー（５）でパルス信号を受け、負荷（Ｌ）に正方向通電するため第１のＰ型電界効果トランジスタ（Ｑ２）と第２のＮ型電界効果トランジスタ（Ｑ３）とをＯＮし、第２ドライバー（６）でパルス信号を受け、負荷に負方向通電するため第２のＰ型電界効果トランジスタ（Ｑ４）と第１のＮ型電界効果トランジスタ（Ｑ１）とをＯＮするものにおいて、第１ドライバーの動作による負荷の正方向通電を検出して、負方向用の電界効果用トランジスタ（Ｑ１，Ｑ４）のＯＮを禁止する第１の通電禁止回路７と、第２ドライバーの動作による負荷の負方向通電を検出して、正方向用の電界効果トランジスタ（Ｑ２，Ｑ３）のＯＮを禁止する第２の通電禁止回路（８）を、備える。
【選択図】図１

Description

この発明は、モータや光源等の負荷をＨ型ブリッジ回路により交流駆動する交流負荷駆動制御回路に関する。

一般に、モータや光源等の負荷を交流駆動するのにＨ型ブリッジ回路が使用されることがある。このＨ型ブリッジ回路は図３に示すように＋電源とアース間にＰ型の電界効果トランジスタＱ２とＮ型の電界効果トランジスタＱ１の直列回路を接続するとともに、おなじく＋電源とアース間にＰ型の電界効果トランジスタＱ４とＮ型の電界効果トランジスタＱ３の直列回路を接続し、一方の直列回路の両電界効果トランジスタＱ１、Ｑ２の接続中点ａと他方の両電界効果トランジスタＱ３、Ｑ４の接続中点ｂとの間に負荷Ｌを接続して構成されている（例えば特許文献１の図１参照）。

このＨ型ブリッジ回路において、例えば図４に示すように第１の段階で、コントロール回路１よりドライバーＤ１を経て電界効果トランジスタＱ１へ、ドライバーＤ４を経て電界効果トランジスタＱ４へデジタル制御信号を加えて電界効果トランジスタＱ１、Ｑ４をＯＮ（電界効果トランジスタＱ２，Ｑ３はＯＦＦ）し、電界効果トランジシタＱ４から負荷Ｌに、そして電界効果トランジスタＱ１の方向に電流を流す。次の第２の段階で各電界効果トランジスタＱ１〜Ｑ４をＯＦＦとし、次のタイミング（第３の段階）で、コントロール回路１より、ドライバーＤ２を経て電界効果トランジスタＱ２へ、ドライバーＤ３を経て電界効果トランジスタＱ３へデジタル制御信号を加えて電界効果トランジスタＱ２、Ｑ３をＯＮし、電界効果トランジシタＱ２から負荷Ｌに、そして電界効果トランジスタＱ３の方向に、つまり第１の段階の電流方向とは逆方向に電流を流す。コントロール回路１のデジタル制御信号による電界効果トランジスタＱ１、Ｑ４と、電界効果トランジスタＱ２、Ｑ３の交互のＯＮの繰り返しにより負荷Ｌに交流電流を供給する。
特開昭５９−４７９９６号公報

上記したＨ型ブリッジ回路を採用した交流負荷駆動制御回路では、制御部からのデジタル制御信号が、外乱や制御ミスにより、Ｈ型ブリッジ回路の電界効果トランジスタＱ２とＱ１、電界効果トランジスタＱ３とＱ４に同時に加えられ、電界効果トランジスタＱ１、Ｑ２あるいは電界効果トランジスタＱ３、Ｑ４が同時にＯＮになることがあり、電界効果トランジスタが破壊されることがあるという問題があった。

この発明は、上記問題点に着目してなされたものであって、外乱や制御ミスにより、正方向用の電界効果トランジスタと負方向用の電界効果トランジスタをＯＮするに相当するデジタル制御信号が制御部より入力されることがあっても、正方向用の電界効果トランジスタと負方向用の電界効果トランジスタを同時にＯＮすることなく、したがって電界効果トランジスタの破壊を防止し得る交流負荷駆動制御回路を提供することを目的とする。

この発明の交流負荷駆動制御回路は、第１のＰ型電界効果トランジスタ（Ｑ２）と第１のＮ型電界効果トランジスタ（Ｑ１）が直列接続され、前記第１のＰ型電界効果トランジスタが正電源に接続され、前記第１のＮ型電界効果トランジスタが基準電源に接続されてなる第１回路と、第２のＰ型電界効果トランジスタ（Ｑ４）と第２のＮ型電界トランジスタ（Ｑ３）が直列接続され、前記第２のＰ型電界効果トランジスタが正電源に接続され、前記第２のＮ型電界効果トランジスタが基準電源に接続されてなる第２回路と、前記第１回路の接続中点と前記第２回路の接続中点間に接続される負荷（Ｌ）と、からなるＨ型ブリッジ回路（２）の、前記第１のＰ型電界効果トランジスタ及び第２のＮ型電界効果トランジスタと、前記第２のＰ型電界効果トタンジスタ及び第１のＮ型電界効果トランジスタとを、制御部よりのパルス信号により交互にＯＮして前記負荷に交流電力を供給する交流負荷駆動制御回路において、パルス信号を受けて、前記負荷に正の方向に通電するため前記第１のＰ型電界効果トランジスタと前記第２のＮ型電界効果トランジスタとを同時にＯＮする第１のドライバー（５）と、パルス信号を受けて、前記負荷に負の方向に通電するため前記第２のＰ型電界効果トランジスタと前記第１のＮ型電界効果トランジスタとを同時にＯＮする第２のドライバー（６）と、前記第１のドライバーの動作による負荷の正方向通電を検出し、この検出に応答して、前記第２のドライバーへのパルス信号の入力時に前記第１回路及びもしくは第２回路の短絡通電を禁止する第１の通電禁止回路（７）と、前記第２のドライバーの動作による負荷の負方向通電を検出し、この検出に応答して、前記第２のドライバーへのパルス信号の入力時に前記第１回路及びもしくは第２回路の短絡通電を禁止する第２の通電禁止回路（８）と、を備えることを特徴とする。

この交流負荷駆動制御回路において、制御部より第１のドライバーにパルス信号が入力されると、第１のドライバーが動作し第１のＰ型電界効果トランジスタ及び第２のＮ型電界効果トランジスタをＯＮし、負荷に正方向の電流を流す。その後、続いて、制御部より第２のドライバーにパルス信号が入力されると、第２のドライバーが動作し、第２のＰ型電界効果トランジスタ及び第１のＮ型電界効果トランジスタをＯＮし、負荷に負方向の電流を流す。

いま、第１のドライバーと第２にドライバーにパルス信号が入力された場合を想定する。このパルス信号の入力で、例えば第１のドライバーが動作し、第１のＰ型電界効果トランジスタ及び第２のＮ型電界効果トランジスタをＯＮし、負荷に正方向の電流が流れる。この電流が第１の通電禁止回路で検出され、第２のドライバーの動作を禁止する。したがって、第２のドライバーにもパルス信号が入力されていても、第２のＰ型電界効果トランジスタ及び第１のＮ型電界効果トランジスタはＯＮせず、したがって、第１のＰ型電界効果トランジスタと第１のＮ型電界効果トランジスタ、第２のＰ型電界効果トランジスタと第２のＮ型電界効果トランジスタの短絡通電を避けることができる。

この発明によれば、外乱や制御ミスで、制御回路より正方向用の電界効果トランジスタと負方向用の電界効果トランジスタが同時にオンするに相当するデジタル制御信号が入力されることがあっても、第１の通電禁止回路、第２の通電禁止回路により、第１のドライバーと第２のドライバーによる正方向用と負方向用の電界効果トランジスタが同時にＯＮされることがないので、電界効果トランジスタの破壊が生じるのを防止することができる。

以下、実施の形態により、この発明をさらに、詳細に説明する。図１は、この発明の一実施形態に係る交流負荷駆動制御回路の接続を示す回路図である。

この実施形態交流負荷駆動制御回路において、Ｈ型ブリッジ回路２は、図３に示したものと同様である。この実施形態交流負荷駆動制御回路の特徴は、負荷Ｌに交流を正の方向に印加するのに使用される第１のＰ型電界効果トランジスタＱ２と第２のＮ型の電界効果トランジスタＱ３をＯＮするためのデジタル制御信号を出力するプラスコントロールユニット（Ｐｌｕｓ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）３，及び負荷Ｌに電流を負の方向に通電するのに使用される第２のＰ型電界効果トランジスタＱ４と第１のＮ型の電界効果トランジスタＱ１をＯＮするためのデジタル制御信号を出力するマイナスコントロールユニット（Ｍｉｎｕｓ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）４と、Ｈ型ブリッジ回路２との間に、負荷Ｌに電流を正の方向に通電するのに使用される第１のＰ型電界効果トランジスタＱ２と第２のＮ型電界効果トランジスタＱ３をＯＮするための第１のドライバー５と、負荷Ｌに電流を逆に負の方向に通電するための第２のＰ型電界効果トランジスタＱ４と第１のＮ型電界効果トランジスタＱ１をＯＮするための第２のドライバー６と、第１のドライバー５の動作による負荷Ｌの正方向通電を検出し、この検出に応答して、第２のドライバー６へのパルス信号の入力時に第１回路及びもしくは第２回路の短絡通電を禁止する第１の通電禁止回路７と、第２のドライバー６の動作による負荷Ｌの負方向通電を検出し、この検出に応答して、第２のドライバー６へのパルス信号の入力時に前記第１回路及びもしくは第２回路の短絡通電を禁止する第２の通電禁止回路８と、を備えることである。

第１のドライバー５を構成する回路は、Ｎ型の電界効果トランジスタＱ５のゲートにプラスコントロールユニット３からのデジタル制御信号（パルス信号）が入力されるように接続されている。また、＋ＶＣＣとアース間に、＋ＶＣＣより、抵抗Ｒ１、抵抗Ｒ２、電界効果トランジスタＱ５、抵抗Ｒ３の順で各素子が直列に接続されている。

また、抵抗Ｒ１と抵抗Ｒ２の接続点がＨ型ブリッジ回路２の電界効果トランジスタＱ２のゲートに接続され、電界効果トランジスタＱ５の導通電極と抵抗Ｒ３の接続点が電界効果トランジスタＱ３のゲートに接続されている。

他方、第２のドライバー６は、Ｎ型の電界効果トランジスタＱ８のゲートにマイナスコントロールユニット４からのデジタル制御信号が入力されるように接続されている。また、＋ＶＣＣとアース間に、＋ＶＣＣより、抵抗Ｒ４、抵抗Ｒ５、電界効果トランジスタＱ８、抵抗Ｒ６の順で各素子が直列に接続されている。

また、抵抗Ｒ４と抵抗Ｒ５の接続点がＨ型ブリッジ回路２の電界効果トランジスタＱ４のゲートに接続され、電界効果トランジスタＱ８の導通電極と抵抗Ｒ６の接続点が電界効果トランジスタＱ１のゲートに接続されている。

また、第１の通電禁止回路７は、Ｎ型の電界効果トランジスタＱ９、Ｐ型の電界効果トランジスタＱ１０で構成されている。電界効果トランジスタＱ９は、第２のドライバー６の電界効果トランジスタＱ８の導通電極と抵抗Ｒ６の接続点とアース間に接続され、そのゲートが第１のドライバー５の電界効果トランジスタＱ５の導通電極と抵抗Ｒ３の接続点に接続されている。また、電界効果トランジスタＱ１０は、第２のドライバー６の抵抗Ｒ４と抵抗Ｒ５の接続点と＋ＶＣＣ間に接続され、そのゲートが第１のドライバー５の抵抗Ｒ１と抵抗Ｒ２の接続点に接続されている。

また、第２の通電禁止回路８は、Ｎ型の電界効果トランジスタＱ６、Ｐ型の電界効果トランジスタＱ７で構成されている。電界効果トランジスタＱ６は、第１のドライバー５の電界効果トランジスタＱ５の導通電極と抵抗Ｒ３の接続点とアース間に接続され、そのゲートが第２のドライバー６の電界効果トランジスタＱ８の導通電極と抵抗Ｒ６の接続点に接続されている。また、電界効果トランジスタＱ７は、第１のドライバー５の抵抗R1とＲ２の接続点と＋ＶＣＣ間に接続され、そのゲートが第２のドライバー６の抵抗R４とＲ５の接続点に接続されている。

次に、この実施形態回路の動作について説明する。この実施形態回路において、負荷Ｌに正方向の電力を供給する場合（負荷Ｌに図の左方から右方に通電）には、プラスコントロールユニット３より、デジタル制御信号が電界効果トランジスタＱ５のゲートに入力され、これにより電界効果トランジスタＱ５がＯＮし、抵抗Ｒ１、抵抗Ｒ２、電界効果トランジスタＱ５、抵抗Ｒ３の直列回路に電流が流れる。この通電によって、抵抗Ｒ１と抵抗Ｒ２の接続点の電位が＋ＶＣＣよりも抵抗Ｒ１による電圧降下分だけ下がり、応じて電界効果トランジスタＱ２がＯＮする。

また、この第１のドライバー５における通電により、電界効果トランジスタＱ５と抵抗Ｒ３の接続点の電位が抵抗Ｒ３の電圧降下分だけアース電位より高くなり、応じて同時にＨ型ブリッジ回路２の電界効果トランジスタＱ３がＯＮする。そのため、電界効果トランジスタＱ２、負荷Ｌ、電界効果トランジスタＱ３の方向で負荷Ｌに正の方向の電力供給がなされる。

次に、続いて、負荷Ｌに負方向の電力を供給する場合（負荷Ｌに図の右方から左方に通電）には、マイナスコントロールユニット４より、デジタル制御信号が電界効果トランジスタＱ８のゲートに入力され、これにより電界効果トランジスタＱ８がＯＮし、抵抗Ｒ４、抵抗Ｒ５、電界効果トランジスタＱ８、抵抗Ｒ６の直列回路に電流が流れる。この通電によって、抵抗Ｒ４と抵抗Ｒ５の接続点の電位が＋ＶＣＣよりも抵抗Ｒ４による電圧降下分だけ下がり、応じてＨ型ブリッジ回路２の電界効果トランジスタＱ４がＯＮする。

またドライバー６における通電により、電界効果トランジスタＱ８と抵抗Ｒ６の接続点の電位が抵抗Ｒ６の電圧降下分だけアース電位より高くなり、応じて同時にＨ型ブリッジ回路２の電界効果トランジスタＱ１がＯＮする。そのため、電界効果トランジスタＱ４、負荷Ｌ、電界効果トランジスタＱ１の方向で負荷Ｌに負の方向の電力供給がなされる。

次に、プラスコントロールユニット３より、デジタル制御信号が入力され、Ｈ型ブリッジ回路２の電界効果トランジスタＱ２、Ｑ３がＯＮしている状態で、外乱や制御ミスなどで、マイナスコントロールユニット４からもデジタル制御信号が入力された場合を想定する。

電界効果トランジスタＱ５がＯＮしているので、電界効果トランジスタＱ５と抵抗Ｒ３の接続点の電位が正で、そのため、この正電位が第１の通電禁止回路７の電界効果トランジスタＱ９のゲートに加えられ、この電界効果トランジスタＱ９もＯＮしており、電界効果トランジスタＱ８と抵抗Ｒ６の接続点の電位はアース電位となっている。それゆえ、マイナスコントロールユニット４から、デジタル制御信号が入力されても、ドライバー６の電界効果トランジスタＱ８はＯＮすることがない。したがって、Ｈ型ブリッジ回路２の電界効果トランジスタＱ１もＯＮせず、つまり通電が禁止されており、負荷Ｌに交流を正の方向に印加するためのＰ型の電界効果トランジスタＱ２と、負荷Ｌに交流を負の方向に印加するのに使用されるＮ型の電界効果トランジスタＱ１が同時にＯＮするのを避けることができる。

また、この状態において、電界効果トランジスタＱ５がＯＮしているので、抵抗Ｒ１と抵抗Ｒ２の接続点の＋ＶＣＣより低い電位が通電禁止回路７の電界効果トランジスタＱ１０のゲートに加えられ、この電界効果トランジスタＱ１０をＯＮしているので、Ｈ型ブリッジ回路２の電界効果トランジスタＱ４のゲートには＋VCCの電位が加えられている。それゆえ、マイナスコントロールユニット４から、デジタル制御信号が入力されても、電界効果トランジスタＱ４はＯＮすることがない。したがって、負荷Ｌに交流を負の方向に印加するためのＰ型の電界効果トランジスタＱ４と、負荷Ｌに交流を正の方向に印加するのに使用されるＮ型の電界効果トランジスタＱ３が同時にＯＮするのを避けることができる。

逆にマイナスコントロールユニット４よりデジタル制御信号が入力され、Ｈ型ブリッジ回路２の電界効果トランジスタＱ４、Ｑ１がＯＮしている状態で、外乱や制御ミスなどで、プラスコントロールユニット３からも、デジタル制御信号が入力された場合は、ドライバー６の電界効果トランジスタＱ８がＯＮしているので抵抗Ｒ４と抵抗Ｒ５の接続点の電位（＋ＶＣＣより低い）が通電禁止回路８の電界効果トランジスタＱ７のゲートに加えられ、この電界効果トランジスタＱ７をＯＮしており、これによって、抵抗Ｒ１と抵抗Ｒ２の接続点の電位を＋ＶＣＣ側に強制している。それゆえ、プラスコントロールユニット３からデジタル制御信号が入力されても、電界効果トランジスタＱ５がＯＮすることがない。したがって、Ｈ型ブリッジ回路２の電界効果トランジスタＱ２もＯＮせず、やはり負荷Ｌに電流を正の方向に通電するためのＰ型の電界効果トランジスタＱ２と、負荷Ｌに電流を負の方向に通電するのに使用されるＮ型の電界効果トランジスタＱ１が同時にオンするのを避けることができる。

また、この状態において、電界効果トランジスタＱ８がＯＮしているので、電界効果トランジスタＱ８と抵抗Ｒ６の接続点の電位が正で、この正電位が電界効果トランジスタＱ６のゲートに加えられ、この電界効果トランジスタＱ６がＯＮされている。そのため、電界効果トランジスタＱ５と抵抗Ｒ３の接続点はアース電位になっており、プラスコントロールユニット３から、電界効果トランジスタＱ５のゲートにデジタル制御信号が入力されても、電界効果トランジスタＱ６の抵抗Ｒ３側の導通電極はアース電位のままであり、Ｈ型ブリッジ回路２の電界効果トランジスタＱ３はＯＮすることがない。したがって、負荷Ｌに電流を負の方向に通電するためのＰ型の電界効果トランジスタＱ４と、負荷Ｌに電流を正の方向に通電するのに使用されるＮ型の電界効果トランジスタＱ３が同時にＯＮするのを避けることができる。

図２は、図１の回路を採用した実施形態システムの構成を示すブロック図である。図２において制御部（コントロールユニット）１０は、図１のプラスコントロールユニット３，マイナスコントロールユニット４及び第１のドライバー５，第２のドライバー６を含むものであり、Ｐｌｕｓ，Ｍｉｎｕｓの両コントロール信号により、Ｈ型ブリッジ回路２を制御することにより、光源（Ｌｉｇｈｔ Ｓｏｕｒｃｅ）負荷Ｌに交流電圧を印加する。

電流検出部１１は、図１の通電禁止回路７，８に相当し、Ｈ型ブリッジ回路２の印加電流を検出し、その印加電流を制御部１０に伝達する。制御部１０は、その電流値が一定となるように制御する。

この発明の一実施形態である交流負荷駆動制御回路の回路構成を示す回路図である。 同交流負荷駆動制御回路を採用した実施形態システムの構成を示すブロック図である。 従来のＨ型ブリッジ回路を利用した交流負荷駆動制御回路の回路構成を示す回路図である。 同従来の交流負荷駆動制御回路においてＨ型ブリッジ回路を構成する各電界効果トランジスタの各時間的変化に応じたオン／オフを示す図である。

符号の説明

２ Ｈ型ブリッジ回路
３ プラスコントローラユニット
４ マイナスコントローラユニット
５ 第１のドライバー
６ 第２のドライバー
７ 第１の通電禁止回路
８ 第２の通電禁止回路
Ｑ１ Ｈ型ブリッジ用第１のＮ型電界効果トランジスタ
Ｑ２ Ｈ型ブリッジ用第１のＰ型電界効果トランジスタ
Ｑ３ Ｈ型ブリッジ用第２のＮ型電界効果トランジスタ
Ｑ４ Ｈ型ブリッジ用第２のＰ型電界効果トランジスタ
Ｑ５、Ｑ８ ドライバー用Ｎ型電界効果トランジスタ
Ｑ６、Ｑ９ 通電禁止回路用Ｎ型電界効果トランジスタ
Ｑ７、Ｑ１０ 通電禁止回路用Ｐ型電界効果トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６
抵抗
Ｌ 負荷

Claims (1)

1. 第１のＰ型電界効果トランジスタと第１のＮ型電界トランジスタが直列接続され、前記第１のＰ型電界効果トランジスタが正電源に接続され、前記第１のＮ型電界効果トランジスタが基準電源に接続されてなる第１回路と、第２のＰ型電界効果トランジスタと第２のＮ型電界トランジスタが直列接続され、前記第２のＰ型電界効果トランジスタが正電源に接続され、前記第２のＮ型電界効果トランジスタが基準電源に接続されてなる第２回路と、前記第１回路の接続中点と前記第２回路の接続中点間に接続される負荷と、からなるＨ型ブリッジ回路の、前記第１のＰ型電界効果トランジスタ及び第２のＮ型電界効果トランジスタと、前記第２のＰ型電界効果トタンジスタ及び第１のＮ型電界効果トランジスタとを、制御部よりのパルス信号により交互にオンして前記負荷に交流電力を供給する交流負荷駆動制御回路において、
   パルス信号を受けて、前記負荷に正の方向に通電するため前記第１のＰ型電界効果トランジスタと前記第２のＮ型電界効果トランジスタとを同時にＯＮする第１のドライバーと、
   パルス信号を受けて、前記負荷に負の方向に通電するため前記第２のＰ型電界効果トランジスタと前記第１のＮ型電界効果トランジスタとを同時にＯＮする第２のドライバーと、
   前記第１のドライバーの動作による負荷の正方向通電を検出し、この検出に応答して、前記第２のドライバーへのパルス信号の入力時に前記第１回路及びもしくは第２回路の短絡通電を禁止する第１の通電禁止回路と、
   前記第２のドライバーの動作による負荷の負方向通電を検出し、この検出に応答して、前記第２のドライバーへのパルス信号の入力時に前記第１回路及びもしくは第２回路の短絡通電を禁止する第２の通電禁止回路と、
   を備えることを特徴とする交流負荷駆動制御回路。