JP2010021534A - 配線基板及びその作製方法、並びに半導体装置及びその作製方法 - Google Patents

配線基板及びその作製方法、並びに半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2010021534A
JP2010021534A JP2009134374A JP2009134374A JP2010021534A JP 2010021534 A JP2010021534 A JP 2010021534A JP 2009134374 A JP2009134374 A JP 2009134374A JP 2009134374 A JP2009134374 A JP 2009134374A JP 2010021534 A JP2010021534 A JP 2010021534A
Authority
JP
Japan
Prior art keywords
layer
sheet
wiring
impregnated
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009134374A
Other languages
English (en)
Other versions
JP5639749B2 (ja
JP2010021534A5 (ja
Inventor
Akihiro Senda
章裕 千田
Tomoyuki Aoki
智幸 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009134374A priority Critical patent/JP5639749B2/ja
Publication of JP2010021534A publication Critical patent/JP2010021534A/ja
Publication of JP2010021534A5 publication Critical patent/JP2010021534A5/ja
Application granted granted Critical
Publication of JP5639749B2 publication Critical patent/JP5639749B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T442/00—Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
    • Y10T442/20—Coated or impregnated woven, knit, or nonwoven fabric which is not [a] associated with another preformed layer or fiber layer or, [b] with respect to woven and knit, characterized, respectively, by a particular or differential weave or knit, wherein the coating or impregnation is neither a foamed material nor a free metal or alloy layer
    • Y10T442/2418—Coating or impregnation increases electrical conductivity or anti-static quality

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】繊維体に貫通孔を空けることなく、プリプレグの内部に導電領域を形成することを課題とする。
【解決手段】シート状繊維体の両面に、該シート状繊維体の内部まで含浸した絶縁性樹脂層と、前記絶縁性樹脂層に囲まれる領域に設けられた貫通配線を有し、前記貫通配線は、前記シート状繊維体を挟んで前記絶縁性樹脂層の両面に導電性材料が露出し、該導電性材料は、前記シート状繊維体の内部まで含浸している配線基板及びその作製方法、並びに、さらに、絶縁層の表面にバンプが露出した集積回路チップとを有し、前記バンプが前記貫通配線と接触するように、前記集積回路チップが前記樹脂含浸繊維体複合基板に密接している半導体装置及びその作製方法に関する。
【選択図】図２

Description

半導体集積回路若しくは回路基板を、電気的、機械的に接続する配線基板、及びそれを用いる半導体装置に関する。
補強材としてのシート状繊維体に熱硬化性樹脂を含浸させ、半硬化状態としたプリプレグが回路基板等の素材として用いられている。例えば、加熱加圧形成により絶縁層となるプリプレグの所定箇所に、貫通穴をあけ、当該貫通穴に加熱加圧形成により絶縁層を貫通する導体となる導電性ペーストを充填したプリプレグが知られている（特許文献１参照）。この場合、貫通穴は、プリプレグにレーザ、ドリル、打ち抜き等によってあけられている。
また、半導体装置の封止材としてプリプレグを用いるものが開示されている（特許文献２参照）。
特開２００７−０９１８２２号公報 特開２００８−１１２９８８号公報
しかし、プリプレグのような繊維体に樹脂を含浸させた複合基板（以下「樹脂含浸繊維体複合基板」という）に貫通穴を形成するということは、補強材としてのシート状繊維体にダメージを与えてしまい、樹脂含浸繊維体複合基板の強度を損なってしまう。樹脂含浸繊維体複合基板を封止体として用いる場合において、貫通配線を形成するために当該封止体に貫通穴をあけると、気密性が損なわれてしまい封止材の用途に適さないものとなってしまう。さらに、シート状繊維体と樹脂層の両方に穴を空けないといけないので、作製工程が多くなってしまうといった問題もある。
そこで、シート状繊維体の強度を保ちつつ、樹脂含浸繊維体複合基板を貫通する導電性のパターンを設けることを課題とする。また、貫通する導電性のパターンが設けられた樹脂含浸繊維体複合基板を半導体装置の封止体として用いることを課題とする。
本発明の１つの様態は、シート状繊維体の両面に、該シート状繊維体の内部まで含浸した絶縁性樹脂層と、絶縁性樹脂層に囲まれる領域に設けられた貫通配線を有する配線基板である。この貫通配線は、シート状繊維体を挟んで絶縁性樹脂層の両面に導電性材料が露出し、該導電性材料はシート状繊維体の内部まで含浸している。導電性材料がシート状繊維体の内部まで含浸することで、絶縁性樹脂層の表裏両面の導通をとることができる。この場合において、シート状繊維体は抜き落とされることなく配線基板の全面に残存するので、補強材として作用する。
本発明の１つの様態は、シート状繊維体の両面に該シート状繊維体の内部まで含浸した絶縁性樹脂層と、絶縁性樹脂層に囲まれる領域にシート状繊維体に含浸し絶縁性樹脂層の両面に導電性材料が露出する貫通配線を有する樹脂含浸繊維体複合基板を有し、絶縁層の表面にバンプが露出した集積回路チップが固着された半導体装置である。集積回路チップのバンプは、樹脂含浸繊維体複合基板の貫通配線と接触するように密接している。貫通配線は、導電性材料がシート状繊維体を含浸するようにして形成され、シート状繊維体は抜き落とされることなく樹脂含浸繊維体複合基板の全面に残存することで、機械的強度を維持し、気密性を保つように作用する。
本発明の１つの様態は、シート状繊維体の一部の領域に、導電性樹脂を含浸させて貫通配線を形成し、前記シート状繊維体の前記導電性樹脂が含浸していない領域に、絶縁性樹脂層を含浸させることを特徴とする配線基板の製造方法である。
本発明の１つの様態は、絶縁層の表面にバンプが露出した集積回路チップを形成し、シート状繊維体の一部の領域に、前記バンプと接触するように、導電性樹脂を含浸させて貫通配線を形成し、前記シート状繊維体の前記導電性樹脂が含浸していない領域に、絶縁性樹脂層を含浸させることを特徴とする半導体装置の製造方法である。
樹脂含浸繊維体複合材を用いる配線基板において、貫通配線を設ける場合にあっても、機械的強度を維持し丈夫な配線基板を得ることができる。
貫通配線が設けられた樹脂含浸繊維体複合基板を半導体装置の封止体として用いる場合にも、機械的強度を維持し、気密性を保つことができる。
シート状繊維体の上面図。 配線基板の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 導電性樹脂と繊維体の光学顕微鏡写真。 半導体装置の作製方法を示す断面図。
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
なお本明細書において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、液晶表示装置、発光装置等を含む電気装置およびその電気装置を搭載した電子機器をその範疇とする。
［実施の形態１］
本実施の形態では、配線基板の構成とその作製方法について、図１（Ａ）及び図１（Ｂ）、図２（Ａ）〜図２（Ｄ）、を用いて説明する。
シート状繊維体１１３が糸束を経糸及び緯糸に使って製織した織布の上面図を図１（Ａ）〜図１（Ｂ）に示す。
シート状繊維体１１３は、有機化合物または無機化合物の織布または不織布である。またシート状繊維体１１３は、高強度繊維を用いてもよい。
また、シート状繊維体１１３は、繊維（単糸）の束（以下、糸束という。）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布で構成されてもよい。織布の場合、平織り、綾織り、繻子織り等適宜用いることができる。
糸束の断面は、円形でも楕円形でもよい。糸束として、高圧水流、液体を媒体とした高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした糸束を用いてもよい。開繊加工をした糸束は、糸束幅が広くなり、厚み方向の単糸数を削減することが可能であり、糸束の断面が楕円形または平板状となる。また、糸束として低撚糸を用いることで、糸束が扁平化しやすく、糸束の断面形状が楕円形状または平板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、シート状繊維体１１３の厚さを薄くすることが可能である。このため、構造体１２０の厚さを薄くすることが可能であり、薄型の半導体装置を作製することができる。
図１（Ａ）に示すように、シート状繊維体１１３は、一定間隔をあけた経糸１１３ａ及び一定間隔をあけた緯糸１１３ｂが織られている。このような繊維体には、経糸１１３ａ及び緯糸１１３ｂが存在しない領域（バスケットホール１１３ｃという）を有する。このようなシート状繊維体１１３は、絶縁性樹脂や導電性樹脂などの有機樹脂が繊維体に含浸される割合が高まり、シート状繊維体１１３の密着性を高めることができる。
また、図１（Ｂ）に示すように、シート状繊維体１１３は、経糸１１３ａ及び緯糸１１３ｂの密度が高く、バスケットホール１１３ｃの割合が低いものでもよい。代表的には、バスケットホール１１３ｃの大きさが、局所的に押圧される面積より小さいことが好ましい。代表的には一辺が０．０１ｍｍ以上０．２ｍｍ以下の矩形であることが好ましい。シート状繊維体１１３のバスケットホール１１３ｃの面積がこのように小さいと、先端の細い部材（代表的には、ペンや鉛筆等の筆記用具）により押圧されても、当該圧力をシート状繊維体１１３全体で吸収することが可能である。
また、糸束内部への有機樹脂の浸透率を高めるため、糸束に表面処理が施されても良い。例えば、糸束表面を活性化させるためのコロナ放電処理、プラズマ放電処理等がある。また、シランカップリング材、チタネートカップリング材を用いた表面処理がある。
高強度繊維としては、具体的には引張弾性率が高い繊維である。または、ヤング率が高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維である。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維を用いることができる。なお、シート状繊維体１１３は、一種類の上記高強度繊維で形成されてもよい。また、複数種類の上記高強度繊維で形成されてもよい。
図２（Ａ）〜図２（Ｃ）に、構造体１２０に貫通孔を設けずに、導電性樹脂１０１を内部に導通させた構造体１２０及び半導体素子１１５を示す。ただし本明細書では、シート状繊維体１１３、絶縁性樹脂１１４、導電性樹脂１０１を構造体１２０と呼ぶが、導電性樹脂１０１を含まず、シート状繊維体１１３及び絶縁性樹脂１１４のみでも構造体１２０と呼ぶこととする。
まずシート状繊維体１１３に導電性樹脂１０１を含浸させる（図２（Ｂ）参照）。本実施の形態では、導電性樹脂１０１として銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）のいずれか、及び、有機樹脂を含む導電ペーストを用いる。より具体的には、銀ペーストを導電性樹脂１０１として用いる。
なお導電性樹脂１０１は、貫通配線として機能するが、導電性樹脂１０１を様々な形状に加工することによって、導電性樹脂１０１そのものを配線として機能させてもよい。
次いで、シート状繊維体１１３の導電性樹脂１０１が含浸されていない領域に、絶縁性樹脂１１４を含浸させる（図２（Ｃ）参照）。
絶縁性樹脂１１４は、有機樹脂を用いればよく、例えば、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、またはシアネート樹脂等の熱硬化性樹脂を用いることができる。また、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、またはフッ素樹脂等の熱可塑性樹脂を用いることができる。また、上記熱可塑性樹脂及び上記熱硬化性樹脂の複数を用いてもよい。上記有機樹脂を用いることで、熱処理により繊維体を素子層に固着することが可能である。なお、絶縁性樹脂１１４はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。
絶縁性樹脂１１４または繊維の糸束内に高熱伝導性フィラーを分散させてもよい。高熱伝導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等がある。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。高熱伝導性フィラーが有機樹脂または糸束内に含まれることにより素子層での発熱を外部に放出しやすくなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の破壊を低減することができる。
図２（Ｃ）に示すように、構造体１２０に貫通孔（コンタクトホールともいう）を形成しない、すなわちシート状繊維体１１３を分断しないことで、構造体１２０の強度を維持したまま、構造体１２０の一方の面と他方の面を電気的に接続させることができる通電領域を形成することができる。
あるいは図２（Ｄ）に示すように、導通させたい領域１０３以外の領域に絶縁性樹脂１１４を形成し、その後領域１０３の導電性樹脂１０１を形成して、図２（Ｃ）に示す構成を得てもよい。
以上のようにして作製された、樹脂含浸繊維体複合基板は、貫通配線を有しながら、機械的強度を維持できる上に、気密性を保つことができる。
［実施の形態２］
本実施の形態では、貫通配線が設けられた樹脂含浸繊維体複合基板を用いた半導体装置の構成と、その作製方法について、図３（Ａ）〜図３（Ｄ）、図４（Ａ）〜図４（Ｅ）、図５（Ａ）〜図５（Ｄ）、図７（Ａ）〜図７（Ｂ）を用いて説明する。
図３（Ａ）〜図３（Ｄ）は、本実施の形態の素子層の断面図を示す。
素子層５１は、絶縁層５６上に、薄膜トランジスタ５２ａ及び薄膜トランジスタ５２ｂ、絶縁膜６５、絶縁膜６６、絶縁膜６７を有している。薄膜トランジスタ５２ａは、ソース領域またはドレイン領域である不純物領域５３ａ、並びに、チャネル形成領域６３ａを有する半導体層、さらにゲート絶縁層５４、ゲート電極５５ａを有している。薄膜トランジスタ５２ｂは、ソース領域またはドレイン領域である不純物領域５３ｂ、並びに、チャネル形成領域６３ｂを有する半導体層、さらにゲート絶縁層５４、ゲート電極５５ｂを有している。
薄膜トランジスタ５２ａの不純物領域５３ａ及び薄膜トランジスタ５２ｂの不純物領域５３ｂには、一導電性を付与する不純物元素が含まれている。ｎ型を付与する不純物元素として、リン（Ｐ）やヒ素（Ａｓ）などが用いられる。またｐ型を付与する不純物元素として、ホウ素（Ｂ）などが用いられる。不純物領域５３ａ及び不純物領域５３ｂには、それぞれどちらか一方、あるいは両方同じ不純物元素が含まれていてもよい。本実施の形態では、不純物領域５３ａはリン（Ｐ）が含まれているためｎ型不純物領域であり、不純物領域５３ｂはホウ素（Ｂ）が含まれているためｐ型不純物領域であるとする。すなわち、薄膜トランジスタ５２ａはｎチャネル型薄膜トランジスタ、薄膜トランジスタ５２ｂはｐチャネル型薄膜トランジスタとなる。
薄膜トランジスタ５２ａ及び薄膜トランジスタ５２ｂの半導体層はそれぞれ、厚さ１０ｎｍ以上１００ｎｍ以下、より好ましくは２０ｎｍ以上７０ｎｍ以下の非単結晶半導体で形成される層であり、非単結晶半導体層としては、結晶性半導体層、非晶質半導体層、微結晶半導体層等がある。また、半導体としては、シリコン、ゲルマニウム、シリコンゲルマニウム化合物等がある。特に、瞬間熱アニール（ＲＴＡ）又はファーネスアニール炉を用いた熱処理により結晶化させた結晶性半導体、加熱処理とレーザビームの照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。
加熱処理に加えてレーザビームを照射して結晶化する場合には、連続発振レーザビームの照射若しくは繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好ましくは１乃至１００ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半導体が溶融した溶融帯を、当該レーザビームの照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。
ゲート絶縁層５４は、厚さ５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上４０ｎｍ以下の酸化珪素及び酸化窒化珪素などの無機絶縁物で形成する。
ゲート電極５５ａ及びゲート電極５５ｂは、金属または一導電型を与える不純物元素を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。また、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第１層と当該金属から成る第２層とを積層させた構造としても良い。このとき第１層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第２層の金属が、ゲート絶縁層やその下層の半導体層に拡散することを防ぐことができる。また、積層構造とする場合には、第１層の端部が第２層の端部より外側に突き出した形状としても良い。
半導体層、ゲート絶縁層５４、ゲート電極５５ａ、ゲート電極５５ｂなどを組み合わせて構成される薄膜トランジスタ５２ａ、薄膜トランジスタ５２ｂは、シングルドレイン構造、ＬＤＤ（低濃度ドレイン）構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。ここでは、シングルドレイン構造の薄膜トランジスタを示す。さらには、等価的には、同電位のゲート電圧が印加される複数のトランジスタが直列に接続された形となるマルチゲート構造、半導体層の上下をゲート電極で挟むデュアルゲート構造、絶縁層５６上にゲート電極が形成され、ゲート電極上にゲート絶縁層、半導体層が形成される逆スタガ型薄膜トランジスタ等を適用することができる。
ソース領域またはドレイン領域である不純物領域５３ａ、あるいは不純物領域５３ｂに接する配線５７ａ、配線５７ｂ、配線５８ａ、配線５８ｂは、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。
なお、薄膜トランジスタとして金属酸化物や有機半導体材料を半導体層に用いた薄膜トランジスタを用いることが可能である。金属酸化物の代表例には酸化亜鉛や亜鉛ガリウムインジウムの酸化物等がある。
素子層５１を有する半導体装置の代表例として、他の装置の制御やデータの計算・加工を行なうマイクロプロセッサ（ＭＰＵ）がある。ＭＰＵは、ＣＰＵ、メインメモリ、コントローラ、インターフェース、Ｉ／Ｏポート等を有し、これらを薄膜トランジスタ、抵抗素子、容量素子、配線等で構成することができる。
図３（Ｂ）に示す記憶素子６２は、チャネル形成領域９１及び不純物領域９２を有する半導体層、トンネル酸化層６４、フローティングゲート９３、コントロール絶縁層９４、コントロールゲート９５で構成される不揮発性記憶素子である。
トンネル酸化層６４は、厚さ１ｎｍ〜１０ｎｍ、好ましくは１ｎｍ〜５ｎｍの酸化珪素若しくは酸化珪素と窒化珪素の積層構造を減圧ＣＶＤ法やプラズマＣＶＤ法などで形成することができる。また、プラズマ処理により半導体層を酸化又は窒化することによりトンネル酸化層を形成することができる。さらには、プラズマＣＶＤ法により形成した酸化珪素をプラズマ処理により酸化又は窒化してもよい。当該プラズマ処理して形成した絶縁層は、緻密で絶縁耐圧が高く信頼性に優れている。
フローティングゲート９３は、導電層、ポリシリコン層、シリコンドット等で形成することができる。また、フローティングゲートの代わりに、窒化珪素、窒化ゲルマニウム等で形成された電荷蓄積層を用いてもよい。
コントロール絶縁層９４は、酸化珪素、窒化珪素、酸窒化珪素、酸化アルミニウムなどの一層若しくは複数層を、減圧ＣＶＤ法やプラズマＣＶＤ法などで形成する。コントロール絶縁層９４の厚さは１ｎｍ〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。
コントロールゲート９５は、図３（Ａ）に示すゲート電極５５ａまたはゲート電極５５ｂと同様の材料で形成すればよい。
記憶素子６２を駆動するための駆動素子として薄膜トランジスタ５２ｂを形成してもよい。
記憶素子６２及び薄膜トランジスタ５２ｂを形成したら、記憶素子６２及び薄膜トランジスタ５２ｂを覆って、絶縁膜６５及び絶縁膜６６を形成する。絶縁膜６６上に、不純物領域９２と電気的に接続する配線９７及び配線９８を形成する。薄膜トランジスタ５２ｂについては、上述したように配線５７ｂ及び５８ｂが形成される。絶縁膜６６、配線９７、配線９８、配線５７ｂ、配線５８ｂを覆って、絶縁膜６７が形成される。これにより、記憶素子６２を含む素子層６１が作製される。
また記憶素子としては、記憶素子６２の構成以外に、電荷蓄積層を有する不揮発性記憶素子、薄膜トランジスタ及びそれに接続される容量素子、薄膜トランジスタ及びそれに接続される強誘電層を有する容量素子、一対の電極の間に有機化合物層が挟まれる有機メモリ素子等がある。
また、このような記憶素子を有する半導体装置としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ等の記憶装置がある。
図３（Ｃ）に示すフォトダイオード７２は、第１の電極として機能する配線５８ａ、受光部７３、及び第２の電極７４で構成されている。受光部は７３、非晶質または結晶質のシリコンを有する半導体層で形成することができる。この代表例としては、シリコン層、シリコンゲルマニウム層、炭化シリコン層、又はこれらのＰＮ接合層、ＰＩＮ接合層が挙げられる。
薄膜トランジスタ５２ａは、配線５８ａを介して電気的にフォトダイオード７２と接続されており、駆動素子として機能する。薄膜トランジスタ５２ａ上に絶縁膜６５及び絶縁膜６６を形成する。絶縁膜６６上に薄膜トランジスタ５２ａの不純物領域に電気的に接続される配線５７ａ及び配線５８ａを形成する。また絶縁膜６６上に、配線５８ａに電気的に接続される受光部７３、受光部７３上に第２の電極７４を形成する。
絶縁膜６６、配線５７ａ、配線５８ａ、受光部７３、第２の電極７４を覆って絶縁膜６７を形成する。これにより、フォトダイオード７２及び薄膜トランジスタ５２ａを有する素子層７１が作製される。
図３（Ｃ）に示すフォトダイオード７２を有する半導体装置としては、光センサ、太陽電池等がある。
また、図３（Ｄ）に示す素子層８１は、薄膜トランジスタ５２ａ及び薄膜トランジスタ５２ｂ、並びに、薄膜トランジスタ５２ａまたは５２ｂに電気的に接続し絶縁膜６６上に形成される電極８４、電極８４に電気的に接続し絶縁膜６７上に形成されるアンテナ８３を有している。電極８４は、薄膜トランジスタ５２ａまたは薄膜トランジスタ５２ｂに電気的に接続する配線５７ａ、配線５８ａ、配線５７ｂ、配線５８ｂと同様の材料及び同様の作製工程により形成すればよい。
図３（Ｄ）に示すアンテナ８３は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子を有する液滴やペーストを液滴吐出法（インクジェット法、ディスペンス法など）により吐出し、乾燥焼成して形成する。液滴吐出法によりアンテナを形成することで、工程数の削減が可能であり、それに伴うコスト削減が可能である。
また、スクリーン印刷法を用いてアンテナ８３を形成してもよい。スクリーン印刷法を用いる場合、アンテナ８３の材料としては、粒径が数ｎｍから数十μｍの導電性粒子を有機樹脂に溶解または分散させた導電性ペーストを選択的に印刷する。導電性粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散材および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電層の形成にあたり、導電性のペーストを印刷した後に焼成することが好ましい。
また、アンテナ８３は、スクリーン印刷法の他にもグラビア印刷等を用いてもよいし、メッキ法、スパッタリング法等を用いて、導電性材料により形成することができる。
図３（Ｄ）に示す素子層８１を有する半導体装置の代表例としては、無線で情報を送受信することが可能なＩＤタグ、ＩＣタグ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣカード、ＩＤカード等（以下、ＲＦＩＤと示す。）がある。また、本実施の形態の半導体装置は、薄膜トランジスタ等で構成される集積回路部とアンテナを封止したインレットや、当該インレットをシール状やカード状にしたものを含む。また、半導体装置の上面の面積を、４ｍｍ２以上、さらには９ｍｍ２以上とすることで、アンテナの面積を大きく形成することが可能であるため、通信機との通信距離の長いＲＦＩＤとすることができる。
また、ＲＦＩＤの信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する。磁束密度の変化による電磁誘導を利用する場合、アンテナの上面形状を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成することができる。
また、ＲＦＩＤにおける信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用することもできる。その場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナの長さ等の形状を適宜設定すればよい。
本実施の形態の構造体１２０を、薄膜トランジスタ５２ａ及び５２ｂを有する素子層５１に適用した構成を、図７（Ａ）に示す。
図７（Ａ）は、薄膜トランジスタ５２ａ及び５２ｂを有する素子層５１を覆うように構造体１２０が設けられる。配線５８ｂ、配線１０２、導電性樹脂１０１を介して、薄膜トランジスタ５２ｂと外部の端子と電気的に接続させることができる。
さらには、素子層５１の他方の面にも構造体を設けてもよい。即ち、素子層５１の両表面に構造体を設け、素子層５１を両面から覆うように対向する一対の構造体が設けられてもよい。
図７（Ｂ）に示す構成では、図７（Ａ）に示す素子層５１の一方の面に構造体１２０ａを有し、素子層５１の他表面に構造体１２０ｂを有する。このときの構造体１２０ａ及び１２０ｂは同じ材質の繊維体及び絶縁性である有機樹脂で形成されていると、反り低減の為には好ましい。しかし表裏を判別して使用する用途の場合には必ずしも同じ材質である必要性はない。
このように繊維体に含浸される有機樹脂が固着されることにより、素子層の両面が繊維体により支持されるため、半導体装置全体の反りを減少させることが可能である。さらに、後のラミネートフィルムやシール等へ素子層５１を有する半導体装置を搭載することが容易となる。
なお、本明細書の図面においては、シート状繊維体１１３は、断面が楕円形の糸束で平織りした織布で示されている。また、薄膜トランジスタ５２ａや薄膜トランジスタ５２ｂがシート状繊維体１１３の糸束よりも大きいが、薄膜トランジスタ５２ａや薄膜トランジスタ５２ｂの大きさがシート状繊維体１１３の糸束よりも小さい場合もある。
次いで、図７（Ａ）に示す構成を得る作製工程について、図４（Ａ）〜図４（Ｅ）、図５（Ａ）〜図５（Ｄ）を用いて説明する。
図４（Ａ）に示すように、絶縁表面を有する基板１１１上に剥離層１１２を形成し、剥離層１１２上に、薄膜トランジスタ５２ａ及び薄膜トランジスタ５２ｂを含む素子層５１を形成する。
絶縁表面を有する基板１１１としては、素子層５１を形成する温度に耐えうる基板を用いることが好ましく、代表的にはガラス基板、石英基板、セラミック基板、絶縁層が少なくとも一表面に形成された金属基板、有機樹脂基板等を用いることができる。ここでは、絶縁表面を有する基板１１１としてガラス基板を用いる。
剥離層１１２は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、厚さ３０ｎｍ〜２００ｎｍのタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、及び珪素（Ｓｉ）の中から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物からなる層を、単層または複数の層を積層させて形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。なお、ここでは、塗布法は、溶液を被処理物上に吐出させて成膜する方法であり、例えばスピンコーティング法や液滴吐出法を含む。また、液滴吐出法とは微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形成する方法である。
剥離層１１２が単層構造の場合、好ましくは、タングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
剥離層１１２が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目として金属酸化物層を形成する。代表的には、１層目の金属層として、タングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン、又はタングステンとモリブデンの混合物の酸化物、タングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化物、タングステン、モリブデン、又はタングステンとモリブデンの混合物の酸化窒化物、又はタングステン、モリブデン、又はタングステンとモリブデンの混合物の窒化酸化物を含む層を形成する。
剥離層１１２として、１層目として金属層、２層目として金属酸化物層の積層構造を形成する場合、金属層としてタングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステンを含む層と絶縁層との界面に、金属酸化物層としてタングステンの酸化物を含む層が形成されることを活用してもよい。さらには、金属層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行って金属酸化物層を形成してもよい。
タングステンの酸化物は、ＷＯ２、Ｗ２Ｏ５、Ｗ４Ｏ１１、ＷＯ３などがある。
また、上記の工程によると、絶縁表面を有する基板１１１に接するように剥離層１１２を形成しているが、この工程に制約されない。絶縁表面を有する基板１１１に接するように下地となる絶縁層を形成し、その絶縁層に接するように剥離層１１２を設けてもよい。ここでは、剥離層１１２として厚さ３０ｎｍ〜７０ｎｍのタングステン層をスパッタリング法により形成する。
また、剥離層１１２、並びに、薄膜トランジスタ５２ａ及び薄膜トランジスタ５２ｂの間には、下地層として機能する絶縁層５６が形成されている。
次いで、絶縁膜６７上に配線５８ｂと電気的に接続する配線１０２を形成する（図４（Ｂ）参照）。配線１０２は、配線５８ｂと同様の材料で形成すればよい。配線１０２はバンプとも言い、素子層５１と、後に形成される導電性樹脂１０１を電気的に接続させる機能を有する。
次いで、絶縁膜６７及び配線１０２を覆ってシート状繊維体１１３を設ける（図４（Ｃ）参照）。
次に配線１０２上のシート状繊維体１１３に導電性樹脂１０１を含浸させる（図４（Ｄ）参照）。
導電性樹脂１０１を含浸させたら、シート状繊維体１１３のその他の領域に絶縁性樹脂１１４を含浸させる（図４（Ｅ）参照）。
次に、構造体１２０を加熱し圧着して、構造体１２０の絶縁性樹脂１１４、あるいは、導電性樹脂１０１及び絶縁性樹脂１１４を可塑化または硬化する。なお、絶縁性樹脂１１４が可塑性有機樹脂の場合、この後、室温に冷却することにより可塑化した絶縁性樹脂１１４を硬化する。
絶縁性樹脂１１４は加熱及び圧着により、絶縁膜６７及び配線１０２の表面に均一に広がり硬化する。この結果、絶縁性樹脂１１４がシート状繊維体１１３に含浸し、かつ、構造体１２０が絶縁膜６７及び配線１０２の片面に固着される。構造体１２０を圧着する工程は、大気圧下または減圧下で行う。
あるいは、導電性樹脂１０１をシート状繊維体１１３に含浸させた後、第１の加熱を行い、次いで絶縁性樹脂１１４をシート状繊維体１１３を含浸させた後、第２の加熱を行って、絶縁性樹脂１１４を硬化させてもよい。
なお、図２（Ｄ）と同様に、シート状繊維体１１３に、導通させたい領域以外の領域に絶縁性樹脂１１４を含浸させ、後に導通させたい領域に導電性樹脂１０１を含浸させてもよい。
次に、図５（Ａ）に示すように、後の剥離工程を容易に行うために、構造体１２０側から、構造体１２０、素子層５１及び剥離層１１２にレーザビーム１２２を照射して、図５（Ｂ）に示すような溝１２３を形成してもよい。溝１２３を形成するために照射するレーザビームとしては、剥離層１１２、素子層５１、または構造体１２０を構成する層のいずれかが吸収する波長を有するレーザビームが好ましく、代表的には、紫外領域、可視領域、又は赤外領域のレーザビームを適宜選択して照射する。
このようなレーザビームを発振することが可能なレーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ、ＣＯ２等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶、ガラス、ルビー等の固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、その固体レーザ発振器においては基本波〜第５高調波を適宜適用するのが好ましい。
次に、図５（Ｃ）に示すように、溝１２３をきっかけとして、剥離層１１２及び絶縁層５６の界面において、剥離層１１２が形成される絶縁表面を有する基板１１１と、素子層５１の一部とを物理的手段により剥離する。
物理的手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を加える手段を指しており、その手段は、代表的には機械的な力を加えること（例えば人間の手や把治具で引き剥がす処理や、ローラを回転させながら分離する処理）である。このとき、構造体１２０表面に光または熱により剥離可能な粘着シートを設けると、さらに剥離が容易となる。
また、溝１２３に液体を滴下し、剥離層１１２及び絶縁層５６の界面に液体を浸透させて剥離層１１２から素子層５１を剥離してもよい。この場合、溝１２３にのみ液体を滴下してもよいし、または絶縁表面を有する基板１１１、素子層５１、及び構造体１２０全体を液体に浸して、溝１２３から剥離層１１２及び素子層５１の界面に液体を浸透させても良い。
また、図５（Ｂ）において、溝１２３にＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ガスを導入し、剥離層をフッ化ガスでエッチングし除去して、絶縁表面を有する基板１１１から素子層５１の一部を剥離する方法を用いることができる。
以上にして、構造体１２０に貫通孔を形成せずに、構造体１２０の一方の面に接して形成された素子層５１と、構造体１２０の他方の面に形成される端子、配線、回路、他の半導体素子等を電気的に接続させることができる半導体装置を得ることができる。
なお、素子層５１に複数の半導体装置が含まれる場合、素子層５１及び構造体１２０を分断して、複数の半導体装置を切り出してもよい。このような工程により、複数の半導体装置を作製することができる。
素子層５１及び構造体１２０を分断して複数の半導体装置を作製する際は、ダイシング、スクライビング、はさみやナイフなどの刃物を有する裁断機、又はレーザカット法等により選択的に分断することができる。
以上のように、貫通配線が設けられた樹脂含浸繊維体複合基板を半導体装置の封止体あるいは保護材として用いる場合にも、機械的強度を維持できる上に、気密性を保つことができる。
本実施例のプリプレグは、ガラスクロスに、導電性樹脂を印刷し、その後加熱を行い、次いで絶縁性樹脂を印刷して、加熱を行うことにより作製した。
導電性樹脂は、銀粉、酢酸２−（２−ブトキシエトキシ）エチル、エポキシ樹脂を含む銀ペーストを用いた。また絶縁性樹脂は、エポキシ樹脂及びアミン系硬化剤を有する絶縁性樹脂を用いた。
このようにして作製されたプリプレグの、導電性樹脂を印刷した側から見た光学顕微鏡写真を図６（Ａ）に、裏側から見た光学顕微鏡写真を図６（Ｂ）に示す。
図６（Ａ）に示されるように、導電性樹脂と絶縁性樹脂が混ざり合うことなく配置されていることが分かる。
また特に図６（Ｂ）に示されるように、導電性樹脂がガラスクロスを通して裏面にまで露出していることが分かる。
５１ 素子層
５２ａ 薄膜トランジスタ
５２ｂ 薄膜トランジスタ
５３ａ 不純物領域
５３ｂ 不純物領域
５４ ゲート絶縁層
５５ａ ゲート電極
５５ｂ ゲート電極
５６ 絶縁層
５７ａ 配線
５７ｂ 配線
５８ａ 配線
５８ｂ 配線
６１ 素子層
６２ 記憶素子
６３ａ チャネル形成領域
６３ｂ チャネル形成領域
６４ トンネル酸化層
６５ 絶縁膜
６６ 絶縁膜
６７ 絶縁膜
７１ 素子層
７２ フォトダイオード
７３ 受光部
７４ 電極
８１ 素子層
８３ アンテナ
８４ 電極
９１ チャネル形成領域
９２ 不純物領域
９３ フローティングゲート
９４ コントロール絶縁層
９５ コントロールゲート
９７ 配線
９８ 配線
１０１ 導電性樹脂
１０２ 配線
１０３ 領域
１１１ 基板
１１２ 剥離層
１１３ 繊維体
１１３ａ 経糸
１１３ｂ 緯糸
１１３ｃ バスケットホール
１１４ 絶縁性樹脂
１２０ 構造体
１２０ａ 構造体
１２０ｂ 構造体
１２２ レーザビーム
１２３ 溝

Claims (4)

  1. シート状繊維体の両面に、該シート状繊維体の内部まで含浸した絶縁性樹脂層と、
    前記絶縁性樹脂層に囲まれる領域に設けられた貫通配線を有し、
    前記貫通配線は、前記シート状繊維体を挟んで前記絶縁性樹脂層の両面に導電性材料が露出し、該導電性材料は、前記シート状繊維体の内部まで含浸していることを特徴とする配線基板。
  2. シート状繊維体の一部の領域に、導電性樹脂を含浸させて貫通配線を形成し、
    前記シート状繊維体の前記導電性樹脂が含浸していない領域に、絶縁性樹脂層を含浸させることを特徴とする配線基板の作製方法。
  3. シート状繊維体の両面に、該シート状繊維体の内部まで含浸した絶縁性樹脂層と、前記絶縁性樹脂層に囲まれる領域に、前記シート状繊維体に含浸し前記絶縁性樹脂層の両面に導電性材料が露出する貫通配線を有する樹脂含浸繊維体複合基板と、
    絶縁層の表面にバンプが露出した集積回路チップとを有し、
    前記バンプが前記貫通配線と接触するように、前記集積回路チップが前記樹脂含浸繊維体複合基板に密接していることを特徴とする半導体装置。
  4. 絶縁層の表面にバンプが露出した集積回路チップを形成し、
    シート状繊維体の一部の領域に、前記バンプと接触するように、導電性樹脂を含浸させて貫通配線を形成し、
    前記シート状繊維体の前記導電性樹脂が含浸していない領域に、絶縁性樹脂層を含浸させることを特徴とする半導体装置の作製方法。
JP2009134374A 2008-06-10 2009-06-03 半導体装置の作製方法 Expired - Fee Related JP5639749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009134374A JP5639749B2 (ja) 2008-06-10 2009-06-03 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008151227 2008-06-10
JP2008151227 2008-06-10
JP2009134374A JP5639749B2 (ja) 2008-06-10 2009-06-03 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2010021534A true JP2010021534A (ja) 2010-01-28
JP2010021534A5 JP2010021534A5 (ja) 2012-07-12
JP5639749B2 JP5639749B2 (ja) 2014-12-10

Family

ID=41399564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009134374A Expired - Fee Related JP5639749B2 (ja) 2008-06-10 2009-06-03 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US8044499B2 (ja)
JP (1) JP5639749B2 (ja)
KR (1) KR101594316B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141294A (ja) * 2008-11-11 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2016017553A1 (ja) * 2014-07-28 2016-02-04 東邦テナックス株式会社 プリプレグおよび繊維強化複合材料

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500700B (zh) * 2008-06-06 2016-06-08 株式会社半导体能源研究所 半导体装置的制造方法
US8563397B2 (en) 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
DK2863443T3 (en) * 2013-10-17 2016-08-15 Das Energy Gmbh Photovoltaic panel and method for making it
US20150122532A1 (en) * 2013-11-04 2015-05-07 Teledyne Technologies Incorporated High temperature multilayer flexible printed wiring board
CN108235600B (zh) * 2017-12-28 2019-07-12 广州兴森快捷电路科技有限公司 印刷线路板的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200590A (ja) * 1984-03-24 1985-10-11 ダイソー株式会社 印刷回路基板及びその製法
JP2001024081A (ja) * 1999-07-08 2001-01-26 Toshiba Corp 導電基体及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06200590A (ja) * 1992-12-29 1994-07-19 Sekisui House Ltd 間仕切パネル
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10256687A (ja) * 1997-03-14 1998-09-25 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6903377B2 (en) 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
AU2003253227A1 (en) 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
JP4540359B2 (ja) 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
US20050233122A1 (en) 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP4693619B2 (ja) * 2004-12-17 2011-06-01 株式会社半導体エネルギー研究所 導電層を有する基板の作製方法及び半導体装置の作製方法
JP2007091822A (ja) 2005-09-27 2007-04-12 Shin Kobe Electric Mach Co Ltd プリプレグ
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101337319B1 (ko) 2006-10-04 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 이의 제작 방법
JP5296360B2 (ja) 2006-10-04 2013-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5268395B2 (ja) 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009139282A1 (en) 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200590A (ja) * 1984-03-24 1985-10-11 ダイソー株式会社 印刷回路基板及びその製法
JP2001024081A (ja) * 1999-07-08 2001-01-26 Toshiba Corp 導電基体及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141294A (ja) * 2008-11-11 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2016017553A1 (ja) * 2014-07-28 2016-02-04 東邦テナックス株式会社 プリプレグおよび繊維強化複合材料
JP5898391B1 (ja) * 2014-07-28 2016-04-06 東邦テナックス株式会社 プリプレグおよび繊維強化複合材料
JP2016183328A (ja) * 2014-07-28 2016-10-20 東邦テナックス株式会社 プリプレグおよび繊維強化複合材料
US10544274B2 (en) 2014-07-28 2020-01-28 Toho Tenax Co., Ltd. Prepreg and fiber-reinforced composite material

Also Published As

Publication number Publication date
JP5639749B2 (ja) 2014-12-10
US20090302457A1 (en) 2009-12-10
US8044499B2 (en) 2011-10-25
KR20090128336A (ko) 2009-12-15
KR101594316B1 (ko) 2016-02-16

Similar Documents

Publication Publication Date Title
JP5473413B2 (ja) 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP5639749B2 (ja) 半導体装置の作製方法
JP5663687B2 (ja) 半導体装置の作製方法
JP6461227B2 (ja) 半導体装置
JP5438934B2 (ja) 半導体装置の作製方法
KR101389758B1 (ko) 반도체 장치의 제작 방법
JP5583951B2 (ja) 半導体装置の作製方法
JP4912900B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131108

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141027

R150 Certificate of patent or registration of utility model

Ref document number: 5639749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees