JP2010003161A - メモリシステム - Google Patents

メモリシステム Download PDF

Info

Publication number
JP2010003161A
JP2010003161A JP2008162281A JP2008162281A JP2010003161A JP 2010003161 A JP2010003161 A JP 2010003161A JP 2008162281 A JP2008162281 A JP 2008162281A JP 2008162281 A JP2008162281 A JP 2008162281A JP 2010003161 A JP2010003161 A JP 2010003161A
Authority
JP
Japan
Prior art keywords
nand
memory
bus switch
signal
nand memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008162281A
Other languages
English (en)
Other versions
JP5253901B2 (ja
Inventor
Yasushi Nagatomi
靖 長冨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008162281A priority Critical patent/JP5253901B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US12/435,671 priority patent/US8595410B2/en
Publication of JP2010003161A publication Critical patent/JP2010003161A/ja
Application granted granted Critical
Publication of JP5253901B2 publication Critical patent/JP5253901B2/ja
Priority to US14/063,278 priority patent/US8832362B2/en
Priority to US14/335,361 priority patent/US9280461B2/en
Priority to US15/012,549 priority patent/US20160147455A1/en
Priority to US15/865,881 priority patent/US10474360B2/en
Priority to US16/671,674 priority patent/US10956039B2/en
Priority to US17/207,021 priority patent/US11494077B2/en
Priority to US17/979,042 priority patent/US11836347B2/en
Priority to US18/527,894 priority patent/US12242723B2/en
Priority to US19/023,991 priority patent/US20250165141A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

【課題】不揮発性記憶部の信号線の負荷容量が増大した場合においても、信号遅延を防止することが可能なメモリシステムを提供することを目的とする。
【解決手段】複数のＣｈｉｐが搭載されるＮＡＮＤメモリと、ＮＡＮＤメモリを制御するＮＡＮＤコントローラ１１２を備えたメモリシステムにおいて、ＮＡＮＤコントローラ１１２とＮＡＮＤメモリに搭載される複数のＣｈｉｐ間の信号線の接続を切り替えるバススイッチを設け、ＮＡＮＤメモリ１０に対するアクセス時の信号線の負荷容量を低減して、信号遅延を防止する。
【選択図】 図１１

Description

本発明は、不揮発性半導体記憶装置を用いて構成されるメモリシステムに関する。
コンピュータシステムに用いられる外部記憶装置として、フラッシュメモリ（フラッシュＥＥＰＲＯＭ）を搭載したメモリシステムとしてＳＳＤ（Solid State Drive）が注目されている。フラッシュメモリは、磁気ディスク装置に比べ、高速、軽量などの利点を有している。
ＳＳＤ内には、複数のフラッシュメモリチップ、ホスト装置からの要求に応じて各フラッシュメモリチップのリード／ライト制御を行うコントローラ、各フラッシュメモリチップとホスト装置との間でデータ転送を行うためのバッファメモリ、電源回路、ホスト装置に対する接続インタフェースなどを備えている（例えば、特許文献１）。
しかしながら、ＳＳＤを設計する場合、コントローラチップのＰｉｎ数や実装面積が限られた中で、データ容量を増やすために、メモリＣｈｉｐを複数枚Ｓｔａｃｋ（積層）したＳｔａｃｋ品を使用する必要がある。かかるＳｔａｃｋ品では、内部でＩＯ信号線および制御信号線をメモリＣｈｉｐ数分纏めた形となり、各信号線の負荷容量もＳｔａｃｋしたメモリＣｈｉｐ数につれて大きくなる。
各信号線の負荷容量が大きくなると、ＩＯ信号および制御信号のＣＲ遅延による遅れが生じ、同期設計したコントローラを使用した場合、低負荷（Ｓｔａｃｋ数：少）ではメモリからの読み取りデータをラッチして出力できるが、高負荷（Ｓｔａｃｋ数：多）ではＣＲ遅延によってメモリから読み出したデータの遅延のため、ラッチして出力できないおそれがある。同様に、各信号線の負荷容量が大きくなると、信号遅延のためにメモリに対する書き込みエラーが発生するおそれがある。
特許第３６８８８３５号公報
本発明は、上記課題に鑑みてなされたものであり、不揮発性記憶部の信号線の負荷容量が増大した場合においても、信号遅延を防止することが可能なメモリシステムを提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、複数の不揮発性メモリチップが搭載される不揮発性記憶部と、前記不揮発性記憶部を制御するコントロール回路と、前記コントロール回路を制御するＭＰＵと、ホストとの通信を行うインタフェース回路とが基板上に搭載されるメモリシステムにおいて、前記コントロール回路と前記複数の不揮発性メモリチップ間の信号線の接続を切り替えるバススイッチを備えたことを特徴とする。
本発明によれば、コントローラ回路と不揮発性記憶部に搭載される複数の不揮発性メモリチップ間の信号線の接続を切り替えるバススイッチを設けているので、不揮発性記憶部にアクセスする場合に、バススイッチにより、アクセスする不揮発性メモリチップを接続する一方、アクセスしない不揮発性メモリチップとの接続を遮断することができ、不揮発性記憶部に対するアクセス時の信号線の負荷容量を低減でき、不揮発性記憶部の信号線の負荷容量が増大した場合においても、信号遅延を防止することが可能なメモリシステムを提供することが可能となるという効果を奏する。
以下に、この発明につき図面を参照しつつ詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。また、下記実施例における構成要素には、当業者が容易に想定できるものまたは実質的に同一のものが含まれる。
本実施例のメモリシステムは、不揮発性半導体記憶装置を含み、たとえば、パーソナルコンピュータなどのホスト装置の２次記憶装置（ＳＳＤ：Solid State Drive）として使用され、ホスト装置から書込要求が出されたデータを記憶し、またホスト装置から読出要求のあったデータを読出してホスト装置に出力する機能を有する。
［ＳＳＤの構成例］
図１は、ＳＳＤ１００の構成例を示すブロック図である。ＳＳＤ１００は、システム基板（基板）１２０に搭載されたＡＳＩＣおよびＮＡＮＤメモリ１０で構成されている。また、ＡＳＩＣには、ドライブ制御回路４，電源回路５，ＤＲＡＭ２０が搭載されている。
ＳＳＤ１００は、ＡＴＡインタフェース（ＡＴＡ Ｉ／Ｆ）２などのメモリ接続インタフェースを介してパソコンあるいはＣＰＵコアなどのホスト装置（ホスト）１と接続され、ホスト装置１の外部メモリとして機能する。また、ＳＳＤ１００は、ＲＳ２３２Ｃインタフェース（ＲＳ２３２Ｃ Ｉ／Ｆ）３などの通信インタフェースを介して、デバッグ用機器２００との間でデータを送受信することができる。ＳＳＤ１００は、不揮発性メモリとしてのＮＡＮＤフラッシュメモリ（以下、ＮＡＮＤメモリと略す）１０と、コントローラとしてのドライブ制御回路４と、揮発性メモリとしてのＤＲＡＭ２０と、電源回路５と、状態表示用のＬＥＤ６などを備えている。
電源回路５は、ホスト装置１側の電源回路から供給される外部直流電源から複数の異なる内部直流電源電圧を生成し、これら内部直流電源電圧をＳＳＤ１００内の各回路に供給する。また、電源回路５は、外部電源の立ち上がりまたは立ち下がりを検知し、パワーオンリセット信号またはパワーオフリセット信号を生成して、ドライブ制御回路４に供給する。
ＮＡＮＤメモリ（不揮発性記憶部）１０は、４ＣｈのＮＡＮＤメモリパッケージ１０ａ〜１０ｄを有する。１つのＮＡＮＤメモリパッケージは、積層された複数のＮＡＮＤメモリチップ（以下、「Ｃｈｉｐ」と称する）によって構成されている。図１に示す例では、例えば、ＮＡＮＤメモリパッケージ１０ａは、８枚のＣｈｉｐ０〜７（例えば、１Ｃｈｉｐ＝１６ＧＢ）がＳｔａｃｋされた８ＳｔａｃｋＣｈｉｐ１０ａ１と、８枚のＣｈｉｐ８〜１５がＳｔａｃｋされた８ＳｔａｃｋＣｈｉｐ１０ａ２とを備え、他のＮＡＮＤメモリパッケージ１０ｂ〜ｄも同様に、２組の８ＳｔａｃｋＣｈｉｐを備えており、ＮＡＮＤメモリ１０は１２８ＧＢの容量を有する。４ＣｈのＮＡＮＤメモリパッケージ１０ａ〜１０ｄは、４並列動作が可能となっている。
ＤＲＡＭ２０は、ホスト装置１とＮＡＮＤメモリ１０間でのデータ転送用キャッシュおよび作業領域用メモリとして機能する。ドライブ制御回路４は、ホスト装置１とＮＡＮＤメモリ１０との間でＤＲＡＭ２０を介してデータ転送制御を行うとともに、ＳＳＤ１００内の各構成要素を制御する。また、ドライブ制御回路４は、状態表示用ＬＥＤ６にステータス表示用信号を供給するとともに、電源回路５からのパワーオン／オフリセット信号を受けて、リセット信号およびクロック信号を自回路内およびＳＳＤ１００内の各部に供給する機能も有している。
各ＮＡＮＤメモリチップは、データ消去の単位であるブロックを複数配列して構成されている。図２は、ＮＡＮＤメモリチップに含まれる１個のブロックの構成例を示す回路図である。各ブロックは、Ｘ方向に沿って順に配列された（ｍ＋１）個のＮＡＮＤストリングを備えている（ｍは、０以上の整数）。（ｍ＋１）個のＮＡＮＤストリングにそれぞれ含まれる選択トランジスタＳＴ１は、ドレインがビット線ＢＬ０〜ＢＬｍに接続され、ゲートが選択ゲート線ＳＧＤに共通接続されている。また、選択トランジスタＳＴ２は、ソースがソース線ＳＬに共通接続され、ゲートが選択ゲート線ＳＧＳに共通接続されている。
各メモリセルトランジスタＭＴは、半導体基板上に形成された積層ゲート構造を備えたＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）から構成される。積層ゲート構造は、半導体基板上にゲート絶縁膜を介在して形成された電荷蓄積層（浮遊ゲート電極）、及び電荷蓄積層上にゲート間絶縁膜を介在して形成された制御ゲート電極を含んでいる。メモリセルトランジスタＭＴは、浮遊ゲート電極に蓄えられる電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じてデータを記憶する。メモリセルトランジスタＭＴは、１ビットを記憶するように構成されていてもよいし、多値（２ビット以上のデータ）を記憶するように構成されていてもよい。
各ＮＡＮＤストリングにおいて、（ｎ＋１）個のメモリセルトランジスタＭＴは、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に、それぞれの電流経路が直列接続されるように配置されている。すなわち、複数のメモリセルトランジスタＭＴは、隣接するもの同士で拡散領域（ソース領域若しくはドレイン領域）を共有するような形でＹ方向に直列接続される。
そして、最もドレイン側に位置するメモリセルトランジスタＭＴから順に、制御ゲート電極がワード線ＷＬ０〜ＷＬｎにそれぞれ接続されている。従って、ワード線ＷＬ０に接続されたメモリセルトランジスタＭＴのドレインは選択トランジスタＳＴ１のソースに接続され、ワード線ＷＬｎに接続されたメモリセルトランジスタＭＴのソースは選択トランジスタＳＴ２のドレインに接続されている。
ワード線ＷＬ０〜ＷＬｎは、ブロック内のＮＡＮＤストリング間で、メモリセルトランジスタＭＴの制御ゲート電極を共通に接続している。つまり、ブロック内において同一行にあるメモリセルトランジスタＭＴの制御ゲート電極は、同一のワード線ＷＬに接続される。この同一のワード線ＷＬに接続される（ｍ＋１）個のメモリセルトランジスタＭＴは１ページとして取り扱われ、このページごとにデータの書き込み及びデータの読み出しが行われる。
また、ビット線ＢＬ０〜ＢＬｍは、ブロック間で、選択トランジスタＳＴ１のドレインを共通に接続している。つまり、複数のブロック内において同一列にあるＮＡＮＤストリングは、同一のビット線ＢＬに接続される。
図１に示したように、ＮＡＮＤメモリ１０においては、４つの並列動作要素であるＮＡＮＤメモリパッケージ１０ａ〜１０ｄが各８ビットの４チャネル（４Ｃｈ）を介してドライブ制御回路４に並列接続されている。４つのＮＡＮＤメモリパッケージ１０ａ〜１０ｄを単独動作させるか、並列動作させるか、ＮＡＮＤメモリ１０の倍速モードを使用するか否か、という組み合わせにより、下記３種類のアクセスモードが提供される。
（１）８ビットノーマルモード
１Ｃｈだけ動作させ、８ビット単位で読み書きをするモードである。転送サイズの１単位はページサイズ（４ｋＢ）である。
（２）３２ビットノーマルモード
４Ｃｈ並列で動作させ、３２ビット単位で読み書きをするモードである。転送サイズの１単位はページサイズ×４（１６ｋＢ）である。
（３）３２ビット倍速モード
４Ｃｈ並列で動作させ、更に、ＮＡＮＤメモリ１０の倍速モードを利用して読み書きをするモードである。転送サイズの１単位はページサイズ×４×２（３２ｋＢ）である。
４Ｃｈ並列動作する３２ビットノーマルモードまたは３２ビット倍速モードでは、並列動作する４または８ブロックが、ＮＡＮＤメモリ１０としての消去単位となり、並列動作する４または８ページが、ＮＡＮＤメモリ１０としての書き込み単位及び読み出し単位となる。
図３は、ドライブ制御回路４のハードウェア的な内部構成例を示すブロック図である。ドライブ制御回路４は、データアクセス用バス１０１、第１の回路制御用バス１０２、及び第２の回路制御用バス１０３を備えている。第１の回路制御用バス１０２には、ドライブ制御回路４全体を制御するプロセッサ１０４が接続されている。第１の回路制御用バス１０２には、ＮＡＮＤメモリ１０に記憶された各管理プログラム（ＦＷ：ファームウエア）をブートするブート用プログラムが格納されたブートＲＯＭ１０５がＲＯＭコントローラ１０６を介して接続されている。また、第１の回路制御用バス１０２には、図１に示した電源回路５からのパワーオン／オフリセット信号を受けて、リセット信号及びクロック信号を各部に供給するクロックコントローラ１０７が接続されている。
第２の回路制御用バス１０３は、第１の回路制御用バス１０２に接続されている。第２の回路制御用バス１０３には、図１に示した状態表示用ＬＥＤ６にステータス表示用信号を供給するパラレルＩＯ（ＰＩＯ）回路１０８、ＲＳ２３２Ｃ Ｉ／Ｆ３を制御するシリアルＩＯ（ＳＩＯ）回路１０９が接続されている。
ＡＴＡインタフェースコントローラ（ＡＴＡコントローラ）１１０、第２のＥＣＣ（Error Check and Correct）回路１１１、ＮＡＮＤコントローラ１１２、及びＤＲＡＭコントローラ１１３は、データアクセス用バス１０１と第１の回路制御用バス１０２との両方に接続されている。ＡＴＡコントローラ１１０は、ＡＴＡインタフェース２を介してホスト装置１との間でデータを送受信する。データアクセス用バス１０１には、データ作業領域として使用されるＳＲＡＭ１１４がＳＲＡＭコントローラ１１５を介して接続されている。ＳＲＡＭ１１４には、ＮＡＮＤメモリ１０に記憶されているファームウエアが起動時、ブートＲＯＭ１０５に記憶されたブート用プログラムによって転送される。
ＮＡＮＤコントローラ１１２は、ＮＡＮＤメモリ１０の各ＮＡＮＤメモリパッケージ１０ａ〜１０ｄとのインタフェース処理を行うＮＡＮＤ Ｉ／Ｆ１１６、第１のＥＣＣ回路１１７、ＮＡＮＤメモリ１０−ＤＲＡＭ２０間のアクセス制御を行うＤＭＡ転送制御用ＤＭＡコントローラ１１８、およびプロセッサ１０４により制御データが書き込まれる制御レジスタ１１９を備えている。
ＮＡＮＤメモリ１０にデータを書き込む場合は、第１のＥＣＣ回路１１７は、書き込み対象のデータに対して、所定単位データＤ（例えば、５１２Ｂ）毎に、誤り検出符号（例えば、ＣＲＣ３２）および１ｂｉｔの訂正能力がある第１の誤り訂正符号（例えば、ハミング符号）を生成して付加する。また、第１のＥＣＣ回路１１７は、８個の単位データＤ毎に、複数ｂｉｔ（例えば、４８ｂｉｔ）の訂正能力がある第２の誤り訂正符号（例えば、ＢＣＨ符号）を生成して付加する。誤り検出符号および第１の誤り訂正符号が付加されたデータがＮＡＮＤ Ｉ／Ｆ１１６によりＮＡＮＤメモリ１０に書き込まれる。
また、ＮＡＮＤメモリ１０からデータを読み出す場合は、第１のＥＣＣ回路１１７は、ＮＡＮＤ Ｉ／Ｆ１１６によりＮＡＮＤメモリ１０から読み出されたデータに対して、まず、第１の誤り訂正を行った後、誤り検出符号で誤りがあるか否かを検出し、第１の誤り訂正後のデータ、第１の誤り訂正による訂正ｂｉｔ数、および誤り検出結果を、ＤＭＡコントローラ１１８を介して、ＤＲＡＭ２０に格納する。第２のＥＣＣ回路１１１は、誤り検出結果で誤りがある場合に、すなわち、第１の誤り訂正で誤りを訂正できなかった場合に、第２の誤り訂正を行って、第２の誤り訂正後のデータおよび第２の誤り訂正による訂正ｂｉｔ数をＤＲＡＭ２０に格納する。
［ＮＡＮＤコントローラおよびＮＡＮＤメモリ］
図４は、ＮＡＮＤ Ｉ／Ｆ１１６とＮＡＮＤメモリ１０との接続を説明するための図である。ＮＡＮＤ Ｉ／Ｆ１１６は、４Ｃｈのインタフェース回路であるＣｈ０〜Ｃｈ３制御部２１０ａ〜２１０ｄを備えており、Ｃｈ０〜Ｃｈ３制御部２１０ａ〜２１０ｄの制御信号ピン２０１およびＩＯ信号ピン２０２は、Ｃｈ０〜Ｃｈ３のＮＡＮＤパッケージ１０ａ〜１０ｄ（ＮＡＮＤ Ｃｈ０〜Ｃｈ３）とそれぞれ独立に接続されている。制御信号ピン２０１からは制御信号が出力され、ＩＯピン２０２からは８ビットのデータＩＯ０〜７が入出力される。ＣＥ（チップイネーブル）０〜３信号は、ＮＡＮＤパッケージ１０ａ〜１０ｄ（ＮＡＮＤ Ｃｈ０〜Ｃｈ３）を選択する。
以下の説明では、各Ｃｈの構成は同一であるので、Ｃｈ０を代表させて説明する。図５および図６は、ＮＡＮＤメモリ１０の負荷容量およびＣＲ遅延を説明するための図である。図６において、２１３は入出力ＩＯ，２１４および２１５は出力ＩＯを示している。
図５に示すように、８ＳｔａｃｋＣｈｉｐ１０ａ１は、ＩＯ信号（ＩＯデータＩＯ０〜７（アドレスデータを含む））、制御信号｛ＷＥ（ライトイネーブル）信号、ＲＥ（リードイネーブル）信号、ＣＬＥ（コマンドラッチイネーブル）信号、ＡＬＥ（アドレスラッチイネーブル）信号、ＷＰ（ライトプロテクト）信号等｝が１本／８Ｃｈｉｐであるので、負荷容量が８倍に増加する。また、ＮＡＮＤパッケージ１０ａは、信号ｐｉｎを減らすために、ＩＯ信号ＩＯ０〜７および制御信号／２個の８ＳｔａｃｋＣｈｉｐ１０ａ１，１０ａ２としているため、負荷容量がさらに２倍に増加する。このため、ＣＲ遅延が増加する。また、一般に負荷容量はＩＯ信号＞制御信号であるため、ＩＯ信号と制御信号で遅延差が生じる。
図７は、ＮＡＮＤメモリ１０からのデータの読み出しを説明するためのタイミングチャートである。同図において、（Ａ）はＲＥ信号、（Ｂ）はＩＯデータを示している。ここで、システムは、ＲＥ信号の立ち下がりからｔＲＥＡ経過した後に、読み出しデータの出力が保証され、ＲＥの立ち上がりからｔＲＬＯＨ経過した後は、読み出しデータの出力が保証されないスペックであるとする。この場合、負荷容量が大きくＣＲ遅延が大きい場合は、ｔＲＥＡが遅れ負荷容量が小さい場合のラッチタイミングではデータを取得できなくなってしまい、そのタイミング調整が必要となる。
図８〜図１０を参照して、ＮＡＮＤ Ｉ／Ｆ１１６のＣｈ制御部に完全同期設計回路を搭載した場合の信号遅延について説明する。図８は、完全同期設計回路を説明するための図、図９は、負荷容量が小さい場合のタイミングチャート、図１０は、負荷容量が大きい場合のタイミングチャートを示している。なお、以下、フリップフロップをＦＦと表記する。
図８において、Ｃｈ０制御部２１０ａは、クロックコントローラ１０７（図３参照）で生成された内部クロックＣＬＫに同期してＲＥを出力するＦＦ_ＲＥと、内部クロックＣＬＫに同期してＩＯ［７：０］をラッチして出力するＦＦ_ＤＡＴＡ［７：０］とを備えている。同図において、ｔ１は、ＩＯとＣＲ遅延、ｔ２，ｔ５は、伝搬（配線）遅延、ｔ４はＩＯ遅延、ｔＲＥＡはＮＡＮＤデータ出力とＩＯとＣＲ遅延を示している。
図９および図１０において、（Ａ）は内部ＣＬＫ、（Ｂ）はＦＦ_ＲＥ出力、（Ｃ）はＮＡＮＤ ＲＥ、（Ｄ）はＮＡＮＤ ＩＯ［７：０］、（Ｅ）はＦＦ_ＤＡＴＡ［７：０］入力、（Ｆ）はＦＦ_ＤＡＴＡ［７：０］出力を示している。
図９に示すように、負荷容量が小さい場合には、ｔ１およびｔＲＥＡのＣＲ遅延が小さいため、内部クロックＣＬＫのタイミングでデータを取得することができる。他方、図１０に示すように、負荷容量が大きい場合には、ｔ１およびｔＲＥＡのＣＲ遅延が大きくなるため、内部クロックＣＬＫのタイミングでデータを取得することができなくなってしまう。なお、ここでは、データリードの場合を説明したが、信号遅延によりライトエラーが発生する場合もある。このため、信号遅延を防止するために、ＮＡＮＤメモリ１０のアクセス（リード／ライト）時に信号線（バスライン）の負荷容量を低減する必要がある。
［ＮＡＮＤメモリ１０のリード／ライト時の負荷容量の低減］
図１１〜図１５を参照して、ＮＡＮＤメモリ１０のアクセス時に、信号線の負荷容量を低減して信号遅延を防止する方法について説明する。本実施の形態では、ＮＡＮＤコントローラ１１２とＣｈｉｐ間の信号線の接続を切り替えるバススイッチを設け、ＮＡＮＤメモリ１０のリード／ライト時にアクセスしないＣｈｉｐとの接続を遮断することにより、リード／ライト時の信号線の負荷容量を低減して信号遅延を防止する。
（実施例１）
図１１は、実施例１に係るＮＡＮＤコントローラ１１２およびＮＡＮＤメモリ１０を説明するための図である。図１１において、上記図６と同様の機能を有する部位には同一符号を付しており、共通する部分の説明を省略する。実施例１は、図１１に示すように、システム基板上１２０にバススイッチ３００ａを設けた構成である。なお、同図では、Ｃｈ０のみを図示しているが、他のＣｈ１〜３についても同様にバススイッチが設けられている。また、同図において、２１７は出力ＩＯを示している。
実施例１では、システム基板板１２０上に、ＩＯ信号ＩＯ０〜７および制御信号（ＷＥ，ＲＥ、・・・）の信号線の接続を、８ＳｔａｃｋＣｈｉｐ１０ａ１と８ＳｔａｃｋＣｈｉｐ１０ａ２とで切り替えるためのバススイッチ３００ａを配置した。ＩＯ用のバススイッチ３００ａは、８ビット幅のスイッチが用いられており、制御信号用のバススイッチ３００ａは、１ビット幅のスイッチが用いられている。同図では、バススイッチ３００ａを模式的に示しており、バススイッチ３００ａは公知のバススイッチを使用することができるので、その詳細な説明を省略する。ＮＡＮＤコントローラ１１２のＮＡＮＤ Ｉ／Ｆ１１６は、バススイッチ３００ａの切り替えを制御するバススイッチ制御部２２０を備えている。
バススイッチ制御部２２０は、バススイッチ切替信号によりバススイッチ３００ａの切替制御を実行し、リード／ライト時のアドレスに応じてバススイッチ３００ａの上位（８ＳｔａｃｋＣｈｉｐ１０ａ１側）／下位（８ＳｔａｃｋＣｈｉｐ１０ａ２側）の切り替えを行う。バススイッチ制御部２２０は、プロセッサ１０４から８ＳｔａｃｋＣｈｉｐ１０ａ０側のアクセス命令がきた場合には、バススイッチ切替信号ＳＥＬ＝Ｌｏｗを、８ＳｔａｃｋＣｈｉｐ１０ａ１側のアクセス命令がきた場合には、バススイッチ切替信号ＳＥＬ＝Ｈｉｇｈを、各バススイッチ３００ａに出力する。バススイッチ制御部２２０は、ｃｈ１〜ｃｈ３に設けられたバススイッチ（不図示）についても同様にその切り替えを制御する。
バススイッチ３００ａは、バススイッチ切替信号ＳＥＬ＝Ｌｏｗの場合は、８ＳｔａｃｋＣｈｉｐ１０ａ１側を接続し、バススイッチ切替信号（ＳＥＬ）＝Ｈｉｇｈの場合は、８ＳｔａｃｋＣｈｉｐ１０ａ２側を接続する。
これにより、８ＳｔａｃｋＣｈｉｐ１０ａ１に対するリード／ライトの場合は、８ＳｔａｃｋＣｈｉｐ１０ａ２が切断された状態であり、また、８ＳｔａｃｋＣｈｉｐ１０ａ２に対するリード／ライトの場合は、８ＳｔａｃｋＣｈｉｐ１０ａ１が切断された状態であるので、リード／ライト時の信号線の負荷容量を１／２にすることができる。
なお、実施例１では、負荷の分割数を２つとしているが、本発明はこれに限られるものではなく、ＮＡＮＤコントローラ１１２のｐｉｎ数やＮＡＮＤメモリ１０の負荷に応じて適宜分割することができる。
（実施例２）
上記実施例１は、システム基板上１２０にバススイッチ３００ａを設けた構成である。これに対して、実施例２は、各ＮＡＮＤメモリパッケージ１０ａ〜１０ｄの内部にバススイッチを設けた構成である。図１２は、実施例２に係るＮＡＮＤメモリ１０を説明するための図である。同図では、ＮＡＮＤメモリパッケージ１０ａのみを示しているが、ＮＡＮＤメモリパッケージ１０ｂ〜１０ｄも同様な構成である。
同図に示すように、ＮＡＮＤメモリパッケージ１０ａの内部には、８ＳｔａｃｋＣｈｉｐ１０ａ１のＣｈｉｐ０〜７のいずれか１つを選択して接続するバススイッチ３０１ａ１と、８ＳｔａｃｋＣｈｉｐ１０ａ２のＣｈｉｐ０〜７のいずれか１つを選択して接続するバススイッチ３０１ａ２とが設けられている。バススイッチ３０１ａ１、３０１ａ２は、アクセスアドレスに基づいてアクセスするＣｈｉｐを選択（デコード）し、選択したＣｈｉｐを接続する。実施例２では、バススイッチ３０１ａ１、３０１ａ２はアクセスアドレスに基づいてアクセスするＣｈｉｐを選択する構成であるので、実施例１のように、バススイッチ制御部２２０（図１１参照）を設ける必要がなくなる。
実施例２では、ＩＯ信号用のバススイッチ３０１ａ、３０１ｂのみを示しているが、その他、ＷＥ／ＲＥ等の制御信号全てに対して、バススイッチを設けることにしてもよい。また、実施例２では、８ＳｔａｃｋＣｈｉｐ１０ａ１，１０ａ２毎にバススイッチを設ける構成としたが、図１３−１に示すように、８ＳｔａｃｋＣｈｉｐ１０ａ１，１０ａ２のＣｈｉｐの接続の切り替えを１つのバススイッチ３０２ａで行う構成としてもよい。また、図１３−２に示すように、ＮＡＮＤメモリパッケージを１つの８ＳｔａｃｋＣｈｉｐで構成し、８ＳｔａｃｋＣｈｉｐに１つのバススイッチを設ける構成としてもよい。また、図１３−３に示すように、８ＳｔａｃｋＣｈｉｐ毎にＮＡＮＤメモリパッケージを構成し、各８ＳｔａｃｋＣｈｉｐに１つのバススイッチを設けると共に、各８ＳｔａｃｋＣｈｉｐでＣｈｉｐが同時に選択されるのを防止するために、バススイッチ３０１ａ１、３０１ａ２に、ＣＥ（チップイネーブル）０〜３信号を入力する構成としてもよい。バススイッチ３０１ａ１、３０１ａ２はＣＥ（チップイネーブル）０〜３信号に基づいてＣｈｉｐ群を選択し、さらに、アクセスアドレスに基づいてアクセスするＣｈｉｐを選択（デコード）し、選択したＣｈｉｐを接続する。これにより、本実施例２によれば、実施例１の効果に加えて、コントローラ側がバススイッチを制御する必要がなり、またバススイッチがメモリに内蔵されるため部品数を減るため小型化を図ることができる。
（実施例３）
上記実施例２では、バススイッチ３０１ａ１、３０１ａ２がアクセスアドレスに基づいてアクセスするＣｈｉｐを選択する構成である。これに対して、実施例３は、バススイッチがＮＡＮＤコントローラ１１２から入力されるバススイッチ切替信号ＳＥＬに基づいて、Ｃｈｉｐの接続の切り替えを行う構成である。図１４は、実施例３に係るＮＡＮＤメモリ１０を説明するための図である。同図では、ＮＡＮＤメモリパッケージ１０ａのみを示しているが、ＮＡＮＤメモリパッケージ１０ｂ〜１０ｄも同様な構成である。
同図において、バススイッチ３０３ａ１、３０３ａ２は、ＮＡＮＤコントローラ１１２から入力されるバススイッチ切替信号ＳＥＬに基づいて、８ＳｔａｃｋＣｈｉｐ１０ａ１のＣｈｉｐ０〜７および８ＳｔａｃｋＣｈｉｐ１０ａ２のＣｈｉｐ０〜７のいずれか１つを接続する。これにより、信号線の負荷容量を低減して信号遅延を防止することができる。なお、実施例３においても、実施例２の変形例（図１３−１〜図１３−３）のように構成することにしてもよい。
（実施例４）
上記実施例２は、バススイッチによりＮＡＮＤメモリ１０の１つのＣｈｉｐ単位で接続を切り替える構成である。これに対して、実施例４は、バススイッチによりＮＡＮＤメモリ１０の複数チップ単位で接続を切り替える構成である。図１５は、実施例４に係るＮＡＮＤメモリ１０を説明するための図である。同図では、ＮＡＮＤメモリパッケージ１０ａのみを示しているが、ＮＡＮＤメモリパッケージ１０ｂ〜１０ｄも同様な構成である。
同図に示すように、８ＳｔａｃｋＣｈｉｐ１０ａ１は、Ｃｈｉｐ０〜３（チップ群）とＣｈｉｐ４〜７（チップ群）の信号線がそれぞれ纏められており、すなわち、ＣＥ信号の単位毎（４Ｃｈｉｐ毎）に纏められている。同様に、８ＳｔａｃｋＣｈｉｐ１０ａ２の信号線もＣＥ信号の単位毎（４Ｃｈｉｐ毎）に纏められている。バススイッチ３０４ａ１、３０４ａ２は、アクセスアドレスに基づいて、アクセスするＣｈｉｐ群を選択し、選択したＣｈｉｐ群に接続を切り替える。これにより、信号線の負荷容量を低減して信号遅延を防止することができる。なお、実施例４においても、実施例２の変形例（図１３−１〜図１３−３）のように構成することにしてもよい。
なお、実施例１〜実施例４は適宜組み合わせて実施可能であり、例えば、実施例１のように、システム基板１２０上にバススイッチを配置する場合においても、実施例２のように、バススイッチがアクセスアドレスに応じて信号線の接続を切り替える構成としてもよく、また、実施例２、４のように、バススイッチは、１または複数のＣｈｉｐ単位で接続を切り替える構成としてもよい。
以上説明したように、本実施の形態によれば、ＮＡＮＤコントローラ１１２とＮＡＮＤメモリ１０に搭載される複数のＣｈｉｐ間の信号線の接続を切り替えるバススイッチを設けているので、ＮＡＮＤメモリ１０にアクセスする場合に、バススイッチにより、アクセスするＣｈｉｐを接続する一方、アクセスしないＣｈｉｐとの接続を遮断することができ、ＮＡＮＤメモリ１０に対するアクセス時の信号線の負荷容量を低減でき、ＮＡＮＤメモリ１０の信号線の負荷容量が増大した場合においても、信号遅延を防止することが可能となる。
また、バススイッチをシステム基板１２０上またはＮＡＮＤメモリ１０に搭載することとしたので、ＳＳＤ１００のレイアウトを考慮して、バススイッチを配置する位置を決定することが可能となる。
また、ＮＡＮＤコントローラ１１２のＮＡＮＤ Ｉ／Ｆ１１６にリード／ライトアドレスに応じて、バススイッチの切り替えを指示するバススイッチ切替信号をバススイッチに出力するバススイッチ制御部１１０を設け、バススイッチは、バススイッチ切替信号に基づいて信号線の接続の切り替えを行うこととしたので、バススイッチの構成を簡素化することが可能となる。
また、バススイッチは、リード／ライトアドレスに応じて、信号線の接続の切り替えを行うこととしたので、ＮＡＮＤコントローラ１１２の構成を簡素化することが可能となる。
また、バススイッチは、１または複数のＣｈｉｐ単位で信号線の接続の切り替えを行うこととしたので、ＮＡＮＤコントローラ１１２のｐｉｎ数やＮＡＮＤメモリ１０の信号線の負荷容量に応じて、接続を切り替えるＣｈｉｐ単位数を適宜選択することが可能となる。
なお、上記実施の形態では、本発明を、ＮＡＮＤメモリを有するＳＳＤに適用するようにしたが、ＮＯＲ型などの他のフラッシュＥＥＰＲＯＭを有するＳＳＤに本発明を適用するようにしてもよい。
ＳＳＤ（Solid State Drive）の構成例を示すブロック図である。 ＮＡＮＤメモリチップに含まれる１個のブロックの構成例を示す回路図である。 ドライブ制御回路のハードウェア的な内部構成例を示すブロック図である。 ＮＡＮＤ Ｉ／ＦとＮＡＮＤメモリとの接続を説明するための図である。 ＮＡＮＤメモリの負荷容量およびＣＲ遅延を説明するための図である。 ＮＡＮＤメモリの負荷容量およびＣＲ遅延を説明するための図である。 ＮＡＮＤメモリからのデータの読み出しを説明するためのタイミングチャートである。 完全同期設計回路を説明するための図である。 負荷容量が小さい場合のタイミングチャートである。 負荷容量が大きい場合のタイミングチャートを示している。 実施例１に係るＮＡＮＤコントローラおよびＮＡＮＤメモリを説明するための図である。 実施例２に係るＮＡＮＤコントローラおよびＮＡＮＤメモリを説明するための図である。 実施例２の変形例１を説明するための図である。 実施例２の変形例２を説明するための図である。 実施例２の変形例３を説明するための図である。 実施例３に係るＮＡＮＤコントローラおよびＮＡＮＤメモリを説明するための図である。 実施例４に係るＮＡＮＤコントローラおよびＮＡＮＤメモリを説明するための図である。
符号の説明
１００ ＳＳＤ
１ ホスト装置
２ ＡＴＡインタフェース（ＡＴＡ Ｉ／Ｆ）
３ ＲＳ２３２Ｃ Ｉ／Ｆ
４ ドライブ制御回路
５ 電源回路
６ ＬＥＤ
１０ ＮＡＮＤメモリ
１０ａ〜ｄ ＮＡＮＤメモリパッケージ
１０ａ１，１０ａ２〜１０ｄ１，１０ｄ２ ８ＳｔａｃｋＣｈｉｐ
２０ ＤＲＡＭ
１０１ データアクセス用バス
１０２ 第１の回路制御用バス
１０３ 第２の回路制御用バス
１０４ プロセッサ
１０５ ブートＲＯＭ
１０６ ＲＯＭコントローラ
１０７ クロックコントローラ
１０８ パラレルＩＯ（ＰＩＯ）回路
１０９ シリアルＩＯ（ＳＩＯ）回路
１１０ ＡＴＡインタフェースコントローラ（ＡＴＡコントローラ）
１１１ 第２のＥＣＣ（Error Check and Correct）回路
１１２ ＮＡＮＤコントローラ
１１３ ＤＲＡＭコントローラ
１１４ ＳＲＡＭ
１１５ ＳＲＡＭコントローラ
１１６ ＮＡＮＤ Ｉ／Ｆ
１１７ 第１のＥＣＣ回路
１１８ ＤＭＡコントローラ
１１９ 制御レジスタ
１２０ システム基板
２２０ バススイッチ制御部
３００ａ，３０１ａ，３０２ａ，３０３ａ，３０４ａ バススイッチ

Claims (5)

  1. 複数の不揮発性メモリチップが搭載される不揮発性記憶部と、前記不揮発性記憶部を制御するコントロール回路と、前記コントロール回路を制御するＭＰＵと、ホストとの通信を行うインタフェース回路とが基板上に搭載されるメモリシステムにおいて、
    前記コントロール回路と前記複数の不揮発性メモリチップ間の信号線の接続を切り替えるバススイッチを備えたことを特徴とするメモリシステム。
  2. 前記バススイッチは、前記基板上または前記不揮発性記憶部に搭載されることを特徴とする請求項１に記載のメモリシステム。
  3. 前記コントロール回路は、リード／ライトアドレスに応じて、前記バススイッチの切り替えを指示するバススイッチ切替信号を前記バススイッチに出力するバススイッチ制御部を含み、
    前記バススイッチは、前記バススイッチ切替信号に基づいて、前記信号線の接続の切り替えを行うことを特徴とする請求項１または請求項２に記載のメモリシステム。
  4. 前記バススイッチは、リード／ライトアドレスに応じて、前記信号線の接続の切り替えを行うことを特徴とする請求項１または請求項２に記載のメモリシステム。
  5. 前記バススイッチは、１または複数の不揮発性メモリチップ単位で前記信号線の接続の切り替えを行うことを特徴とする請求項１〜請求項４のいずれか１つに記載のメモリシステム。
JP2008162281A 2008-06-20 2008-06-20 メモリシステム Expired - Fee Related JP5253901B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2008162281A JP5253901B2 (ja) 2008-06-20 2008-06-20 メモリシステム
US12/435,671 US8595410B2 (en) 2008-06-20 2009-05-05 Memory system and bus switch
US14/063,278 US8832362B2 (en) 2008-06-20 2013-10-25 Memory system controlling load capacity
US14/335,361 US9280461B2 (en) 2008-06-20 2014-07-18 Memory system with selective access to first and second memories
US15/012,549 US20160147455A1 (en) 2008-06-20 2016-02-01 Memory system with selective access to first and second memories
US15/865,881 US10474360B2 (en) 2008-06-20 2018-01-09 Memory system with selective access to first and second memories
US16/671,674 US10956039B2 (en) 2008-06-20 2019-11-01 Memory system with selective access to first and second memories
US17/207,021 US11494077B2 (en) 2008-06-20 2021-03-19 Memory system with selective access to first and second memories
US17/979,042 US11836347B2 (en) 2008-06-20 2022-11-02 Memory system with selective access to first and second memories
US18/527,894 US12242723B2 (en) 2008-06-20 2023-12-04 Memory system with selective access to first and second memories
US19/023,991 US20250165141A1 (en) 2008-06-20 2025-01-16 Memory system with selective access to first and second memories

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008162281A JP5253901B2 (ja) 2008-06-20 2008-06-20 メモリシステム

Publications (2)

Publication Number Publication Date
JP2010003161A true JP2010003161A (ja) 2010-01-07
JP5253901B2 JP5253901B2 (ja) 2013-07-31

Family

ID=41432437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008162281A Expired - Fee Related JP5253901B2 (ja) 2008-06-20 2008-06-20 メモリシステム

Country Status (2)

Country Link
US (10) US8595410B2 (ja)
JP (1) JP5253901B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013046463A1 (ja) 2011-09-30 2013-04-04 株式会社日立製作所 不揮発半導体記憶システム
WO2014061055A1 (en) 2012-10-15 2014-04-24 Hitachi, Ltd. Storage sysyem which includes non-volatile semiconductor storage medium, and storage control method of storage system
JP2014211875A (ja) * 2013-04-19 2014-11-13 創惟科技股▲ふん▼有限公司 データアクセスシステム、データアクセス装置及びデータアクセスコントローラ
JP2015038761A (ja) * 2014-10-15 2015-02-26 株式会社日立製作所 不揮発半導体記憶システム
JP2016006655A (ja) * 2015-07-17 2016-01-14 株式会社日立製作所 不揮発半導体記憶システム
WO2016072007A1 (ja) * 2014-11-07 2016-05-12 株式会社日立製作所 半導体メモリデバイス、ストレージシステム及び計算機
JPWO2018055768A1 (ja) * 2016-09-26 2018-10-25 株式会社日立製作所 半導体記憶装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269366B1 (ko) 2009-02-12 2013-05-29 가부시끼가이샤 도시바 메모리 시스템 및 메모리 시스템의 제어 방법
KR101046806B1 (ko) * 2009-05-29 2011-07-06 주식회사 하이닉스반도체 반도체 메모리 장치
US20110047318A1 (en) * 2009-08-19 2011-02-24 Dmitroca Robert W Reducing capacitive load in a large memory array
JP5624578B2 (ja) 2012-03-23 2014-11-12 株式会社東芝 メモリシステム
JP2014026529A (ja) * 2012-07-27 2014-02-06 Fujitsu Ltd ストレージシステムおよびその制御方法
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US20140223213A1 (en) * 2013-02-05 2014-08-07 Kabushiki Kaisha Toshiba Memory system
JP6067541B2 (ja) * 2013-11-08 2017-01-25 株式会社東芝 メモリシステムおよびメモリシステムのアセンブリ方法
JP2015219643A (ja) * 2014-05-15 2015-12-07 キヤノン株式会社 画像処理装置、情報処理方法及びプログラム
CN104636656B (zh) * 2015-02-11 2017-09-22 深圳市美贝壳科技有限公司 存储设备加载控制方法
US9841904B2 (en) * 2015-03-02 2017-12-12 Samsung Electronics Co., Ltd. Scalable and configurable non-volatile memory module array
KR102889618B1 (ko) 2019-12-16 2025-11-24 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11734175B2 (en) 2019-08-22 2023-08-22 SK Hynix Inc. Storage device and method of operating the same
KR20210035517A (ko) * 2019-09-24 2021-04-01 에스케이하이닉스 주식회사 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템
US11762769B2 (en) 2019-09-20 2023-09-19 SK Hynix Inc. Memory controller based on flush operation and method of operating the same
WO2021159494A1 (zh) * 2020-02-14 2021-08-19 华为技术有限公司 固态存储硬盘和固态存储硬盘的控制方法
JP2022046887A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 半導体記憶装置
US11508415B2 (en) * 2021-03-15 2022-11-22 Transcend Information, Inc. Semiconductor memory package structure and semiconductor memory system
US12164782B2 (en) 2021-03-29 2024-12-10 SanDisk Technologies, Inc. Persistent switch-based storage controller
US11675528B2 (en) 2021-03-29 2023-06-13 Western Digital Technologies, Inc. Switch based BGA extension
CN113176964B (zh) * 2021-04-29 2024-11-12 深圳忆联信息系统有限公司 基于mpu的ssd固件检错方法、装置、计算机设备及存储介质
CN114003540A (zh) * 2021-10-29 2022-02-01 深圳市信锐网科技术有限公司 一种数据采集装置、方法、设备及计算机可读存储介质
CN115904254B (zh) * 2023-01-09 2023-06-02 苏州浪潮智能科技有限公司 一种硬盘控制系统、方法及相关组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002007201A (ja) * 2000-06-21 2002-01-11 Nec Corp メモリシステム、メモリインターフェース及びメモリチップ
WO2002050690A2 (en) * 2000-12-20 2002-06-27 Thomson Licensing S.A. I2c bus control for isolating selected ic's for fast i2 bus communication
JP2004199648A (ja) * 2002-12-18 2004-07-15 Hynix Semiconductor Inc 複合型メモリ装置
JP2006331310A (ja) * 2005-05-30 2006-12-07 Renesas Technology Corp 半導体集積回路装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438536A (en) * 1994-04-05 1995-08-01 U.S. Robotics, Inc. Flash memory module
US5603001A (en) * 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories
US5671388A (en) * 1995-05-03 1997-09-23 Intel Corporation Method and apparatus for performing write operations in multi-level cell storage device
JP3688835B2 (ja) 1996-12-26 2005-08-31 株式会社東芝 データ記憶システム及び同システムに適用するデータ転送方法
JP3822768B2 (ja) 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US6545929B1 (en) 2000-08-31 2003-04-08 Micron Technology, Inc. Voltage regulator and data path for a memory device
JP2002251884A (ja) 2001-02-21 2002-09-06 Toshiba Corp 半導体記憶装置及びそのシステム装置
JP4256600B2 (ja) * 2001-06-19 2009-04-22 Ｔｄｋ株式会社 メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
US6451626B1 (en) * 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6687147B2 (en) * 2002-04-02 2004-02-03 Hewlett-Packard Development Company, L.P. Cubic memory array with diagonal select lines
US6542393B1 (en) * 2002-04-24 2003-04-01 Ma Laboratories, Inc. Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between
US20040049628A1 (en) * 2002-09-10 2004-03-11 Fong-Long Lin Multi-tasking non-volatile memory subsystem
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US7822912B2 (en) * 2005-03-14 2010-10-26 Phision Electronics Corp. Flash storage chip and flash array storage system
KR100755668B1 (ko) * 2006-02-10 2007-09-05 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 칩 패키지
DE102006017947B4 (de) * 2006-04-18 2008-02-21 Qimonda Ag Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
JP4821426B2 (ja) * 2006-05-11 2011-11-24 富士ゼロックス株式会社 エラー回復プログラム、エラー回復装置及びコンピュータシステム
US7620784B2 (en) * 2006-06-09 2009-11-17 Microsoft Corporation High speed nonvolatile memory device using parallel writing among a plurality of interfaces
US8102557B2 (en) * 2006-11-13 2012-01-24 Samsung Electronics Co., Ltd. System and method for disabling access to non-volatile storage in a multi-function peripheral
KR100843546B1 (ko) * 2006-11-21 2008-07-04 삼성전자주식회사 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
US8935302B2 (en) * 2006-12-06 2015-01-13 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume
JP4999569B2 (ja) 2007-06-18 2012-08-15 ルネサスエレクトロニクス株式会社 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002007201A (ja) * 2000-06-21 2002-01-11 Nec Corp メモリシステム、メモリインターフェース及びメモリチップ
WO2002050690A2 (en) * 2000-12-20 2002-06-27 Thomson Licensing S.A. I2c bus control for isolating selected ic's for fast i2 bus communication
JP2004516576A (ja) * 2000-12-20 2004-06-03 トムソン ライセンシング ソシエテ アノニム 高速ｉ２ｃバス通信のために選択ｉｃを切り離すｉ２ｃバス制御
JP2004199648A (ja) * 2002-12-18 2004-07-15 Hynix Semiconductor Inc 複合型メモリ装置
JP2006331310A (ja) * 2005-05-30 2006-12-07 Renesas Technology Corp 半導体集積回路装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013046463A1 (ja) 2011-09-30 2013-04-04 株式会社日立製作所 不揮発半導体記憶システム
US8949511B2 (en) 2011-09-30 2015-02-03 Hitachi, Ltd. Nonvolatile semiconductor storage system
US9335929B2 (en) 2011-09-30 2016-05-10 Hitachi, Ltd. Nonvolatile semiconductor storage system
WO2014061055A1 (en) 2012-10-15 2014-04-24 Hitachi, Ltd. Storage sysyem which includes non-volatile semiconductor storage medium, and storage control method of storage system
US9092320B2 (en) 2012-10-15 2015-07-28 Hitachi, Ltd. Storage system which includes non-volatile semiconductor storage medium, and storage control method of storage system
JP2014211875A (ja) * 2013-04-19 2014-11-13 創惟科技股▲ふん▼有限公司 データアクセスシステム、データアクセス装置及びデータアクセスコントローラ
JP2015038761A (ja) * 2014-10-15 2015-02-26 株式会社日立製作所 不揮発半導体記憶システム
WO2016072007A1 (ja) * 2014-11-07 2016-05-12 株式会社日立製作所 半導体メモリデバイス、ストレージシステム及び計算機
US10157159B2 (en) 2014-11-07 2018-12-18 Hitachi, Ltd. Semiconductor memory device, storage system, and computer
JP2016006655A (ja) * 2015-07-17 2016-01-14 株式会社日立製作所 不揮発半導体記憶システム
JPWO2018055768A1 (ja) * 2016-09-26 2018-10-25 株式会社日立製作所 半導体記憶装置
US10614014B2 (en) 2016-09-26 2020-04-07 Hitachi, Ltd. Semiconductor storage device having a memory controller, a selection unit and a switch unit connected to each other

Also Published As

Publication number Publication date
US20230049754A1 (en) 2023-02-16
US11836347B2 (en) 2023-12-05
JP5253901B2 (ja) 2013-07-31
US20140052903A1 (en) 2014-02-20
US10474360B2 (en) 2019-11-12
US11494077B2 (en) 2022-11-08
US20090319716A1 (en) 2009-12-24
US20160147455A1 (en) 2016-05-26
US12242723B2 (en) 2025-03-04
US20180129420A1 (en) 2018-05-10
US20140331005A1 (en) 2014-11-06
US8832362B2 (en) 2014-09-09
US8595410B2 (en) 2013-11-26
US20240118804A1 (en) 2024-04-11
US9280461B2 (en) 2016-03-08
US20250165141A1 (en) 2025-05-22
US20210208784A1 (en) 2021-07-08
US20200065000A1 (en) 2020-02-27
US10956039B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
JP5253901B2 (ja) メモリシステム
EP2248022B1 (en) Memory system
US8473760B2 (en) Memory system and server system
CN109859780B (zh) 半导体存储器
US10684672B2 (en) Selection of a low power consumption mode in a memory system based on information on a data transfer state
JP2012128816A (ja) メモリシステム
US10061527B2 (en) Memory system and controller
JP2008108418A (ja) マルチページプログラムの方法、及びこれを行うためのフラッシュメモリ装置
US20180211707A1 (en) Semiconductor memory device and method of controlling semiconductor memory device
US8258817B2 (en) Semiconductor integrated circuit
US8558602B2 (en) Semiconductor integrated circuit
US20130173852A1 (en) Memory system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130417

R151 Written notification of patent or utility model registration

Ref document number: 5253901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees