WO2013046463A1 - 不揮発半導体記憶システム - Google Patents

不揮発半導体記憶システム Download PDF

Info

Publication number
WO2013046463A1
WO2013046463A1 PCT/JP2011/072653 JP2011072653W WO2013046463A1 WO 2013046463 A1 WO2013046463 A1 WO 2013046463A1 JP 2011072653 W JP2011072653 W JP 2011072653W WO 2013046463 A1 WO2013046463 A1 WO 2013046463A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
nonvolatile
data
chips
enable signal
Prior art date
Application number
PCT/JP2011/072653
Other languages
English (en)
French (fr)
Inventor
石川　篤
薗田　浩二
上原　剛
純司 小川
英通 小関
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP2013535800A priority Critical patent/JP5635200B2/ja
Priority to EP20110873310 priority patent/EP2704015A4/en
Priority to CN201180071483.9A priority patent/CN103597461B/zh
Priority to PCT/JP2011/072653 priority patent/WO2013046463A1/ja
Priority to US13/379,223 priority patent/US8949511B2/en
Priority to CN201610165063.1A priority patent/CN105867840B/zh
Publication of WO2013046463A1 publication Critical patent/WO2013046463A1/ja
Priority to US14/573,269 priority patent/US9335929B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays

Definitions

  • nonvolatile semiconductor memory devices Even in nonvolatile semiconductor memory devices, there is a demand for an increase in storage capacity. In order to increase the storage capacity, it is necessary to increase the number of mounted non-volatile chips. However, if more non-volatile chips are mounted, a circuit including an interface device connected to the non-volatile chips (hereinafter, referred to as “non-volatile chips”). In a control circuit, for example, an ASIC (Application Specific Integrated Circuit), it is necessary to prepare a pin for connecting a bus for transmitting various signals to a plurality of nonvolatile chips.
  • ASIC Application Specific Integrated Circuit
  • the multiple storage devices include multiple types of storage devices. There may be at least one storage device. Examples of the storage device include a flash memory device 400, an SSD (Solid State Drive) device 500, an HDD (Hard Disk Drive) device (SAS: Serial Attached SCSI) 600, and an HDD device (SATA: Serial ATA) 700.
  • a flash memory device 400 an SSD (Solid State Drive) device 500
  • an HDD (Hard Disk Drive) device SAS: Serial Attached SCSI) 600
  • SAS Serial Attached SCSI
  • SATA Serial ATA
  • the FM chip 32 is connected to the SW 31 without going through another FM chip 32, but the FM chip 32 may be connected to the SW 31 through another FM chip 32. That is, two or more FM chips 32 connected in series may be connected to the SW 31.
  • the DMA 247 reads the write target data element and its error correction code stored in the buffer 244 and writes them to the FM chip 32.
  • the DMA 247 reads the read target data element and its error correction code from the FM chip 32 and writes them in the buffer 244.
  • the FM controller 20 selects a migration source block from FM chips (hereinafter referred to as “empty depleted chips” in FIG. 18) 32 in which empty blocks are depleted (step 1701).
  • the movement source block may be a block having the smallest valid page among the empty depleted chips 32 (or blocks in which data is written to the end page in the empty depleted chips 32 (erase candidate blocks)). desirable. This is because the total amount of valid data to be moved is minimized, and therefore it can be expected to reduce the time and load required for the reclamation process.
  • the source block may be selected from FM chips 32 other than the empty depleted chip 32.
  • the CPU 21 selects a free block of a plurality of FM chips 32 connected to the same control unit 24 (or bus 25 or SW 31) as a destination block ( Step 1703). Free blocks of a plurality of FM chips 32 connected to the same bus 25 or SW 31 may be preferentially selected as a destination block. If there is no predetermined number of empty blocks in the plurality of FM chips 32 connected to the same bus 25 or SW 31, the plurality of FM chips 32 connected to different buses 25 or SW 31 in the same control unit 24. An empty block may be selected as a destination block.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

　不揮発半導体記憶システムが、複数の不揮発半導体記憶媒体と、複数の不揮発半導体記憶媒体に接続された媒体インタフェース群（１以上のインタフェースデバイス）を有する制御回路と、複数のスイッチとを有する。媒体インタフェース群と複数のスイッチとがデータバスを介して接続され、各スイッチと、各２以上の不揮発チップとが、データバスを介して接続される。スイッチは、媒体インタフェース群に接続されているデータバスとそのスイッチに接続されている複数の不揮発チップのいずれかに接続されているデータバスとの接続を切り替えるよう構成されている。制御回路は、ライト対象のデータを複数のデータ要素に分割し、複数のスイッチを制御することにより接続を切り替えて、複数のデータ要素を複数の不揮発チップに分散して送信する。

Description

不揮発半導体記憶システム
　本発明は、複数の不揮発半導体記憶媒体を有する記憶システムに関する。
　ストレージシステムは、一般に、複数の記憶デバイスで構成されたＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ　Ａｒｒａｙ　ｏｆ　Ｉｎｄｅｐｅｎｄｅｎｔ　Ｄｉｓｋｓ）グループに基づいて作成された論理ボリュームを、上位装置（例えばホストコンピュータ）へ提供する。近年、記憶デバイスとしては、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）に加えて又は代えて、複数の不揮発チップを有する不揮発半導体記憶装置が採用されている。不揮発半導体記憶デバイスとして、例えば、複数のフラッシュメモリチップ（以下、ＦＭチップ）を有するフラッシュメモリが採用される（例えば特許文献１）。
特開２０１０－３１６１号公報
　不揮発半導体記憶デバイスにおいても、記憶容量の増加が要請されている。記憶容量を増加させるためには、搭載する不揮発チップを増加させることが必要であるが、より多くの不揮発チップを搭載するようにすると、不揮発チップに接続されるインタフェースデバイスを含んだ回路（以下、制御回路、例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ））には、複数の不揮発チップに各種信号を送信するためのバスを接続するためのピンを用意しておく必要がある。
　このため、不揮発半導体記憶デバイスの記憶容量を増加させようとすると、制御回路のサイズが大きくなってしまう。一方、制御回路のサイズを小さくすると、接続可能な不揮発チップの数が少なくなり、記憶容量を増加させることが困難である。また、多数の不揮発チップを接続すると効率よくデータ転送をすることが困難である。
　本発明の目的は、制御回路のサイズを抑えつつ、搭載できる不揮発チップの数を増加させ、効率よくデータ転送することのできる技術を提供することにある。
　不揮発半導体記憶システムが、（ａ）複数の不揮発半導体記憶媒体と、（ｂ）複数の不揮発半導体記憶媒体に接続された媒体インタフェース群（１以上のインタフェースデバイス）を有する制御回路と、（ｃ）複数のスイッチとを有する。媒体インタフェース群と複数のスイッチとがデータバスを介して接続され、各スイッチと、各２以上の不揮発チップとが、データバスを介して接続される。スイッチは、媒体インタフェース群に接続されているデータバスとそのスイッチに接続されている複数の不揮発チップのいずれかに接続されているデータバスとの接続を切り替えるよう構成されている。制御回路は、ライト対象のデータを複数のデータ要素に分割し、複数のスイッチを制御することにより接続を切り替えて、複数のデータ要素を複数の不揮発チップに分散して送信する。
　不揮発半導体記憶システムは、上記（ａ）、（ｂ）及び（ｃ）の要素を有する記憶媒体グループ（例えば、後述のフラッシュメモリＰＫＧ１０）であっても良いし、そのような記憶媒体グループを複数個有する記憶装置（例えば後述のフラッシュメモリデバイス４００）であっても良いし、そのような記憶装置を複数個とそれらの記憶装置に接続されたコントローラとを有するシステム（例えば、後述のストレージシステム１）であっても良い。
　媒体インタフェース群は、複数の媒体インタフェースを有し、媒体インタフェースが、Ｎ個の不揮発半導体記憶媒体（Ｎは１以上の整数）毎に存在しても良い。１つの不揮発半導体記憶媒体を構成する複数の不揮発チップが、例えば１つのＤＩＭＭに存在して良い。ＤＩＭＭが、それら複数の不揮発チップに接続される１以上のスイッチを有して良い。
図１は、実施形態に係る計算機システムの構成例を示す。 図２は、実施形態に係るフラッシュメモリデバイスの構成例を示す。 図３は、実施形態に係るフラッシュメモリパッケージの構成例を示す。 図４は、実施形態に係るフラッシュメモリパッケージの一部の詳細な構成例を示す。 図５は、実施形態に係る書込み処理の第１の例を説明する図である。 図６は、実施形態に係る書込み処理の第２の例を説明する図である。 図７は、実施形態に係るフラッシュメモリデバイスの正面上方からの斜視図の一例である。 図８は、実施形態に係るフラッシュメモリＰＫＧの上面側からの斜視図の一例である。 図９は、実施形態に係るフラッシュメモリＰＫＧの下面側からの斜視図の一例である。 図１０は、実施形態に係るＤＩＭＭの概略構成の一例を示す。 図１１は、実施形態に係るチップリード処理のフローチャートの一例である。 図１２は、実施形態に係るチップライト処理のフローチャートの一例である。 図１３は、実施形態に係るチップ多重ライト処理のフローチャートの一例である。 図１４は、実施形態の一変形例に係るフラッシュメモリパッケージの一部の詳細な構成例を示す。 図１５は、実施形態に係る論理アドレス層と物理層との関係の一例を示す。 図１６は、実施形態に係るユーザアドレス空間とフラッシュストレージ論理空間との関係の一例を示す。 図１７は、実施形態に係る論理物理変換情報の構成例を示す。 図１８は、実施形態に係るリクラメーション処理のフローチャートの一例を示す。 図１９は、実施形態に係る消去管理情報の構成例を示す。
　以下、一実施形態を、図面を参照して説明する。
　なお、以下の説明では、要素（例えば、ページ、フラッシュメモリチップ（ＦＭチップ）、スイッチ（ＳＷ））を特定するために番号を含む識別情報が使用されるが、識別情報として、番号を含まない情報が使用されても良い。
　また、以下の説明では、同種の要素を区別して説明する場合、要素名と参照符号との組合せに代えて、要素名と識別情報との組合せが使用されることがある。例えば、識別情報（識別番号）「０」のスイッチを、「スイッチ＃０」と表記することがある。
　また、以下の説明では、インタフェースデバイスを「Ｉ／Ｆ」と略記することがある。
　また、以下の説明では、不揮発半導体記憶媒体は、フラッシュメモリ（ＦＭ）であるとする。そのフラッシュメモリは、ブロック単位で消去が行われ、ページ単位でアクセスが行われる種類のフラッシュメモリ、典型的にはＮＡＮＤ型のフラッシュメモリであるとする。しかし、フラッシュメモリは、ＮＡＮＤ型に代えて他種のフラッシュメモリ（例えばＮＯＲ型）でも良い。また、フラッシュメモリに代えて、他種の不揮発半導体記憶媒体、例えば相変化メモリが採用されても良い。
　また、以下の説明では、不揮発半導体記憶媒体は、前述したように、ＮＡＮＤ型フラッシュメモリである。このため、ページとブロックという用語が使用される。また、或る論理領域（この段落において「対象論理領域」と言う）がライト先であり、且つ、対象論理領域に既にページ（この段落において「第１のページ」と言う）が割り当てられていて第１のページにデータが格納されている場合、対象論理領域には、第１のページに代えて、空きのページ（この段落において「第２のページ」と言う）が割り当てられ、第２のページにデータが書き込まれることになる。第２のページに書き込まれたデータが、対象論理領域にとって最新のデータであり、第１のページに格納されているデータは、対象論理領域にとって旧いデータとなる。以下、各論理領域について、最新のデータを「有効データ」と言い、旧いデータを「無効データ」と言うことがある。また、有効データを格納しているページを「有効ページ」と言い、無効データを格納しているページを「無効ページ」と言うことがある。
　さて、まず、本実施形態の概要を説明する。
　フラッシュメモリデバイス４００は、図２に示すように、例えば、１以上のフラッシュメモリパッケージ（フラッシュメモリＰＫＧ）１０を備える。フラッシュメモリＰＫＧ１０は、図３に示すように、複数のフラッシュメモリチップ（ＦＭチップ）３２を有する。
　フラッシュメモリＰＫＧ１０の媒体インタフェースの一例であるＦＭ　Ｉ／Ｆ制御部２４は、ＦＭチップ３２に対して、チップイネーブル信号（ＣＥ信号）、及び、そのＦＭチップ３２に書き込むデータ、そのデータのライト先とするアドレスを出力する。本実施形態においては、図４に示すように、ＦＭ　Ｉ／Ｆ制御部２４から出力されるＣＥ信号用の信号線２７は、複数のＦＭチップ３２に接続されるように配されている。ＦＭ　Ｉ／Ｆ制御部２４では、一つのＣＥ信号線２７に対して、一つの出力端子（ピン）があればよいので、ＦＭチップ３２の個数よりも少ない数のピンがあればよい。このため、ＦＭ　Ｉ／Ｆ制御部２４を含むＡＳＩＣ等の回路におけるピンの配置に必要な領域を低減することができる。
　また、本実施形態においては、図４に示すように、ＦＭ　Ｉ／Ｆ制御部２４から出力されるデータ、アドレス等の信号（ＣＥ信号以外の信号）が流れるバス（バス：制御線が含まれてないがバスということとする）２５は、それぞれスイッチ３１に接続されている。また、スイッチ３１には、Ｍ個（Ｍは２以上の整数、例えば、Ｍ＝４）のＦＭチップ３２がバス２８を介して接続されている。スイッチ３１は、バス２５と、いずれかのバス２８との接続を切り替えることができるようになっている。複数のＦＭチップ３２に対するリードとライトにおいては、バス２５を介してデータ、アドレス等がやり取りされるので、ＦＭ　Ｉ／Ｆ制御部２４では、バス２５が接続されるピンが確保されていればよい。したがって、ＦＭ　Ｉ／Ｆ制御部２４を含むＡＳＩＣ等の回路におけるピンの配置に必要な領域を低減することができる。また、バス２５と、複数のバス２８のいずれかをスイッチ３１により接続させるので、複数のバス２８が電気的に接続されている状態とはならない。このため、バス２５を介してＦＭチップ３２に接続される全体の配線における負荷容量を抑えることができ、ＦＭチップ３２との間のデータ交換の品質を比較的高くすることができる。
　次に、本実施形態を詳細に説明する。
　図１は、本実施形態に係る計算機システムの構成例を示す。
　計算機システムは、ストレージシステム１と、ホストコンピュータ（ホストともいう）２００とを有する。ストレージシステム１、ホスト２００の数は、それぞれ、１以上とすることができる。ストレージシステム１と、ホスト２００とは、通信ネットワーク（例えば、ＳＡＮ（Storage　Area　Network））を介して相互に接続されている。ストレージシステム１は、ホスト２００で利用されるデータを記憶する。ホスト２００は、各種処理を実行し、ストレージシステム１からデータを読み出したり、ストレージシステム１へデータを書き込んだりする。
　ストレージシステム１は、複数の記憶デバイスと、それら複数の記憶デバイスに接続されたＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ　Ａｒｒａｙ　ｏｆ　Ｉｎｄｅｐｅｎｄｅｎｔ　（ｏｒ　Ｉｎｅｘｐｅｎｓｉｖｅ）　Ｄｉｓｋｓの略））コントローラデバイス３００とを有する。
　複数の記憶デバイスは、複数種類の記憶デバイスを含む。少なくとも１種類の記憶デバイスは、１以上存在して良い。記憶デバイスとして、例えば、フラッシュメモリデバイス４００、ＳＳＤ（Solid　State　Drive）デバイス５００、ＨＤＤ（Hard　Disk　Drive）デバイス（ＳＡＳ：Serial Attached SCSI）６００及びＨＤＤデバイス（ＳＡＴＡ：Serial ATA）７００がある。
　ＲＡＩＤコントローラデバイス３００は、複数のＲＡＩＤコントローラ３０１を有する。各ＲＡＩＤコントローラ３０１は、フラッシュメモリデバイス４００、ＳＳＤデバイス５００、ＨＤＤデバイス（ＳＡＳ）６００及びＨＤＤデバイス（ＳＡＴＡ）７００と内部バスを介して接続されている。
　なお、ＲＡＩＤコントローラ３０１は、フラッシュメモリデバイス４００、ＳＳＤデバイス５００、ＨＤＤデバイス（ＳＡＳ）６００及びＨＤＤデバイス（ＳＡＴＡ）７００にとっての上位装置の一例である。ＲＡＩＤコントローラ３０１は、ＲＡＩＤコントローラ３０１にとっての上位装置（例えば、ホスト２００）からＩ／Ｏコマンドを受け、そのＩ／Ｏコマンドに従い、フラッシュメモリデバイス４００、ＳＳＤデバイス５００、ＨＤＤデバイス（ＳＡＳ）６００又はＨＤＤデバイス（ＳＡＴＡ）７００へのアクセス制御を行う。ＲＡＩＤコントローラ３０１は、フラッシュメモリデバイス４００、ＳＳＤデバイス５００、ＨＤＤデバイス（ＳＡＳ）６００、ＨＤＤデバイス（ＳＡＴＡ）７００のそれぞれの記憶領域をそれぞれ異なる記憶階層として管理し、データのライト先の論理領域に対して、いずれかの記憶階層の記憶領域を割当てる処理を行うようにしてもよい。
　ここで、ＳＳＤデバイス５００の方がフラッシュメモリデバイス４００よりもフラッシュメモリの書き込み可能回数が多い、一方、読み出し速度及びコスト面では、フラッシュメモリデバイス４００の方が優れているという特徴があるとする。このため、ＲＡＩＤコントローラ３０１は、リードが比較的頻繁に行われるデータを、フラッシュメモリデバイス４００に格納し、ライトが比較的頻繁に行われるデータを、ＳＳＤデバイス５００に格納してもよい。
　図２は、本実施形態に係るフラッシュメモリデバイスの構成例を示す。
　フラッシュメモリデバイス４００は、１以上の上位Ｉ／Ｆスイッチ（上位Ｉ／Ｆ　Ｓｗｉｔｃｈ）４０１と、１以上のフラッシュメモリパッケージ（ＰＫＧ）１０とを有する。上位Ｉ／Ｆスイッチ４０１は、ＲＡＩＤコントローラ３０１と、複数のフラッシュメモリＰＫＧ１０との間のデータの中継を行う。
　図３は、本実施形態に係るフラッシュメモリパッケージの構成例を示す。
　フラッシュメモリＰＫＧ１０は、主記憶メモリの一例としてＤＲＡＭ（Dynamic　Random　Access　Memory）１１を有し、また、ＦＭコントローラ２０と、複数（又は１つ）のＤＩＭＭ（Dual Inline Memory Module）３０とを有する。ＤＲＡＭ１１は、ＦＭコントローラ２０で使用するデータ等を記憶する。ＤＲＡＭ１１は、ＦＭコントローラ２０に搭載されていても良いし、ＦＭコントローラ２０とは別の部材に搭載されていても良い。
　ＦＭコントローラ２０は、例えば、１つのＡＳＩＣ（Application　Specific　Integrated　Circuit）で構成されており、ＣＰＵ２１と、内部バス２２と、上位Ｉ／Ｆ（インタフェース）２３と、複数（又は１つ）のＦＭ　Ｉ／Ｆ制御部２４とを有する。内部バス２２は、ＣＰＵ２１と、上位Ｉ／Ｆ２３と、ＤＲＡＭ１１と、ＦＭ　Ｉ／Ｆ制御部２４とを通信可能に接続する。
　上位Ｉ／Ｆ２３は、上位Ｉ／Ｆ　Ｓｗｉｔｃｈ４０１に接続され、上位装置との通信を仲介する。上位Ｉ／Ｆ２３は、例えば、ＳＡＳのＩ／Ｆである。ＦＭ　Ｉ／Ｆ制御部２４は、複数のＦＭチップ３２とのデータのやり取りを仲介する。本実施形態では、ＦＭ　Ｉ／Ｆ制御部２４は、ＦＭチップ３２とのやり取りを実行するバス（データバス等）を複数組有し、複数のバスを用いて、複数のＦＭチップ３２とのデータのやり取りを仲介する。本実施形態では、ＤＩＭＭ３０毎にＦＭ　Ｉ／Ｆ制御部２４が設けられ、ＦＭ　Ｉ／Ｆ制御部２４は、その制御部２４に接続されたＤＩＭＭ３０が有する複数のＦＭチップ３２との通信を仲介する。なお、ＦＭ　Ｉ／Ｆ制御部２４が担当するＤＩＭＭ３０の枚数は、２以上であってもよい。ＣＰＵ２１は、ＤＲＡＭ１１（又は図示しない他の記憶領域）に記憶されるプログラムを実行することによって、各種処理を実行することができる。ＣＰＵ２１は複数あってもよく、複数のＣＰＵ２１が各種処理を分担してもよい。ＣＰＵ２１による具体的な処理については、後述する。
　ＤＩＭＭ３０は、１以上のＳＷ３１と、複数のＦＭチップ３２とを有する。ＦＭチップ３２は、例えば、ＭＬＣ（Multi　Level　Cell）型のＮＡＮＤフラッシュメモリチップである。ＭＬＣ型のＦＭチップは、ＳＬＣ型のＦＭチップと比べて書き換え可能な回数が劣るが、１セルあたりの記憶容量が多いという特徴を有している。
　ＳＷ３１は、ＦＭ　Ｉ／Ｆ制御部２４と、データバスを含むバス２５を介して接続されている。本実施形態では、ＳＷ３１は、ＦＭ　Ｉ／Ｆ制御部２４に接続されるデータバスを含む一組のバス２５に対して、一つ対応するように設けられている。また、ＳＷ３１は、複数のＦＭチップ３２とデータバスを含むバス２８を介して接続されている。ＳＷ３１は、ＦＭ　Ｉ／Ｆ制御部２４からのバス２５と、いずれかのＦＭチップ３２のバス２８とを選択的に切り替えて接続できるようになっている。ここで、ＤＩＭＭ３０に、ＳＷ３１と、複数のＦＭチップ３２とが設けられ、配線がされているので、これらを接続するためのコネクタを別に用意せずともよく、必要なコネクタ数を低減することが期待できる。
　なお、図３によれば、ＦＭチップ３２が別のＦＭチップ３２を介することなくＳＷ３１に接続されているが、ＦＭチップ３２が別のＦＭチップ３２を介してＳＷ３１に接続されても良い。すなわち、ＳＷ３１に、直列になった２以上のＦＭチップ３２が接続されても良い。
　図４は、本実施形態に係るフラッシュメモリパッケージの一部の詳細な構成例を示す。
　ＦＭ　Ｉ／Ｆ制御部２４は、ＥＣＣ（Error　Correcting　Code）回路２４１と、制御レジスタ２４２と、ＦＭ／ＳＷ制御部２４３と、バッファ２４４と、ＦＭバスプロトコル制御部（図では「プロトコル１、プロトコル２」のように表記）２４６と、ＤＭＡ（Direct　Memory　Access）部２４７とを有する。本実施形態では、バッファ２４４、ＦＭバスプロトコル制御部２４６、及びＤＭＡ部２４７の組を、ＦＭＩ／Ｆ制御部２４が担当するデータバスの数分（例えば、２組）備えている。
　ＤＲＡＭ１１では、後述するように、ライト対象のデータが複数のデータ要素に分割される。ＥＣＣ回路２４１は、ＤＲＡＭ１１からライト対象のデータ要素を読み出し、ライト対象のデータ要素に対応する（例えば付加される）誤り訂正符号を生成する誤り訂正処理を実行し、ライト対象のデータ要素と、そのデータ要素に対応する誤り訂正符号とをバッファ２４４に書き込む。
　また、ＥＣＣ回路２４１は、バッファ２４４からリード対象のデータ要素とそのデータ要素に対応する誤り訂正符号とを含むデータを読み出し、リード対象データ要素に誤りが発生しているか否かをそのデータ要素に対応する誤り訂正符号を用いて判断する。その判断の結果が肯定の場合、ＥＣＣ回路２４１は、リード対象データ要素の誤りを訂正する誤り訂正処理を実行する。ＥＣＣ回路２４１は、ＤＲＡＭ１１に、リード対象のデータを格納する。
　本実施形態では、ＥＣＣ回路２４１は、複数のデータバスに接続される複数のＦＭチップ３２に対する誤り訂正符号生成処理、誤り訂正処理を担当する。なお、誤り訂正符号生成処理を実行する符号生成回路部、誤り訂正処理を実行する誤り訂正回路部は、一つであってもよく、複数であってもよい。符号生成回路部及び／又は誤り訂正回路部の数を抑えると、ＦＭ　Ｉ／Ｆ制御部２４の大きさを抑えることができる。なお、符号生成回路部については、回路規模が比較的小さいので、符号生成回路部は複数存在してもよい。いずれのケースでも、少なくとも誤り訂正回路部が、複数のデータバスについて共通なので、回路規模の軽減を期待することができる。
　制御レジスタ２４２は、ＦＭチップ３２に対するアクセスを制御するために必要な情報を記憶する。アクセスを制御するために必要な情報は、例えば、ＣＰＵ２１の制御、ＦＭバスプロトコル制御部２４６により設定される。
　ＦＭ／ＳＷ制御部２４３は、制御レジスタ２４２の設定に応じて、ＤＩＭＭ３０の複数のＳＷ２６を切り替える信号（切替信号）と、アクセス対象のＦＭチップ３２を選択するチップイネーブル信号（ＣＥ信号）とを出力する。本実施形態では、ＦＭ／ＳＷ制御部２４３には、複数のＣＥ信号線２７（２７－１、２７－２、２７－３）と、それら複数のＣＥ信号線２７に共通の、切替信号用の信号線２６（切替信号線）が接続されている。各ＣＥ信号線２７は、異なるＳＷ３１の配下にある異なるＦＭチップ３２に接続される。
　ＦＭ／ＳＷ制御部２４３に接続された切替信号線２６は、ＤＩＭＭ３０の複数のＳＷ３１（ＳＷ１、ＳＷ２）に接続される。これにより、複数のＳＷ３１には、同じ切替信号が供給されることとなる。例えば、同一のＤＩＭＭ３０における複数のＳＷ３１の全てについて、同一番号のピンには、同一のＣＥ信号線２７に接続されたＦＭチップ３２が接続されているとする。このケースでは、それら複数のＳＷ３１が同じ切替信号を受信すれば、各ＳＷ３１の接続先を、同一のＣＥ信号線２７に接続されたＦＭチップ３２とすることができる。故に、複数のデータ要素の書込み先を、同一のＣＥ信号線２７に接続された複数のＦＭチップ３２にすることができ、以って、それら複数のデータ要素を並行して書き込むことが期待できる。
　ＦＭ／ＳＷ制御部２４３に接続されたＣＥ信号線２７は、複数のＳＷ３１が担当する複数のＦＭチップ３２に対して接続されている。本実施形態では、ＣＥ信号線２７－１は、ＦＭ＃１－１と、ＦＭ＃２－１とに接続され、ＣＥ信号線２７－２は、ＦＭ＃１－２と、ＦＭ＃２－２とに接続され、同様に、ＣＥ信号線２７－Ｎは、ＦＭ＃１－Ｎと、ＦＭ＃２－Ｎとに接続されている。このような構成により、同一のＣＥ信号線２７に接続された複数のＦＭチップ３２には、ＣＥ信号が、ほぼ同時に供給されることとなる。このため、これらＦＭチップ３２は、略同時に並行して動作することができる。本実施形態においては、切替信号が供給されると、ＳＷ＃１及び＃２では、それぞれ同一のＣＥ信号線２７に接続されているＦＭチップ３２のデータバスを含むバスが、ＦＭ　Ｉ／Ｆ制御部２４に接続されるように切り替えられる。
　バッファ２４４は、ＦＭチップ３２へのライト対象データ要素及びそれの誤り訂正符号を一時的に記憶する。また、バッファ２４４は、ＦＭチップ３２から読み出したリード対象データ要素及びそれの誤り訂正符号を一時的に記憶する。
　ＤＭＡ２４７は、バッファ２４４に記憶されたライト対象データ要素及びそれの誤り訂正符号を読み出して、それらをＦＭチップ３２に書き込む。また、ＤＭＡ２４７は、ＦＭチップ３２からリード対象データ要素及びそれの誤り訂正符号を読み出して、それらをバッファ２４４に書き込む。
　ＦＭバスプロトコル制御部２４６は、制御レジスタ２４２の設定に従って、ＦＭチップ３２に、コマンド（リードコマンド、プログラムコマンド）を発行（出力）する。また、ＦＭバスプロトコル制御部２４６は、コマンドに対するＦＭチップ３２の動作結果（ステータス）を確認し、動作結果を制御レジスタ２４２に設定する。
　ＤＭＡ２４７には、データバスが接続され、ＦＭバスプロトコル制御部２４６には、コマンド用の信号線が接続され、データバス、コマンド用の信号線等を含むバス２５が、ＳＷ３１に接続される。
　ＳＷ３１には、切替信号線２６が接続されるとともに、データバスを含むバス２５が接続される。本実施形態では、ＳＷ＃１及び＃２には、同一の切替信号線２６が接続される。また、ＳＷ３１には、複数のＦＭチップ３２に繋がるデータバスを含むバス２８が接続されている。ＳＷ３１は、切替信号線２６により供給される切替信号に基づいて、複数のバス２８のいずれか１つを選択的にバス２５に接続する。このＳＷ３１によると、１つのバス２５により複数のＦＭチップ３２に対するアクセスを実行することができようになる。また、ＳＷ３１は、複数のバス２８のいずれか１つを選択的にバス２５に接続するので、信号を送信する際におけるバスの負荷容量を抑えることができ、信号の品質を高品質に維持することができる。本実施形態においては、切替信号が供給されると、ＳＷ＃１及び＃２では、それぞれ同一のＣＥ信号線２７に接続されているＦＭチップ３２のデータバスを含むバス２８が、ＦＭ　Ｉ／Ｆ制御部２４に繋がるバス２５に接続されるように切り替えられる。
　図５は、本実施形態に係る書込み処理の第１の例を説明する図である。
　ＦＭコントローラ２０が、ライト対象のデータ（ライトデータ）を、ＤＲＡＭ１１へ格納し、ライトデータを、複数のデータ要素（＃０～＃６等）に分割し、それら複数のデータ要素を複数のＦＭチップ３２へ転送する。ここで言う「ライトデータ」は、典型的には、ホスト２００からＲＡＩＤコントローラ３０１が受けたデータの一部又は全部である。また、データ要素のサイズは、ＦＭチップ３２のページサイズと、ＥＣＣのサイズとに基づくサイズである。データ要素が圧縮されてページに格納される場合には、データ要素のサイズはページサイズ以上であっても良い。ページには、データ要素とＥＣＣが格納される。
　以下、書込み処理の具体例を詳細に説明する。
　まず、ＦＭコントローラ２０（例えばＣＰＵ２１）は、ＳＷ＃１を切り替えて、ＦＭチップ＃１－１とバス２５－１とを接続し、バス２５－１を介して、ＦＭチップ＃１－１へデータ要素＃０を転送する。データ要素＃０は、ＦＭチップ＃１－１のページ＃０００に書き込まれる。また、ＦＭコントローラ２０（例えばＣＰＵ２１）は、ＳＷ＃２を切り替えて、ＦＭチップ＃２－１とバス２５－２とを接続し、バス２５－２を介してＦＭチップ＃２－１へデータ要素＃１を転送する。データ要素＃１はＦＭチップ＃２－１のページ＃１００へ書き込まれる。なお、ＦＭコントローラ２０は、ＦＭチップ＃１－１及び＃２－１に接続されたＣＥ信号線２７－１を介してＣＥ信号を送信して良い。これにより、ＦＭチップ＃１－１及び＃２－１にデータ要素＃０及び＃１を並行して書き込むことができる。
　同様にして、ＦＭコントローラ２０は、ＳＷ＃３を切り替えて、ＦＭチップ＃３－１へデータ要素＃２を転送し、ＳＷ＃４を切り替えて、ＦＭチップ＃４－１へデータ要素＃３を転送する。なお、ＦＭコントローラ２０は、ＦＭチップ＃３－１及び＃４－１が接続されたＣＥ信号線２７を介してＣＥ信号を送信して良い。これにより、ＦＭチップ＃３－１及び＃４－１にデータ要素＃２及び＃３を並行して書き込むことができる。
　続いて、ＦＭコントローラ２０は、バス２５－１を介して、ＦＭチップ＃１－１へデータ要素＃４を転送する。データ要素＃４はＦＭチップ＃１－１のページ００１に書き込まれる。同様に、ＦＭコントローラ２０は、ＦＭチップ＃２－１へデータ要素＃５を転送し、ＦＭ＃３－１へデータ要素＃６を転送する。
　ここで、ＦＭコントローラ２０がＦＭチップ＃１－１へデータ要素＃０を転送すると、バス２５－１がビジー状態となり、ビジー状態の間はバス２５－１を介してデータを転送することはできない。また、ＦＭチップ＃１－１へ転送されたデータ要素＃０は、ＦＭ＃１－１内のバッファ（図示せず）へ格納された後に、ページ＃０００へ書き込まれる。ＦＭ＃１－１は、バッファに格納されたデータ要素＃０の書き込みが完了するまで、ビジー状態となる。一般に、ライト処理の場合、ＦＭチップ３２のビジー状態の時間は、バス２５のビジー状態の時間よりも長い。このため、ＦＭコントローラ２０がデータ要素＃４をＦＭチップ＃１－１に転送する際、ＦＭチップ＃１－１がビジー状態である場合もあるが、この場合には、ＦＭコントローラ２０は、ＦＭチップ＃１－１のビジー状態が解除されてからデータ要素＃４を転送する。
　なお、上記の流れにおいて、ＤＲＡＭ１１上のデータ要素（例えば＃０）は、そのデータ要素の転送先のＦＭチップ３２（例えば＃１－１）が接続されているＳＷ３１（例えば＃１）に接続されているバッファ２４４（例えば＃１）に格納される。ＣＰＵ２１からの指令により、プロトコル制御部２４６（例えば＃１）が、ＤＭＡ２４７（例えば＃１）に起動をかける。起動したＤＭＡ２４７が、バッファ２４４（例えば＃１）内のデータ要素（例えば＃０）を、そのデータ要素の格納先のＦＭチップ３２（例えば＃１－１）に転送する。データ要素（例えば＃０）がＦＭチップ３２（例えば＃１－１）に書きこまれれば、そのＦＭチップ３２（例えば＃１－１）から完了ステータスがプロトコル制御部２４６（例えば＃１）に送られる。プロトコル制御部２４６（例えば＃１）は、その完了ステータスを受けたことを表す情報を、制御レジスタ２４２に書き込んで良い。ＣＰＵ２１は、制御レジスタ２４２を参照することで、ＦＭチップ３２（例えば＃１－１）にデータ要素（例えば＃０）が書き込まれたことを知ることができる。
　以上のように、ＦＭコントローラ２０は、ライトデータを複数のデータ要素に分割し、連続した２以上のデータ要素を順次異なるＦＭチップ３２に転送する。このため、バス２５及びＦＭチップ３２がビジー状態の時間を利用して、他のバス及び他のＦＭチップ３２に対してデータを転送することができるので、効率的にデータを転送することが可能となる。
　なお、さらに別のライトデータがＤＲＡＭ１１に格納された場合には、ＦＭコントローラ２０は、直前回のライトデータの末端のデータ要素が格納されるページを含んだＦＭチップ３２（例えば＃１－１）の次のＦＭチップ３２（例えば＃２－１）から、その別のライトデータを格納していく。別のライトデータも、複数のデータ要素に分割され、それら複数のデータ要素が並行して書き込まれる。そして、ＦＭチップ＃１－１、＃２－１、＃３－１及び＃４－１（つまり１段目のＦＭチップ群）の末端ページまでデータ要素が書き込まれた場合には、ＦＭコントローラ２０は、各ＳＷ３１の接続先を、１段目のＦＭチップ群に属するＦＭチップ３２から別の段のＦＭチップ群に属するＦＭチップ（例えば、２段目のＦＭチップ群に属するＦＭチップ＃１－２、＃２－２、＃３－２、４－２）に切り替え、そのＦＭチップ３２にデータ要素を転送する。この後、格納されたライトデータに対する上書きライト（フラッシュメモリデバイス４００が提供する論理アドレス空間の同一の論理領域をライト先としたライト）が発生した場合には、ＦＭコントローラ２０は、ＳＷ３１を切り替えて、ｎ段目のＦＭチップ群、（ｎ＋１）段目のＦＭチップ群、…にデータを分散して転送することとなる（ｎは１以上の整数）。この処理において、ＦＭコントローラ２０は、ｎ段目のＦＭチップ群のＦＭチップ３２がビジー状態であるときに、（ｎ＋１）段目のＦＭチップ群のＦＭチップ３２にデータ要素を転送して良い。
　本実施形態では、前述したように、ＣＥ信号線２７が、複数のＦＭチップ３２（正確には、異なるＳＷ３１に接続された複数のＦＭチップ３２）で共有されている。ＦＭコントローラ２０は、ＳＷ＃１を切り替えてＦＭチップ＃１－１とバス２５－１を接続し、ＳＷ＃２を切り替えてＦＭチップ＃２－１とバス２５－２とを接続することで、ＦＭ＃１－１とＦＭ＃２－１に並行して連続した２つのデータ要素＃０及び＃１を転送することができる。さらに、ＦＭコントローラ２０は、データ要素＃０をＦＭチップ＃１－１へ、データ要素＃１をＦＭチップ＃２－１へ転送した後、ＣＥ信号線２７－１を介しＣＥ信号を送信することで、ＦＭチップ＃１－１とＦＭチップ＃２－１を同時に（並行して）起動する。これにより、ＦＭチップ＃１－１（＃２－２）は、受信したデータ要素＃０（＃１）を書き込む。
　つまり、ＦＭコントローラ２０は、ライトデータを複数のデータ要素に分割し、ＳＷを順次に選択し、ＳＷの接続先を同一のＣＥ信号線に接続されたＦＭチップ３２とし、連続した２以上のデータ要素を、同一のＣＥ信号に接続された２以上のＦＭチップ３２にそれぞれ並行して転送し、その同一のＣＥ信号線を介してＣＥ信号を送信する。これにより、より効率良くライトデータを書き込むことができる。ＦＭコントローラ２０が複数のデータ要素を転送する際、各ＳＷを、それぞれ独立して切り替えるよう制御してもよいし、同期して切り替えるよう制御してもよい。
　図１５は、本実施形態に係る論理アドレス層と物理層との関係の一例を示す。
　論理アドレス層１４０１は、フラッシュメモリデバイス４００が上位装置（例えば、ＲＡＩＤコントローラ３０１又はホスト２００）に提供する論理アドレス空間である。ここで、論理アドレスとは、例えば、ＬＢＡ（Logical　Block　Address）で良い。論理アドレス空間１４０１は、複数の論理領域１４１１に分割されて管理される。
　物理層１４０５は、複数のＦＭチップ３２が有する記憶空間であり、複数のブロック１４５２で構成されている。各ブロック１４５２は、複数のページ１４５３で構成されている。
　論理領域１４１１は、物理ページ１４５３に関連付けられる。どの論理領域１４１１にどのページ１４５３が対応しているかを表す論理物理変換情報は、例えば、ＦＭコントローラ２０が有する記憶領域（例えばＤＲＡＭ１１）に記憶される。その情報は、１以上のＦＭチップ３２にバックアップされても良い。
　例えば、図１５においては、ＬＢＡ０ｘ００から０ｘ０７までの論理領域１４１１は、ＦＭチップ＃１－１のブロック＃００のページ＃０００に割り当てられ、ＬＢＡ０ｘ０８から０ｘ０Ｆまでの論理領域１４１１は、ＦＭチップ＃２－１のブロック＃１０のページ＃１００に割り当てられている。このように、フラッシュメモリデバイス２０にとっての上位装置の１つであるＲＡＩＤコントローラ３０１から、ＬＢＡ０ｘ００から０ｘ０７までのいずれかのＬＢＡを指定したリード要求が発行された場合は、ＦＭコントローラ２０は、そのリード要求を受け、そのリード要求に従い、論理物理変換情報に基づいて、ページ＃０００からデータ要素をリードし、そのリードしたデータ要素を上位装置に返す。
　図１７は、論理物理変換情報の構成例を示す。
　論理物理変換情報Ｔ６０１は、ページ毎に、ページを有するブロックの番号、ページの番号、ページの属性（有効ページ、無効ページ又は空きページ）、及び、ページの割当て先の論理領域の論理アドレス（例えば先頭アドレス）を含む。ＣＰＵ２１は、この情報Ｔ６０１を参照することにより、どのＦＭチップに空きブロックがあるか、どのＦＭチップ群におけるブロックが最も有効ページが少ないブロックであるか、及び、どの論理領域にどのページが割り当てられているか等を特定することができる。なお、この段落で言う「ＦＭチップ群」は、１以上のＦＭチップ３２であり、例えば、同一のＦＭ　Ｉ／Ｆ制御部２４に接続されている複数のＦＭチップ３２、同一のＳＷ３１に接続されている複数のＦＭチップ３２、或いは、特定のＦＭチップ３２である。
　ところで、ＲＡＩＤコントローラ３０１がホスト２００から指定される論理アドレスと、ＲＡＩＤコントローラ３０１がフラッシュメモリデバイス４００に指定する論理アドレスは同一であっても良いが、本実施形態では、それらは異なる。
　以下、ＦＭコントローラ２０によるライトデータの分散ライトと、ＲＡＩＤコントローラ３０１によるＲＡＩＤのストライピングとの違いの一例を、図１６を参照して説明する。
　図１６は、本実施形態に係るユーザアドレス空間と論理アドレス空間との関係の一例を示す。
　ユーザアドレス空間３００１は、ＬＵ（Ｌｏｇｉｃａｌ　Ｕｎｉｔ）番号とその論理アドレス（ＬＢＡ）によって決定される。同図においては、ＬＵ３０１１が複数あり、各ＬＵ３０１１は、複数の論理ブロック３０２１で構成されている。論理ブロック３０２１は、異なる複数のフラッシュストレージ論理空間３００２の同一論理アドレスの複数の論理ブロック３０２２に割り当てられている。１以上の論理ブロック３０２２で前述した論理領域１４１１（図１５参照）が構成されている。フラッシュストレージ論理空間３００２は、典型的には、フラッシュメモリデバイス４００が提供する論理アドレス空間１４０１である。
　同図によれば、ユーザアドレス空間３００１に関してのストライピングは、１つの論理ブロック３０２１が、異なる複数のフラッシュストレージ論理空間３００２に跨っていることを意味する。一方、フラッシュストレージ論理空間３００２（論理アドレス空間１４０１）に関してのストライピングは、図１５によれば、アドレスの連続する２以上の論理領域１４１１が、ＣＥ信号線２７を共通にする異なる２以上のＦＭチップ３２に跨っていることを意味する。
　なお、ＬＵ３０１１は、Ｔｈｉｎ　Ｐｒｏｖｉｏｎｉｎｇに従う仮想的なＬＵ（ＴＰ－ＬＵ）の領域に割り当てられるセグメントを含んだプールＬＵでも良い。プールＬＵは、容量プールを構成するＬＵであって、複数のセグメントに分割して管理される。ＴＰ－ＬＵの領域に対してセグメントが割り当てられる。この場合、セグメントが、１以上の論理ブロック３０２１で構成されていて良い。
　図６は、本実施形態に係る書込み処理の第２の例を説明する図である。
　ホスト＃Ａのデータ要素＃Ａ（例えば、ページサイズ以下のライトデータ、又は、ライトデータにおける末尾のデータ要素）を書き込む処理と、ホスト＃Ｂのデータ要素＃Ｂ（例えば、ページサイズ以下のライトデータ、又は、ライトデータにおける先頭のデータ要素）を書き込む処理とが発生した場合には、ＦＭコントローラ２０は、ＦＭチップ３２にデータ要素＃Ａを格納させ、そのＦＭチップ３２と同一のＣＥ信号線２７に接続されている別のＦＭチップ３２にデータ要素＃Ｂを格納させるように決定し、データ要素＃Ａ及び＃ＢをそれらのＦＭチップ３２にほぼ同時に（並行して）書き込ませる。これにより、複数のホストからのデータを迅速に書き込むことができる。
　図７は、フラッシュメモリデバイス４００の正面上方からの斜視図の一例である。
　フラッシュメモリデバイス４００は、規格化された幅１９インチのラックにマウントできる形状となっているフラッシュメモリデバイス４００の高さは、例えば、２Ｕとなっている。フラッシュメモリデバイス４００は、例えば、フラッシュメモリＰＫＧ１０を１２個（３列×４段）装填できるようになっている。
　図８は、フラッシュメモリＰＫＧ１０の上面側からの斜視図の一例であり、図９は、フラッシュメモリＰＫＧ１０の下面側からの斜視図の一例である。
　フラッシュメモリＰＫＧ１０の上面側においては、ＡＳＩＣであるＦＭコントローラ２０がそのＰＫＧ１０の平面方向においてほぼ中央に配置され、その手前側及び奥側に、それぞれ２個ずつＤＩＭＭ３０が配置されている。また、フラッシュメモリＰＫＧ１０の下面側においては、ＦＭコントローラ２０の下面の領域に対して、その手前側及び奥側にそれぞれ２個のＤＩＭＭ３０が配置されている。従って、フラッシュメモリＰＫＧ１０には、８個のＤＩＭＭが配置されている。このように、ＦＭコントローラ２０をほぼ中央に配置しているので、ＦＭコントローラ２０から各ＤＩＭＭ３０への配線の長さをほぼ均等にすることができる。
　図１０は、ＤＩＭＭ３０の概略構成の一例を示す。
　ＤＩＭＭ３０は、例えば、８個のＦＭチップ３２と、２個のＳＷ３１とを備える。１個のＳＷ３１が４個のＦＭチップ３２へのバスの切替を行うようになっている。
　なお、ＤＩＭＭ３０が有するＦＭチップ３２の数及びＳＷ３１の数は、図１０に示す数に限られない。
　また、ＤＩＭＭ３０は、ＥＣＣ回路３４が備えてもよい。また、ＦＭ３２毎にＥＣＣ回路３５が備えられてもよい。ＤＩＭＭ３０または、ＦＭ３２がＥＣＣ回路を備える場合は、ＦＭ　ＩＦ制御部２４がＥＣＣ回路２４１を備えなくてもよい。
　次に、フラッシュメモリＰＫＧ１０における動作を説明する。以下では、ＦＭ　ＩＦ制御部２４がＥＣＣ回路２４１を備える場合の処理を説明するが、ＤＩＭＭ３０またはＦＭ３２がＥＣＣ回路を備える場合は、ＤＩＭＭ３０またはＦＭ３２のＥＣＣ回路が誤り訂正処理を行う。
　図１１は、チップリード処理のフローチャートの一例である。
　チップリード処理とは、ＦＭチップ３２からデータ要素を読み出す処理である。ここで、チップリード処理の前においては、ＦＭコントローラ２０のＣＰＵ２１が、リード対象のＦＭチップ３２を特定し、その特定したＦＭチップ３２からデータ要素を読み出すための制御用の設定をＦＭ　Ｉ／Ｆ制御部２４の制御レジスタ２４２に対して行う。
　まず、ＦＭ／ＳＷ制御部２４３が、リード元のＦＭチップ３２にバス２５が接続されるように、ＳＷ３１の切替信号を切替信号線２６により送信する。これにより、ＳＷ３１が接続を切り替えて、リード元のＦＭチップ３２がバス２５に接続されるようにする（ステップ１２０１）。
　ＦＭ／ＳＷ制御部２４３が、リード元のＦＭチップ３２に繋がるＣＥ信号線２７を介してＣＥ信号を駆動して、リード対象のＦＭチップ３２をアクティブにする（ステップ１２０２）。次いで、ＦＭバスプロトコル制御部２４６は、バス２５を介してリードコマンドを発行する（ステップ１２０３）。これにより、リードコマンドは、バス２５、ＳＷ３１、バス２８を介してリード元のＦＭチップ３２に送信される。次いで、ＤＭＡ２４７が、リード元のＦＭチップ３２からリード対象のデータ要素を読み出して、そのデータ要素をバッファ２４４に格納する（ステップ１２０４）。
　次いで、ＦＭバスプロトコル制御部２４６は、ＦＭチップ３２からコマンドに対するステータスを取得し、ステータスを制御レジスタ２４２に格納する。ＣＰＵ２１は、制御レジスタ２４２を参照して、リードが正常に終了していることをチェックし（ステップ１２０５）、正常終了している場合には、ＥＣＣ回路２４１により、バッファ２４４に読み出したデータ要素に対して誤り訂正処理を行わせ、ＤＲＡＭ１１に転送させる（ステップ１２０６）。これにより、ＤＲＡＭ１１には、読み出し対象のデータ要素が格納される。なお、これ以降に、ＣＰＵ２１がＤＲＡＭ１１からリード対象のデータを読み出して、上位の装置に送信することとなる。
　図１２は、チップライト処理のフローチャートの一例である。
　チップライト処理とは、ＦＭチップ３２にデータ要素を書き込む処理である。ここで、チップライト処理の前においては、ＦＭコントローラ２０のＣＰＵ２１が、ライト対象のＦＭチップ３２を特定し、その特定したＦＭチップ３２にデータ要素をライトするための制御用の設定を、ＦＭ　Ｉ／Ｆ制御部２４の制御レジスタ２４２に対して行う。また、ライト対象のデータ要素は、ＣＰＵ２１により、ＤＲＡＭ１１に格納されている。
　ＣＰＵ２１は、ＤＲＡＭ１１からライト対象のデータ要素を読み出し、そのデータ要素をＥＣＣ回路２４１に渡す。ＥＣＣ回路２４１は、ライト対象のデータ要素に対応するＥＣＣを生成し、ライト対象のデータ要素とＥＣＣとを含むデータ（ここで、この処理フローにおいては、ライトデータという）をバッファ２４４へ格納する（ステップ１３０１）。
　次いで、ＦＭ／ＳＷ制御部２４３が、ライト先のＦＭチップ３２にバス２５が接続されるように、ＳＷ３１の切替信号を切替信号線２６により送信する。これにより、ＳＷ３１が接続を切り替えて、ライト先のＦＭチップ３２がバス２５に接続されるようにする（ステップ１３０２）。
　ＦＭ／ＳＷ制御部２４３が、ライト先のＦＭチップ３２に繋がるＣＥ信号線を介してＣＥ信号を駆動して、ライト先のＦＭチップ３２をアクティブにする（ステップ１３０３）。次いで、ＦＭ　Ｉ／Ｆサブ制御部２４６は、バス２５を介してプログラムコマンド（ライトコマンド）を発行する（ステップ１３０４）。これにより、プログラムコマンドは、バス２５、ＳＷ３１、バス２８を介してライト先のＦＭチップ３２に送信される。次いで、ＤＭＡ２４７が、バッファ２４４からライトデータを読み出して、そのデータをＦＭチップ３２に転送する（ステップ１３０５）。
　次いで、ＦＭバスプロトコル制御部２４６は、ＦＭチップ３２からコマンドに対するステータスを取得し、ステータスを制御レジスタ２４２に格納する。ＣＰＵ２１は、制御レジスタ２４２を参照して、ライトが正常に終了していることをチェックし（ステップ１３０６）、正常終了している場合には、処理を終了する。
　図１３は、チップ多重ライト処理のフローチャートの一例である。
　チップ多重ライト処理とは、複数のＦＭチップに複数のデータ要素を並行して書き込む処理である。ここで、チップ多重ライト処理の前においては、ＦＭコントローラ２０のＣＰＵ２１が、ライト先の複数のＦＭチップ３２を特定し、それらのＦＭチップ３２にライトするための制御用の設定を、ＦＭ　Ｉ／Ｆ制御部２４の制御レジスタ２４２に対して行う。本実施形態では、同一のＣＥ信号線２７に接続されている複数のＦＭチップ３２がライト先として特定される。また、ライト対象のデータ要素は、ＣＰＵ２１により、ＤＲＡＭ１１に格納されている。
　ＣＰＵ２１は、ＦＭチップ３２（ここでは、例えば、ＳＷ＃１に接続されているＦＭチップ＃１－１とする）にライトするライト対象のデータ要素をＤＲＡＭ１１から読み出して、そのデータ要素をＥＣＣ回路２４１に渡す。ＥＣＣ回路２４１は、そのライト対象のデータ要素に対応するＥＣＣを生成し、ライト対象のデータ要素とＥＣＣとを含むデータ（この処理フローにおいては、ライトデータという）をバッファ＃１へ格納する（ステップ１４０１）。次いで、ＦＭチップ＃１－１と同じＣＥ信号線２７－１に接続されているＦＭチップ３２（例えば、ＳＷ＃２に接続されているＦＭチップ＃２－１）にライトするライト対象のデータ要素をＤＲＡＭ１１から読み出して、そのデータ要素をＥＣＣ回路２４１に渡す。ＥＣＣ回路２４１は、そのライト対象のデータ要素に対応するＥＣＣを生成し、そのライト対象のデータ要素とＥＣＣとを含むデータ（ライトデータ）をバッファ＃２へ格納する（ステップ１４０２）。
　次いで、ＦＭ／ＳＷ制御部２４３が、ライト先の複数のＦＭチップ＃１－１及び＃２－１にバス２５－１及び２５－２が接続されるように、ＳＷ＃１及び＃２の切替信号を切替信号線２６により送信する。これにより、ＳＷ＃１及び＃２が、接続を切り替えて、ライト先の複数のＦＭチップ＃１－１及び＃２－１が、バス２５－１及び２５－２に接続されるようにする（ステップ１４０３）。
　ＦＭ／ＳＷ制御部２４３が、ライト先のＦＭチップ＃１－１及び＃２－１に繋がるＣＥ信号線２７－１を介してＣＥ信号を駆動して、そのＣＥ信号線２７－１に接続されている複数のＦＭチップ３２をアクティブにする（ステップ１４０４）。
　次いで、ＦＭ　Ｉ／Ｆサブ制御部＃１は、バス２５－１を介してプログラムコマンド（ライトコマンド）を発行する（ステップ１４０５）。これにより、プログラムコマンドは、バス２５－１、ＳＷ＃１、バス２８を介して、ライト先のＦＭチップ＃１－１に送信される。また、これと並行して、ＦＭ　Ｉ／Ｆサブ制御部＃２は、バス２５－２を介してプログラムコマンド（ライトコマンド）を発行する（ステップ１４０６）。これにより、プログラムコマンドは、バス２５－２、ＳＷ＃２、バス２８を介して、ライト先のＦＭチップ＃２－１に送信される。
　次いで、ＤＭＡ＃１が、バッファ＃１からライトデータを読み出し、そのデータをＦＭチップ＃１－１に転送するとともに、ほぼ同時に（並行して）、ＤＭＡ＃２が、バッファ＃２からライトデータを読み出し、そのデータをＦＭチップ＃２－１に転送する（ステップ１３０７）。
　次いで、ＦＭバスプロトコル制御部２４６は、ＦＭチップ＃１－１及び＃２－１からコマンドに対するステータスを取得し、ステータスを制御レジスタ２４２に格納する。ＣＰＵ２１は、制御レジスタ２４２を参照して、ライトが正常に終了していることをチェックし（ステップ１３０８）、正常終了している場合には、処理を終了する。
　この多重ライト処理によると、複数のＦＭチップ３２に対して、ほぼ同時に（並行して）、複数のデータ要素をライトすることができるので、ライト処理に要する時間を短縮することができる。
　なお、チップライト処理及びチップ多重ライト処理のいずれにおいても、消去回数を均等にするべくウェアレベリング処理を行うことができる。ウェアレベリング処理は、それらのライト処理とは非同期に行われても良い。
　ライト処理と非同期に行われるウェアレベリング処理によれば、例えば、任意のタイミングで、ＦＭコントローラ２０（例えばＣＰＵ２１）が、消去回数が最も多いブロックを選択し、その選択したブロック内の有効ページから、消去回数が最も少ないブロックに有効データを移動する。移動元のブロックと移動先のブロックは、同一のＦＭチップ３２にあっても良いし、異なるＦＭチップ３２にあっても良い。後者の場合、異なるＦＭチップ３２は、ＣＥ信号線２７が共通であることが望ましい。
　ライト処理において行われるウェアレベリング処理によれば、ＦＭコントローラ２０は、ライト先のＦＭチップ３２から消去回数の最も少ないブロックを書き込み先として選択し、そのブロックにデータ要素を書き込む。なお、この処理では、例えば、図１３或いは図１４において、ＦＭコントローラ２０は、ＣＥ信号線２７を選択する段階で、最も消去回数合計が少ないＣＥ信号線２７を選択し、そのＣＥ信号線２７に接続されているＦＭチップ３２から、そのＦＭチップ３２において最も消去回数が少ないブロックが選択して良い。ＦＭコントローラ２０の記憶領域（例えばＤＲＡＭ１１）は、図１９に例示する消去管理情報１９０１を記憶して良い。この情報１９０１は、ＣＥ信号線２７毎及びブロック毎に、ブロックの消去回数を表す。ＣＥ信号線２７の消去回数合計とは、そのＣＥ信号線２７を共通にする全てのＦＭチップ３２の全てのブロックの消去回数の合計である。ブロックに対して消去処理を行った場合、ＦＭコントローラ２０は、そのブロックに対応する消去回数と、そのブロックを有するＦＭチップ３２が接続されているＣＥ信号線２７に対応する消去回数合計とを更新して良い。この情報１９０１から、各ブロックの消去回数と、各ＣＥ信号線２７についての消去回数合計とを特定することができる。
　次に、リクラメーション処理、すなわち、消去処理可能なブロックを生成する処理を説明する。
　図１８は、リクラメーション処理のフローチャートの一例である。
　リクラメーション処理は、例えば、ＦＭチップ３２における利用可能な容量の枯渇をＦＭコントローラ２０が検出したことを契機として、ＦＭコントローラ２０により実行される。容量の枯渇とは、空きブロックの数が所定割合（所定数）未満になったことを意味する。容量枯渇の検出は、任意の単位でよく、或るＤＩＭＭ上の複数のＦＭ毎でもよい。リクラメーション処理は、ライト処理において空きブロックが枯渇していることが検出されたときに開始されても良いし、ライト処理とは非同期に行われても良い。
　ＦＭコントローラ２０は、空きブロックが枯渇しているＦＭチップ（以下、図１８において「空き枯渇チップ」と言う）３２から、移動元のブロックを選択する（ステップ１７０１）。ここで、移動元のブロックは、空き枯渇チップ３２（或いは、空き枯渇チップ３２において末端ページまでデータが書き込まれているブロック（消去候補ブロック））のうち、有効ページが最も少ないブロックであることが望ましい。なぜなら、移動させる有効データの総量が最も少なくて済み、以って、リクラメーション処理にかかる時間及び負荷を抑えることが期待できるからである。なお、移動元ブロックは、空き枯渇チップ３２以外のＦＭチップ３２から選択されても良い。
　ＣＰＵ２１は、ステップ１７０１で選択した移動元ブロックを有するＦＭチップ３２とデータ通信可能なＦＭ　ＩＦ制御部２４（又は、バス２５或いはＳＷ３１）と同一の制御部２４（又は、バス２５或いはＳＷ３１）に接続されている複数のＦＭチップ３２に空きブロックが所定数以上あるか否かを判断する（ステップ１７０２）。ここで言う「所定数」は、全てのＦＭチップ３２で一律であっても良いし異なっていても良い。
　ステップ１７０２の判断の結果が肯定的であれば、ＣＰＵ２１は、同一の制御部２４（又は、バス２５或いはＳＷ３１）に接続されている複数のＦＭチップ３２の空きブロックを移動先ブロックとして選択する（ステップ１７０３）。同一のバス２５或いはＳＷ３１に接続されている複数のＦＭチップ３２の空きブロックが優先的に移動先ブロックとして選択されて良い。もし、同一のバス２５或いはＳＷ３１に接続されている複数のＦＭチップ３２に所定数の空きブロックが無ければ、同一の制御部２４における異なるバス２５或いはＳＷ３１に接続されている複数のＦＭチップ３２の空きブロックが移動先ブロックとして選択されても良い。その方が、ストライプ（アドレスの連続した２以上のデータ要素が同一ＣＥ信号線２７の異なるＦＭチップ３２（バス２５が異なるＦＭチップ３２）に配置されること）をより維持し易いと考えられる。例えば、図５において、リクラメーション処理により、ＦＭ＃１－１に格納されたデータ要素＃０がＦＭ＃３－１に格納されると、データ要素＃０とデータ要素＃２が同じＦＭに存在することになる。この状態で、データ要素のリード／ライトが発生すると、バス２５－３及びＦＭ＃３－１のビジー時間が重なるためリード／ライトに時間がかかる。リクラメーションの範囲を制限することで、データ要素のストライプ状態が維持され、以降のリード／ライト処理においても効率の良いデータ転送ができる。
　ステップ１７０３の判断の結果が否定的であれば、ＣＰＵ２１は、異なる制御部２４（又は、バス２５或いはＳＷ３１）に接続されている複数のＦＭチップ３２の空きブロックを移動先ブロックとして選択する（ステップ１７０４）。
　ステップ１７０３又は１７０４の後、すなわち、移動元ブロックと移動先ブロックとが決定した後、ＣＰＵ２１は、移動元ブロック内の有効データを移動先ブロックに移動する（ステップ１７０５）。すなわち、ＣＰＵ２１は、移動元ブロックから有効データを読み出してＤＲＡＭ１１に書き込み、その有効データをＤＲＡＭ１１から移動先ブロックに書き込む。この際、ＥＣＣ回路２４１が誤り訂正処理を行う。なお、ＣＰＵ２１は、移動先ブロックを決定する前に移動元ブロックから有効データを読み出しＤＲＡＭ１１に書き込んでも良い。また、ＤＩＭＭ３０がＥＣＣ回路を備える場合、ＤＩＭＭ３０において誤り訂正処理が可能であるため、移動元ブロックのデータをＤＲＡＭ１１に格納することなく移動先ブロックにデータを転送することができる。同様に、ＦＭ３２がＥＣＣ回路を備える場合、ＦＭ３２において誤り訂正処理が可能であるため、移動元ブロックのデータをＤＲＡＭ１１に格納することなく移動先ブロックにデータを転送することができる。このように、ＤＩＭＭ３０またはＦＭ３２にＥＣＣ回路がある場合は、ＦＭ　Ｉ／Ｆ制御部２４がデータ転送を実行するため、ＣＰＵ２１の処理負荷を低減することができる。
　移動元ブロックから読み出された有効データが移動先ブロックに書き込まれると、移動元ブロック内のデータは全て無効データとなる。ＣＰＵ２１は、移動元ブロックに対して消去処理を行う（ステップ１７０６）。これにより、移動元ブロックが空きブロックとして管理され、再びライト先として選択され得る状態となる。なお、その消去処理の際、図１９に例示した情報１９００が更新されて良い。すなわち、移動元ブロックに対応する消去回数と、移動元ブロックを有するＦＭチップ３２が接続されているＣＥ信号線２７に対応する消去回数合計とが更新されて良い。
　以上が、本実施形態に係るリクラメーション処理である。
　なお、ステップ１７０３又は１７０４では、選択されたＦＭチップ３２のうち消去回数が最も少ない空きブロックが移動先ブロックとして選択されることが望ましい。これにより、精度の高い消去回数の平準化が可能となる。また、複数のブロックを消去回数に応じて複数のグループに分けて、消去回数が少ないグループからブロックを選択することとしてもよい。この場合、ブロックを検索する時間が短縮される。
　また、ステップ１７０１で、複数のブロックが移動元ブロックとして選択されても良いし、ステップ１７０３及び１７０４で、複数の空きブロックが移動先ブロックとして選択されても良い。この場合、複数の移動元ブロックは、ＣＥ信号線２７を共通にする複数のＦＭチップ３２から選択されることが望ましいが、異なるＣＥ信号線２７に接続されている複数のＦＭチップ３２から選択されても良い。なぜなら、チップリード処理はチップライト処理と比べてチップビジーとなる時間が短いから、つまり、性能への影響が小さいからである。一方、複数の移動先ブロックは、ＣＥ信号線２７を共通にする複数のＦＭチップ３２から選択されることが望ましい。そして、有効データの移動（ステップ１７０５）の際には、ＣＥ信号線２７を共通にする複数のＦＭチップ３２に複数の有効データが並行して書き込まれることが望ましい。また、ステップ１７０６において消去処理を実行する際、同一ＣＥ２７上に消去可能なブロックが存在する場合、それらも同時に（並行して）消去することができる。一般に消去処理は時間がかかるため、複数ブロックに対してまとめて消去処理を実行するのが効率的である。
　次に、本実施形態に係るリフレッシュ処理を説明する。
　リフレッシュ処理は、有効ページを有するブロックに対して定期的（例えば、そのブロックの前回のリフレッシュ処理から３０日経過した場合）に行われても良いし、リード時のＥＣＣエラーが所定ｂｉｔ数以上のブロックがある場合にそのブロックを対象に行われても良い。リフレッシュ処理は、ＦＭコントローラ２０により実行される。
　リフレッシュ処理では、ＦＭコントローラ２０は、リフレッシュ処理の対象のブロックを移動元のブロックとする。その後、（１）移動先のブロックの決定、（２）移動元ブロックから移動先ブロックへの有効データの移動、及び（３）移動元ブロックに対する消去処理が行われる。これら（１）～（３）については、上述したリクラメーション処理と同様である。
　以上、一実施形態を説明したが、本発明は、この実施形態に限定されるものでなく、その趣旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
　例えば、上記実施形態では、不揮発半導体記憶媒体の一例として、ＮＡＮＤ型のフラッシュメモリが採用されているが、不揮発半導体記憶媒体は、これに限られない。例えば、記憶媒体は、相変換メモリでもよい。
　また、上記実施形態では、複数のＦＭチップ３２を搭載するメモリモジュールは、ＤＩＭＭ３０であるが、ＤＩＭＭ以外のメモリモジュールが採用されもよい。
　また、上記実施形態では、同一のＤＩＭＭ３０における複数のＦＭチップ３２が同一のＣＥ信号線２７で接続されるが、異なるＤＩＭＭ３０の複数のＦＭチップ３２が同一のＣＥ信号線２７で接続されても良い。
　また、上記実施形態では、フラッシュメモリデバイス４００では、並行して複数のＦＭチップ３２に複数のデータ要素を書き込むことができる。すなわち、時間当たりに書き込めるデータの量が大きい。このため、ＲＡＩＤコントローラ３０１は、フラッシュメモリデバイス４００内のデータ量（又は、フラッシュメモリデバイス４００間におけるデータ転送における転送単位のデータ量）を、フラッシュメモリデバイス４００以外の種類の記憶デバイス（例えば、ＳＳＤデバイス５００、ＨＤＤデバイス（ＳＡＳ）６００、又はＨＤＤデバイス（ＳＡＴＡ）７００）が関わるデータ転送における転送単位のデータ量よりも大きくするように制御してもよい。
　また、例えば、フラッシュメモリＰＫＧ１０の構成は、図１４に示す構成でも良い。図１４に示すフラッシュメモリＰＫＧは、ＣＥ信号線２７についてもＳＷ３３で切り替えることができるようになっている。ＦＭ／ＳＷ２４８には、ＣＥ信号線２７が接続されている。ＣＥ信号線２７は、バス２５とともに、ＳＷ＃１に接続されている。ＣＥ信号線２７は、ＳＷ＃２にも接続されている。ＳＷ３３（＃１、＃２）は、ＣＥ信号線及びデータバスを含むバス２９により複数のＦＭチップ３２に接続されている。ＳＷ３３は、切替信号線２６により供給される切替信号に基づいて、複数のバス２９のいずれか一つを選択的にバス２５及びＣＥ信号線２７に接続する。この構成によれば、ＦＭ　Ｉ／Ｆ制御部２４において出力するＣＥ信号線２７の本数を低減することができ、ＦＭ　Ｉ／Ｆ制御部２４のチップサイズを小型化することができる。
１…ストレージシステム、１０…フラッシュメモリＰＫＧ、４００…フラッシュメモリデバイス

Claims (15)

  1. 　複数の不揮発半導体記憶媒体と、
    　前記複数の不揮発半導体記憶媒体に接続された１以上のインタフェースデバイスである媒体インタフェース群を有する制御回路と、
    　複数のスイッチと
    を有し、
    　各不揮発半導体記憶媒体は、複数の不揮発チップを有し、
    　前記媒体インタフェース群と前記複数のスイッチとがデータバスを介して接続され、
    　各スイッチと、各２以上の不揮発チップとが、データバスを介して接続され、
    　前記スイッチは、前記媒体インタフェース群に接続されているデータバスとそのスイッチに接続されている複数の不揮発チップのいずれかに接続されているデータバスとの接続を切り替えるよう構成されており、
    　前記制御回路は、ライト対象のデータを複数のデータ要素に分割し、前記複数のスイッチを制御することにより接続を切り替えて、前記複数のデータ要素を複数の不揮発チップに分散して送信し、
    不揮発半導体記憶システム。
  2. 　請求項１記載の不揮発半導体記憶システムであって、
    　前記媒体インタフェース群に、複数のチップイネーブル信号線が接続され、
    　各チップイネーブル信号線が、２以上の不揮発チップに共通となっている、
    不揮発半導体記憶システム。
  3. 　請求項２記載の不揮発半導体記憶システムであって、
    　前記チップイネーブル信号線を共通とする前記複数の不揮発チップは、異なるスイッチに接続された２以上の不揮発チップである、
    不揮発半導体記憶システム。
  4. 　請求項３記載の不揮発半導体記憶システムであって、
    　前記複数のチップイネーブル信号は、第１及び第２のチップイネーブル信号線を含み、
    　（Ａ）前記制御回路は、前記第１のチップイネーブル信号線を介してチップイネーブル信号を送信し、且つ、前記異なるスイッチのそれぞれを、前記第１のチップイネーブル信号線を介してチップイネーブル信号を受ける不揮発チップが接続先となるよう制御し、
    　（Ｂ）前記制御回路は、前記複数のデータ要素のうちの連続する２以上のデータ要素を、前記第１のチップイネーブル信号線を共通とする２以上の不揮発チップに並行して送信し、
    　（Ｃ）前記制御回路は、前記（Ｂ）でデータ要素を受けた不揮発チップに接続されているスイッチの接続先を、前記第２のチップイネーブル信号線を介してチップイネーブル信号を受けることになる不揮発チップに切り替え、
    　（Ｄ）前記制御回路は、前記第２のチップイネーブル信号線を介してチップイネーブル信号を送信し、
    　（Ｅ）前記制御回路は、前記複数のデータ要素のうちの残りのうちの連続する２以上のデータ要素を、前記第２のチップイネーブル信号線を共通とする２以上の不揮発チップに並行して送信する、
    不揮発半導体記憶システム。
  5. 　請求項４記載の不揮発半導体記憶システムであって、
    　前記不揮発半導体記憶媒体が、ＮＡＮＤ型のフラッシュメモリである、
    不揮発半導体記憶システム。
  6. 　請求項５記載の不揮発半導体記憶システムであって、
    　前記制御回路が、チップイネーブル信号線毎に、ブロックに対して行われた消去処理の回数の合計を管理し、
    　複数のデータ要素の転送先として選択される不揮発チップは、消去処理が最も少ないチップイネーブル信号を共通にする複数の不揮発チップであり、
    　不揮発チップにおいてデータ要素の書込み先となるブロックは、消去回数が最も少ないブロックである、
    不揮発半導体記憶システム。
  7. 　請求項６記載の不揮発半導体記憶システムであって、
    　Ｎ個の不揮発半導体記憶媒体（Ｎは１以上の整数）毎に、前記媒体インタフェースがあり、
    　各不揮発チップは、複数のブロックを有しており、
    　前記制御回路は、リクラメーション処理を行うように構成されており、
    　前記リクラメーション処理において、前記制御回路は、
    （ｒ１）複数のブロックから移動元のブロックを選択し、
    （ｒ２）前記複数のブロックから移動先のブロックを決定し、
    （ｒ３）前記移動先ブロックに、前記移動元ブロックのページ内の有効データを移動し、
    （ｒ４）前記移動元ブロックからデータを消去する消去処理を行い、
    　前記（ｒ２）において、前記移動先ブロックは、前記移動元ブロックを有する不揮発チップとデータ通信可能な媒体インタフェースとデータ通信可能な不揮発チップから決定される、
    不揮発半導体記憶システム。
  8. 　請求項２記載の不揮発半導体記憶システムであって、
    　チップイネーブルスイッチを更に有し、
    　前記チップイネーブルスイッチに、前記媒体インタフェース群に接続されたチップイネーブル信号線と、前記媒体インタフェースの配下にある２以上の不揮発チップに接続された複数のチップイネーブル信号線とが接続されており、
    　前記チップイネーブルスイッチは、前記媒体インタフェース群に接続されている前記チップイネーブル信号線と、前記２以上の不揮発チップのいずれかに接続されているチップイネーブル信号線との接続を切り替えるスイッチである、
    不揮発半導体記憶システム。
  9. 　請求項１記載の不揮発半導体記憶システムであって、
    　各不揮発チップは、複数の記憶領域である複数のチップ領域で構成されており、
    　Ｎ個の不揮発半導体記憶媒体（Ｎは１以上の整数）毎に、前記媒体インタフェースがあり、
    　前記制御回路は、リクラメーション処理を行うように構成されており、
    　前記リクラメーション処理において、前記制御回路は、
    （ｒ１）複数のチップ領域から移動元のチップ領域を選択し、
    （ｒ２）前記複数のチップ領域から移動先のチップ領域を決定し、
    （ｒ３）前記移動先チップ領域に、前記移動元チップ領域の有効なデータを移動し、
    （ｒ４）前記移動元チップ領域からデータを消去する消去処理を行い、
    　前記（ｒ２）において、前記移動先チップ領域は、前記移動元チップ領域を有する不揮発チップとデータ通信可能な媒体インタフェースとデータ通信可能な不揮発チップから決定される、
    不揮発半導体記憶システム。
  10. 　請求項９記載の不揮発半導体記憶システムであって、
    　各媒体インタフェースに、２以上のデータバスを介して２以上の前記スイッチが接続され、
    　前記移動元ブロックと前記移動先ブロックが、同一のデータバスを介してデータ通信可能な１以上の不揮発チップに存在する、
    不揮発半導体記憶システム。
  11. 　請求項９記載の不揮発半導体記憶システムであって、
    　前記（ｒ２）で、前記制御回路は、前記移動元チップ領域を有する不揮発チップとデータ通信するためのデータバスと同じデータバスを介してデータ通信可能な１以上の不揮発チップに空きのチップ領域が所定数以上あるか否か判断し、その判断の結果が肯定的であれば、その１以上の不揮発チップからいずれかの空きのチップ領域を移動先チップ領域として決定し、その判断の結果が否定的であれば、前記移動元チップ領域を有する不揮発チップとデータ通信可能な媒体インタフェースと異なる媒体インタフェースとデータ通信可能な２以上の不揮発チップから空きのチップ領域を移動先チップ領域として決定する、
    不揮発半導体記憶システム。
  12. 　請求項９記載の不揮発半導体記憶システムであって、
    　前記媒体インタフェース群に、複数のチップイネーブル信号線が接続され、
    　各チップイネーブル信号線が、２以上の不揮発チップに共通となっており、
    　前記（ｒ１）で、前記移行元ブロックとして、同一のチップイネーブル信号線に接続された複数の不揮発チップから複数のチップ領域が選択され、
    　前記（ｒ２）で、複数の移行元ブロックについて、同一のチップイネーブル信号線に接続された複数のチップ領域が移行先チップ領域として選択され、
    　前記（ｒ３）で、チップイネーブル信号を共通とする複数の移行元チップ領域から、チップイネーブル信号を共通とする複数の移行先チップ領域に、有効データが移動される、
    不揮発半導体記憶システム。
  13. 　請求項１記載の不揮発半導体記憶システムであって、
    　前記媒体インタフェース群に、複数のチップイネーブル信号線が接続され、
    　各チップイネーブル信号線が、２以上の不揮発チップに共通となっており、
    　前記制御回路が、チップイネーブル信号線毎に、チップ領域に対して行われた消去処理の回数の合計を管理し、
    　複数のデータ要素の転送先として選択される不揮発チップは、消去処理が最も少ないチップイネーブル信号を共通にする複数の不揮発チップであり、
    　不揮発チップにおいてデータ要素の書込み先となるチップ領域は、消去回数が最も少ないチップ領域である、
    不揮発半導体記憶システム。
  14. 　請求項１記載の不揮発半導体記憶システムであって、
    　１以上の第１種の不揮発記憶装置と、
    　１以上の第２種の不揮発記憶装置と、
    　前記第１種及び第２種の不揮発記憶装置とホスト装置とに接続され、前記ホスト装置からライトコマンドを受信し、そのライトコマンドに従うライト対象のデータを、前記第１種の不揮発記憶装置に送信する上位のコントローラと
    を有し、
    　前記第１種の不揮発記憶装置が、前記複数の不揮発半導体記憶媒体と、前記制御回路と、前記複数のスイッチとを有し、
    　前記第２種の不揮発記憶装置は、前記第１種の不揮発記憶装置と種類の異なる記憶装置であり、
    　前記上位のコントローラは、前記第１種の不揮発記憶装置内、又は、複数の前記第１種の不揮発記憶装置間でのデータ転送における転送単位のデータ量を、前記第２種の不揮発記憶装置が関わるデータ転送の転送単位のデータ量よりも大きくするように制御する、
    不揮発半導体記憶システム。
  15. 　請求項１記載の不揮発半導体記憶システムであって、
    　複数の媒体パッケージを有し、
    　各媒体パッケージが、前記複数の不揮発半導体記憶媒体と、前記制御回路と、前記複数のスイッチとを有し、
    　不揮発半導体記憶媒体毎に、媒体回路が存在し、前記媒体回路が、２以上の不揮発チップと１以上のスイッチとを有し、
    　前記制御回路が、前記媒体パッケージの中央に配置され、
    　前記制御回路の第１の側に、媒体回路が存在し、
    　前記制御回路の第２の側に、別の媒体回路が存在し、
    　前記第２の側は、前記第１の側の反対側である、
    不揮発半導体記憶システム。
PCT/JP2011/072653 2011-09-30 2011-09-30 不揮発半導体記憶システム WO2013046463A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013535800A JP5635200B2 (ja) 2011-09-30 2011-09-30 不揮発半導体記憶システム
EP20110873310 EP2704015A4 (en) 2011-09-30 2011-09-30 NON-VOLATILE SEMICONDUCTOR MEMORY SYSTEM
CN201180071483.9A CN103597461B (zh) 2011-09-30 2011-09-30 闪存组件
PCT/JP2011/072653 WO2013046463A1 (ja) 2011-09-30 2011-09-30 不揮発半導体記憶システム
US13/379,223 US8949511B2 (en) 2011-09-30 2011-09-30 Nonvolatile semiconductor storage system
CN201610165063.1A CN105867840B (zh) 2011-09-30 2011-09-30 闪存组件及非易失性半导体存储器组件
US14/573,269 US9335929B2 (en) 2011-09-30 2014-12-17 Nonvolatile semiconductor storage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/072653 WO2013046463A1 (ja) 2011-09-30 2011-09-30 不揮発半導体記憶システム

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/379,223 A-371-Of-International US8949511B2 (en) 2011-09-30 2011-09-30 Nonvolatile semiconductor storage system
US14/573,269 Continuation US9335929B2 (en) 2011-09-30 2014-12-17 Nonvolatile semiconductor storage system

Publications (1)

Publication Number Publication Date
WO2013046463A1 true WO2013046463A1 (ja) 2013-04-04

Family

ID=47993759

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/072653 WO2013046463A1 (ja) 2011-09-30 2011-09-30 不揮発半導体記憶システム

Country Status (5)

Country Link
US (2) US8949511B2 (ja)
EP (1) EP2704015A4 (ja)
JP (1) JP5635200B2 (ja)
CN (2) CN103597461B (ja)
WO (1) WO2013046463A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014211875A (ja) * 2013-04-19 2014-11-13 創惟科技股▲ふん▼有限公司 データアクセスシステム、データアクセス装置及びデータアクセスコントローラ
WO2014196000A1 (ja) * 2013-06-03 2014-12-11 株式会社日立製作所 ストレージ装置およびストレージ装置制御方法
WO2016030992A1 (ja) * 2014-08-27 2016-03-03 株式会社日立製作所 記憶デバイスおよびストレージ装置
WO2016072007A1 (ja) * 2014-11-07 2016-05-12 株式会社日立製作所 半導体メモリデバイス、ストレージシステム及び計算機

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015086846A2 (fr) * 2013-12-12 2015-06-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Systeme de gestion de l'usure d'une memoire electronique
US10521387B2 (en) 2014-02-07 2019-12-31 Toshiba Memory Corporation NAND switch
CN104679682B (zh) * 2015-03-18 2017-12-01 四川特伦特科技股份有限公司 基于高速dsp的通信板
CN109348730B (zh) * 2015-09-18 2022-05-24 株式会社日立制作所 存储器控制器、存储器控制方法以及半导体存储装置
JP6517685B2 (ja) * 2015-12-22 2019-05-22 東芝メモリ株式会社 メモリシステムおよび制御方法
JP6765321B2 (ja) * 2017-02-28 2020-10-07 キオクシア株式会社 メモリシステムおよび制御方法
JP6765322B2 (ja) * 2017-02-28 2020-10-07 キオクシア株式会社 メモリシステムおよび制御方法
JP6847797B2 (ja) * 2017-09-21 2021-03-24 キオクシア株式会社 半導体記憶装置
US10908832B2 (en) * 2017-10-31 2021-02-02 Micron Technology, Inc. Common pool management
CN108610384B (zh) * 2018-05-31 2022-02-22 沈阳药科大学 基于肠道mct1载体蛋白设计的前药及其制备方法
JP6716757B2 (ja) * 2019-06-19 2020-07-01 キオクシア株式会社 メモリシステムおよび制御方法
US11513976B2 (en) * 2020-03-31 2022-11-29 Western Digital Technologies, Inc. Advanced CE encoding for bus multiplexer grid for SSD
US11392325B2 (en) * 2020-09-28 2022-07-19 Quanta Computer Inc. Method and system for parallel flash memory programming

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005258874A (ja) * 2004-03-12 2005-09-22 Nec Corp Ｃｐｕとの対応を制御する主記憶システム及び主記憶装置
JP2008523528A (ja) * 2004-12-04 2008-07-03 ハイパーストーン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング セクタバッファを持つメモリシステム
JP2010003161A (ja) 2008-06-20 2010-01-07 Toshiba Corp メモリシステム
JP2010049586A (ja) * 2008-08-25 2010-03-04 Hitachi Ltd フラッシュメモリ搭載ストレージ装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7127564B2 (en) * 2003-02-28 2006-10-24 Standard Microsystems Corporation Double buffered flash programming
KR100703357B1 (ko) * 2003-08-16 2007-04-03 삼성전자주식회사 보조제어부를 구비하는 휴대용 단말기의 캐시메모리구현장치 및 방법
US8176238B2 (en) * 2003-12-02 2012-05-08 Super Talent Electronics, Inc. Command queuing smart storage transfer manager for striping data to raw-NAND flash modules
DE102006035612B4 (de) * 2006-07-31 2011-05-05 Qimonda Ag Speicherpuffer, FB-DIMM und Verfahren zum Betrieb eines Speicherpuffers
US7676625B2 (en) * 2006-08-23 2010-03-09 Sun Microsystems, Inc. Cross-coupled peripheral component interconnect express switch
CN100501702C (zh) * 2007-01-17 2009-06-17 晶天电子（深圳）有限公司 一种闪存卡及其缓存、恢复数据的方法
US8689508B2 (en) * 2008-05-28 2014-04-08 Steeltec Supply, Inc. Extra strength backing stud having notched flanges
WO2010137178A1 (en) * 2009-05-25 2010-12-02 Hitachi,Ltd. Storage subsystem
US20100318719A1 (en) * 2009-06-12 2010-12-16 Micron Technology, Inc. Methods, memory controllers and devices for wear leveling a memory
US8447917B2 (en) * 2009-06-25 2013-05-21 Mediatek Inc. Flash memory devices and methods for controlling a flash memory device
CN101930798B (zh) * 2009-06-25 2014-04-16 联发科技股份有限公司 闪存装置、存储器装置以及控制闪存装置的方法
US8463979B2 (en) * 2009-09-08 2013-06-11 Ocz Technology Group Inc. Non-volatile storage devices, methods of addressing, and control logic therefor
US8285946B2 (en) * 2009-12-15 2012-10-09 International Business Machines Corporation Reducing access contention in flash-based memory systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005258874A (ja) * 2004-03-12 2005-09-22 Nec Corp Ｃｐｕとの対応を制御する主記憶システム及び主記憶装置
JP2008523528A (ja) * 2004-12-04 2008-07-03 ハイパーストーン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング セクタバッファを持つメモリシステム
JP2010003161A (ja) 2008-06-20 2010-01-07 Toshiba Corp メモリシステム
JP2010049586A (ja) * 2008-08-25 2010-03-04 Hitachi Ltd フラッシュメモリ搭載ストレージ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2704015A4

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014211875A (ja) * 2013-04-19 2014-11-13 創惟科技股▲ふん▼有限公司 データアクセスシステム、データアクセス装置及びデータアクセスコントローラ
WO2014196000A1 (ja) * 2013-06-03 2014-12-11 株式会社日立製作所 ストレージ装置およびストレージ装置制御方法
WO2016030992A1 (ja) * 2014-08-27 2016-03-03 株式会社日立製作所 記憶デバイスおよびストレージ装置
US10204003B2 (en) 2014-08-27 2019-02-12 Hitachi, Ltd. Memory device and storage apparatus
WO2016072007A1 (ja) * 2014-11-07 2016-05-12 株式会社日立製作所 半導体メモリデバイス、ストレージシステム及び計算機
US10157159B2 (en) 2014-11-07 2018-12-18 Hitachi, Ltd. Semiconductor memory device, storage system, and computer

Also Published As

Publication number Publication date
US9335929B2 (en) 2016-05-10
CN103597461B (zh) 2016-04-27
JPWO2013046463A1 (ja) 2015-03-26
US8949511B2 (en) 2015-02-03
CN105867840A (zh) 2016-08-17
JP5635200B2 (ja) 2014-12-03
CN103597461A (zh) 2014-02-19
US20130086305A1 (en) 2013-04-04
EP2704015A4 (en) 2014-11-05
EP2704015A1 (en) 2014-03-05
US20150106555A1 (en) 2015-04-16
CN105867840B (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
JP5635200B2 (ja) 不揮発半導体記憶システム
JP6163532B2 (ja) メモリシステムコントローラを含む装置
JP5918359B2 (ja) メモリシステムコントローラを含む装置および関連する方法
JP5759623B2 (ja) メモリシステムコントローラを含む装置および関連する方法
CN108874303B (zh) 非易失性存储器命令冲突避免的储存系统和方法
US9092320B2 (en) Storage system which includes non-volatile semiconductor storage medium, and storage control method of storage system
US9870153B2 (en) Non-volatile memory systems utilizing storage address tables
US8738866B2 (en) Storage system and control method therefor
US9251059B2 (en) Storage system employing MRAM and redundant array of solid state disk
WO2010111071A2 (en) Solid state drive with improved read variability
US10713157B2 (en) Storage system and method for improving read performance using multiple copies of a logical-to-physical address table
JP2011070365A (ja) メモリシステム
JP5782556B2 (ja) 不揮発半導体記憶システム
US20150161038A1 (en) System and Method of Operation for High Capacity Solid-State Drive
JP5968508B2 (ja) 不揮発半導体記憶システム
US20230134639A1 (en) Storage device and operating method thereof
US11847323B1 (en) Data storage device and method for host buffer management
US11550487B2 (en) Data storage device and method for enabling endurance re-evaluation

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180071483.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 13379223

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11873310

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013535800

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011873310

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE