JP2015219643A - 画像処理装置、情報処理方法及びプログラム - Google Patents
画像処理装置、情報処理方法及びプログラム Download PDFInfo
- Publication number
- JP2015219643A JP2015219643A JP2014101539A JP2014101539A JP2015219643A JP 2015219643 A JP2015219643 A JP 2015219643A JP 2014101539 A JP2014101539 A JP 2014101539A JP 2014101539 A JP2014101539 A JP 2014101539A JP 2015219643 A JP2015219643 A JP 2015219643A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- switching
- image processing
- processing apparatus
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/40—Details not directly involved in printing, e.g. machine management, management of the arrangement as a whole or of its constitutive parts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimiles In General (AREA)
- Information Transfer Systems (AREA)
- Logic Circuits (AREA)
Abstract
【課題】装置を高速に起動させることと、端子数を節減することと、を両立させることを目的とする。【解決手段】記憶装置を有する画像処理装置であって、画像処理装置の起動時と起動後とで記憶装置のデータバスのバス幅を切り替える切り替え手段と、起動後にIOポートと記憶装置のデータバスとで共有している共有端子をIOポート側に切り替える共有端子切り替え手段と、を有することによって課題を解決する。【選択図】図5
Description
本発明は、画像処理装置、情報処理方法及びプログラムに関する。
画像形成装置のコントローラにおいて、ブートプログラムの格納にはNAND−FLASHメモリ、データの一時保管にはシリアルNOR−FLASHメモリ等、複数のメモリを利用していることが多い。
また、SOCに関して、半導体集積回路の集積度が上がり、より多くの回路を内蔵することが出来るようになったが、端子数を増加させると、パッケージサイズが大きくなりコストアップに繋がる。
そのため、専用回路用の端子を汎用IOポートと共用し、専用回路を使わない場合に汎用IOポートとして使うことでSOCの端子数を節減することがしばしば行われている。
また、コントローラSOCの端子を内蔵ROMと外部SDカードで共用し、内蔵ROM、又は外部のSDカードのどちらに格納されたブートプログラムで起動するかを切り替えるものもある(特許文献1参照)。
また、SOCに関して、半導体集積回路の集積度が上がり、より多くの回路を内蔵することが出来るようになったが、端子数を増加させると、パッケージサイズが大きくなりコストアップに繋がる。
そのため、専用回路用の端子を汎用IOポートと共用し、専用回路を使わない場合に汎用IOポートとして使うことでSOCの端子数を節減することがしばしば行われている。
また、コントローラSOCの端子を内蔵ROMと外部SDカードで共用し、内蔵ROM、又は外部のSDカードのどちらに格納されたブートプログラムで起動するかを切り替えるものもある(特許文献1参照)。
また一方で、近年、メモリデバイスとしてe−MMCが普及し、種々のシステムに利用されるようになっている。
市場環境として、より多くのデータを保持し、より高速に動作させたい、といった要望が多く、メモリデバイスもそれに伴い、進化している。
e−MMCの特徴としては、NAND−FLASH等の従来のメモリデバイスと比較すると、大容量であり、高速に動作することが出来る。
また、e−MMCでは、データバス幅を8ビット、4ビット、1ビットで動的に切り替えることが出来るし、クロック周波数も変更することが出来る。
市場環境として、より多くのデータを保持し、より高速に動作させたい、といった要望が多く、メモリデバイスもそれに伴い、進化している。
e−MMCの特徴としては、NAND−FLASH等の従来のメモリデバイスと比較すると、大容量であり、高速に動作することが出来る。
また、e−MMCでは、データバス幅を8ビット、4ビット、1ビットで動的に切り替えることが出来るし、クロック周波数も変更することが出来る。
しかしながら、上述した技術では、コントローラSOCの端子を内蔵ROMと外部SDカードとで共用することで端子数の節減は可能であるが、高速に起動することができない問題があった。
本発明は、装置を高速に起動させることと、端子数を節減することと、を両立させることを目的とする。
本発明は、装置を高速に起動させることと、端子数を節減することと、を両立させることを目的とする。
そこで、本発明は、記憶装置を有する画像処理装置であって、前記画像処理装置の起動時と起動後とで前記記憶装置のデータバスのバス幅を切り替える切り替え手段と、前記起動後にIOポートと前記記憶装置のデータバスとで共有している共有端子をIOポート側に切り替える共有端子切り替え手段と、を有する。
本発明によれば、装置を高速に起動させることと、端子数を節減することと、を両立させることができる。
以下、本発明の実施形態について図面に基づいて説明する。
図1は、画像形成装置100のハードウェア構成の一例を示す図である。また説明の便宜上、一部、外部環境の構成も図1に記載している。なお、画像形成装置100は、画像処理装置の一例である。
画像形成装置100は、コントローラ110、プリンタ部140、スキャナ部150、UI部160等の部分から構成されている。これら各部がそれぞれ連動し、印刷、スキャン、コピー、FAX等の機能が実現される。
コントローラ110を構成する主要部品として、コントローラSOC120、RAM133、ROM134、e−MMC135がある。
コントローラ110内のCPU121は、画像形成装置100全体を制御する中央演算ユニットであり、各部とシステムバス132で接続されている。
RAM133は、RAM I/F122を介してシステムバス132に接続されており、CPU121が動作するためのワークメモリーであり、CPU121の演算データや各種プログラムが記憶される。
またRAM133は、印刷時等に画像処理部125で種々の画像処理を施された画像データを保持する画像メモリとしても利用される。
ROM134は、ROM I/F123を介してシステムバス132に接続されており、画像形成装置100のCPU121が使用するプログラムや画像データや設定データが格納されている。
e−MMC135は、記憶装置I/F124を介してシステムバス132に接続されており、サイズの大きなプログラムやデータを保存しておくための不揮発の2次記憶装置である。
e−MMC135に保存されているサイズの大きなプログラムやデータはRAM133に展開して使用される。
画像形成装置100は、コントローラ110、プリンタ部140、スキャナ部150、UI部160等の部分から構成されている。これら各部がそれぞれ連動し、印刷、スキャン、コピー、FAX等の機能が実現される。
コントローラ110を構成する主要部品として、コントローラSOC120、RAM133、ROM134、e−MMC135がある。
コントローラ110内のCPU121は、画像形成装置100全体を制御する中央演算ユニットであり、各部とシステムバス132で接続されている。
RAM133は、RAM I/F122を介してシステムバス132に接続されており、CPU121が動作するためのワークメモリーであり、CPU121の演算データや各種プログラムが記憶される。
またRAM133は、印刷時等に画像処理部125で種々の画像処理を施された画像データを保持する画像メモリとしても利用される。
ROM134は、ROM I/F123を介してシステムバス132に接続されており、画像形成装置100のCPU121が使用するプログラムや画像データや設定データが格納されている。
e−MMC135は、記憶装置I/F124を介してシステムバス132に接続されており、サイズの大きなプログラムやデータを保存しておくための不揮発の2次記憶装置である。
e−MMC135に保存されているサイズの大きなプログラムやデータはRAM133に展開して使用される。
スキャナ部150は、原稿の読み取りを受け持つ。プリンタ部140は、印刷データの用紙への印刷を受け持つ。UI部160は、各種の本体設定操作、及びアラーム等の表示を受け持つ。
スキャナ部150には原稿検知を行う原稿検知センサ155が接続されている。原稿検知センサ155は、圧板部(原稿台スキャナ部)とADF部(Auto Document Feeder部)とにそれぞれ備わっている。
圧板部の場合、原稿検知センサ155は、原稿台ガラス上に原稿が置かれた場合に、原稿が置かれてことを検知して、スキャナ部150へ通知する。
ADF部の場合、原稿検知センサ155は、フィーダーに原稿が置かれた場合に、原稿が置かれたことを検知してスキャナ部150へ通知する。
また、コントローラ110とスキャナ部150とは、スキャナI/F127を介してデータ通信を行う。
コントローラ110からコマンドを受信したスキャナ部150は、原稿画像を光学的に読み取り、画像データに変換してコントローラ110に送信する。
スキャナ部150には原稿検知を行う原稿検知センサ155が接続されている。原稿検知センサ155は、圧板部(原稿台スキャナ部)とADF部(Auto Document Feeder部)とにそれぞれ備わっている。
圧板部の場合、原稿検知センサ155は、原稿台ガラス上に原稿が置かれた場合に、原稿が置かれてことを検知して、スキャナ部150へ通知する。
ADF部の場合、原稿検知センサ155は、フィーダーに原稿が置かれた場合に、原稿が置かれたことを検知してスキャナ部150へ通知する。
また、コントローラ110とスキャナ部150とは、スキャナI/F127を介してデータ通信を行う。
コントローラ110からコマンドを受信したスキャナ部150は、原稿画像を光学的に読み取り、画像データに変換してコントローラ110に送信する。
プリンタ部140は、エンジンI/F126を介し、データ通信を行う。
コントローラ110からデータを受信したプリンタ部140は、紙を給紙し、給紙した紙に画像データを印刷し、印刷した紙を排紙する。
UI部160は、操作部コントローラ128を介してデータ通信を行う。
操作部コントローラ128は、UI部160に持つ構成でもよい。
外部との通信は、各外部I/Fを介して通信可能に構成されている。
USB I/F129は、USBコネクタを介し、パーソナルコンピュータ等の情報機器(以下PC)とローカル接続して通信を行う。
ネットワークI/F130は、LAN I/Fコネクタを介し、LAN170に接続し、通信先のPCとネットワーク通信を行う。
FAX I/F131は、モジュラージャックを介し、公衆回線網180に接続され、通信先のFAX装置とFAX送受信を行う。
CPU121が、ROM134又はe−MMC135に記憶されたプログラムに基づき処理を実行することによって、後述する画像形成装置100の機能及びフローチャートの処理が実現される。
コントローラ110からデータを受信したプリンタ部140は、紙を給紙し、給紙した紙に画像データを印刷し、印刷した紙を排紙する。
UI部160は、操作部コントローラ128を介してデータ通信を行う。
操作部コントローラ128は、UI部160に持つ構成でもよい。
外部との通信は、各外部I/Fを介して通信可能に構成されている。
USB I/F129は、USBコネクタを介し、パーソナルコンピュータ等の情報機器(以下PC)とローカル接続して通信を行う。
ネットワークI/F130は、LAN I/Fコネクタを介し、LAN170に接続し、通信先のPCとネットワーク通信を行う。
FAX I/F131は、モジュラージャックを介し、公衆回線網180に接続され、通信先のFAX装置とFAX送受信を行う。
CPU121が、ROM134又はe−MMC135に記憶されたプログラムに基づき処理を実行することによって、後述する画像形成装置100の機能及びフローチャートの処理が実現される。
図2は、e−MMC135のハードウェア構成等の一例を示す図である。
e−MMC135は、組み込み機器向けの外部記憶装置の規格の一つで、業界団体のJEDECが定めたものである。
e−MMC135のパッケージには、記憶部200として、NAND−FLASHメモリが内蔵されており、NAND−FLASHメモリのバッドブロック管理等の機能を持った制御部210により制御される。
I/F部220は、メモリカードの規格の一つであるMMC(マルチメディアカード)と同じインターフェースで外部と接続されるが、組み込み機器向けに基板に直接実装出来るように規定されている。
e−MMC135は、組み込み機器向けの外部記憶装置の規格の一つで、業界団体のJEDECが定めたものである。
e−MMC135のパッケージには、記憶部200として、NAND−FLASHメモリが内蔵されており、NAND−FLASHメモリのバッドブロック管理等の機能を持った制御部210により制御される。
I/F部220は、メモリカードの規格の一つであるMMC(マルチメディアカード)と同じインターフェースで外部と接続されるが、組み込み機器向けに基板に直接実装出来るように規定されている。
図3は、コントローラSOC120の記憶装置I/F124に関する専用端子及び共用端子のハードウェア構成の一例を示す図である。
記憶装置I/F124はe−MMC135を接続するためのインターフェースであるが、データバス幅を1ビットや4ビットに切り替えて利用する際に、余った端子を汎用IOポートとしても利用出来るように設計されている。
汎用IOポートコントローラ136は、システムバス132を介してCPU121と接続されており、CPU121の制御により入力ポートや出力ポートとしての動作を行う。
レジスタコントローラ137は、システムバス132を介してCPU121と接続されており、CPU121の制御によりレジスタとしての動作を行う。
セレクタ138は、記憶装置I/F124と汎用IOポートコントローラ136との信号線のどちらかを共用端子139に接続するためのセレクタであり、CPU121の制御によりレジスタコントローラに設定された値に応じて選択する。
タイミング調整143は、記憶装置I/F124の信号線のタイミング調整を行うもので、共用端子139に接続される信号線と、専用端子141に接続される信号線とのタイミング調整を行う。
専用端子141には、記憶装置I/F124のうち、RST_n,CLK,CMD,D0が接続される。これらの信号は直接、e−MMC135の端子に接続される。
共用端子139には、記憶装置I/F124のうち、D1〜D7、或いはIOポート1〜IOポート7のどちらかが選択され、接続される。これらの信号は双方向バッファのセレクタ400を介してe−MMC135の端子に接続される。
汎用IO専用端子142には、汎用IOポートコントローラ136からの信号線が接続されている。例えば、汎用IO専用端子142は、出力ポートとして、双方向バッファのセレクタ400のセレクト信号401として利用される。また、汎用IO専用端子142は、その他では、UI部160に接続される入力ポートや、出力ポートとして利用される。
記憶装置I/F124はe−MMC135を接続するためのインターフェースであるが、データバス幅を1ビットや4ビットに切り替えて利用する際に、余った端子を汎用IOポートとしても利用出来るように設計されている。
汎用IOポートコントローラ136は、システムバス132を介してCPU121と接続されており、CPU121の制御により入力ポートや出力ポートとしての動作を行う。
レジスタコントローラ137は、システムバス132を介してCPU121と接続されており、CPU121の制御によりレジスタとしての動作を行う。
セレクタ138は、記憶装置I/F124と汎用IOポートコントローラ136との信号線のどちらかを共用端子139に接続するためのセレクタであり、CPU121の制御によりレジスタコントローラに設定された値に応じて選択する。
タイミング調整143は、記憶装置I/F124の信号線のタイミング調整を行うもので、共用端子139に接続される信号線と、専用端子141に接続される信号線とのタイミング調整を行う。
専用端子141には、記憶装置I/F124のうち、RST_n,CLK,CMD,D0が接続される。これらの信号は直接、e−MMC135の端子に接続される。
共用端子139には、記憶装置I/F124のうち、D1〜D7、或いはIOポート1〜IOポート7のどちらかが選択され、接続される。これらの信号は双方向バッファのセレクタ400を介してe−MMC135の端子に接続される。
汎用IO専用端子142には、汎用IOポートコントローラ136からの信号線が接続されている。例えば、汎用IO専用端子142は、出力ポートとして、双方向バッファのセレクタ400のセレクト信号401として利用される。また、汎用IO専用端子142は、その他では、UI部160に接続される入力ポートや、出力ポートとして利用される。
図4は、コントローラSOC120とe−MMC135及びIOポートとの接続を説明する結線図である。
図4の例では、コントローラSOC120とe−MMC135とは、データバス幅8ビットで各信号線が接続され、共用端子であるデータバスのD1〜D7は、双方向バッファのセレクタ400を介して接続されている。IOポートに関しても双方向バッファのセレクタ400を介して共用端子と接続され、セレクト信号401がHighのときにe−MMC135側、Lowの時にIOポート側が選択される。セレクト信号401は汎用出力ポートであり、汎用IO専用端子142から出力されている。
IOポート1から4まではスキャナ部150の信号線、IOポート4から7まではプリンタ部140の信号線として、入力ポートや出力ポートとして利用されるようになっている。
このようにすることで、e−MMC135を1ビットモードで使うときにIOポートとしても使うことが出来るようにすることが出来る。
図4の例では、コントローラSOC120とe−MMC135とは、データバス幅8ビットで各信号線が接続され、共用端子であるデータバスのD1〜D7は、双方向バッファのセレクタ400を介して接続されている。IOポートに関しても双方向バッファのセレクタ400を介して共用端子と接続され、セレクト信号401がHighのときにe−MMC135側、Lowの時にIOポート側が選択される。セレクト信号401は汎用出力ポートであり、汎用IO専用端子142から出力されている。
IOポート1から4まではスキャナ部150の信号線、IOポート4から7まではプリンタ部140の信号線として、入力ポートや出力ポートとして利用されるようになっている。
このようにすることで、e−MMC135を1ビットモードで使うときにIOポートとしても使うことが出来るようにすることが出来る。
図5は、画像形成装置100のコントローラ110の起動時の情報処理の一例を示すフローチャートである。
このフローチャートの処理は、コントローラ110のコントローラSOC120内のCPU121が実行する。
電源ONされると、CPU121は、起動処理を開始する(S501)。
次に、CPU121は、e−MMC135を8ビットモードで利用する設定を行う(S502)。
CPU121は、電源投入時に、所定のクロックスピード、及びデータバス幅(8ビット)にてe−MMC135アクセスするように回路的に設計されおり、この設定に基づき、処理を行う。
そして、CPU121は、e−MMC135内の所定のブート領域内に格納されているブートプログラムを、所定のクロックスピード、及びデータバス幅(8ビット)で読みだし、RAM133に展開し、実行する(S503)。
このフローチャートの処理は、コントローラ110のコントローラSOC120内のCPU121が実行する。
電源ONされると、CPU121は、起動処理を開始する(S501)。
次に、CPU121は、e−MMC135を8ビットモードで利用する設定を行う(S502)。
CPU121は、電源投入時に、所定のクロックスピード、及びデータバス幅(8ビット)にてe−MMC135アクセスするように回路的に設計されおり、この設定に基づき、処理を行う。
そして、CPU121は、e−MMC135内の所定のブート領域内に格納されているブートプログラムを、所定のクロックスピード、及びデータバス幅(8ビット)で読みだし、RAM133に展開し、実行する(S503)。
CPU121は、ブートプログラムの展開が完了する(S504のYes)と、プログラムに従い、入力/出力や初期値の設定等のIOポートの初期値設定を行う(S505)。
次に、CPU121は、e−MMC135のアクセスを8ビットモードからビット数の少ない1ビットモードに切り替える(S506)。
次に、CPU121は、共用端子139をIOポート側に切り替える(S507)。このことで、CPU121は、e−MMC135を1ビットモードで利用すると共に、共用端子をIOポートとして利用する。S507の処理は、共有端子切り替え処理の一例である。
その後、CPU121は、e−MMC135にアクセスを行う場合(S508のYes)、システム起動中にわたり、1ビットモードでe−MMC135を利用する(S509)。
次に、CPU121は、e−MMC135のアクセスを8ビットモードからビット数の少ない1ビットモードに切り替える(S506)。
次に、CPU121は、共用端子139をIOポート側に切り替える(S507)。このことで、CPU121は、e−MMC135を1ビットモードで利用すると共に、共用端子をIOポートとして利用する。S507の処理は、共有端子切り替え処理の一例である。
その後、CPU121は、e−MMC135にアクセスを行う場合(S508のYes)、システム起動中にわたり、1ビットモードでe−MMC135を利用する(S509)。
以上、本実施形態によれば、起動時には、e−MMCのデータバス幅を8ビットモードでブートプログラムをロードすることで、高速に起動することが出来る。
また、起動後は、e−MMCのデータバス幅を1ビットモードに切り替え、e−MMCを利用すると共に、e−MMCのデータバスと共用しているコントローラSOCのポートはIOポート側を利用するように切り替え動作させることが出来る。
そのようにすることで、画像形成装置を高速に起動させると共に、コントローラSOCの端子数の節減を両立させることが出来る。
また、起動後は、e−MMCのデータバス幅を1ビットモードに切り替え、e−MMCを利用すると共に、e−MMCのデータバスと共用しているコントローラSOCのポートはIOポート側を利用するように切り替え動作させることが出来る。
そのようにすることで、画像形成装置を高速に起動させると共に、コントローラSOCの端子数の節減を両立させることが出来る。
<その他の実施形態>
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
100 画像形成装置、110 コントローラ、120 コントローラSOC、121 CPU、135 e−MMC
Claims (7)
- 記憶装置を有する画像処理装置であって、
前記画像処理装置の起動時と起動後とで前記記憶装置のデータバスのバス幅を切り替える切り替え手段と、
前記起動後にIOポートと前記記憶装置のデータバスとで共有している共有端子をIOポート側に切り替える共有端子切り替え手段と、
を有する画像処理装置。 - 前記切り替え手段は、前記画像処理装置の起動時と起動後とで前記記憶装置のデータバスのバス幅を第1のビットから前記第1のビットよりビット数の少ない第2のビットに切り替える請求項1記載の画像処理装置。
- 前記第1のビットは8ビットであり、前記第2のビットは1ビットである請求項2記載の画像処理装置。
- 前記画像処理装置の起動時に前記記憶装置に記憶されたプログラムを、設定されたクロックスピードで読み出す読み出し手段を更に有する請求項1乃至3何れか1項記載の画像処理装置。
- 前記記憶装置は、制御部に含まれるe−MMCである請求項1乃至4何れか1項記載の画像処理装置。
- 記憶装置を有する画像処理装置が実行する情報処理方法であって、
前記画像処理装置の起動時と起動後とで前記記憶装置のデータバスのバス幅を切り替える切り替えステップと、
前記起動後にIOポートと前記記憶装置のデータバスとで共有している共有端子をIOポート側に切り替える共有端子切り替えステップと、
を含む情報処理方法。 - 記憶装置を有するコンピュータに、
前記コンピュータの起動時と起動後とで前記記憶装置のデータバスのバス幅を切り替える切り替えステップと、
前記起動後にIOポートと前記記憶装置のデータバスとで共有している共有端子をIOポート側に切り替える共有端子切り替えステップと、
を実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014101539A JP2015219643A (ja) | 2014-05-15 | 2014-05-15 | 画像処理装置、情報処理方法及びプログラム |
US14/710,449 US9940560B2 (en) | 2014-05-15 | 2015-05-12 | Image processing apparatus, information processing method, and program for high speed activation and terminal reduction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014101539A JP2015219643A (ja) | 2014-05-15 | 2014-05-15 | 画像処理装置、情報処理方法及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015219643A true JP2015219643A (ja) | 2015-12-07 |
Family
ID=54538783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014101539A Pending JP2015219643A (ja) | 2014-05-15 | 2014-05-15 | 画像処理装置、情報処理方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9940560B2 (ja) |
JP (1) | JP2015219643A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6857984B2 (ja) * | 2016-08-26 | 2021-04-14 | キヤノン株式会社 | 情報処理装置及びその制御方法、並びにプログラム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5592684A (en) * | 1994-07-22 | 1997-01-07 | Dell Usa, L.P. | Store queue including a byte order tracking mechanism for maintaining data coherency |
US6513113B1 (en) * | 1998-06-19 | 2003-01-28 | Ricoh Company, Ltd. | Electronic instrument adapted to be selectively booted either from externally-connectable storage unit or from internal nonvolatile rewritable memory |
US20030037085A1 (en) * | 2001-08-20 | 2003-02-20 | Sandbote Sam B. | Field processing unit |
JP4073721B2 (ja) * | 2002-06-28 | 2008-04-09 | 株式会社ルネサステクノロジ | データ処理装置 |
JP2004192051A (ja) | 2002-12-06 | 2004-07-08 | Ricoh Co Ltd | 共用端子制御装置 |
JP4245585B2 (ja) * | 2005-06-13 | 2009-03-25 | Tdk株式会社 | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2008293076A (ja) * | 2007-05-22 | 2008-12-04 | Seiko Epson Corp | エラー判定プログラム、エラー判定方法、及び、電子機器 |
JP5253901B2 (ja) * | 2008-06-20 | 2013-07-31 | 株式会社東芝 | メモリシステム |
WO2010134201A1 (ja) * | 2009-05-22 | 2010-11-25 | 株式会社日立製作所 | 半導体装置 |
US9405912B2 (en) * | 2013-11-14 | 2016-08-02 | Microsoft Technology Licensing, Llc | Hardware rooted attestation |
US9710198B2 (en) * | 2014-05-07 | 2017-07-18 | Sandisk Technologies Llc | Method and computing device for controlling bandwidth of swap operations |
CN105700901B (zh) * | 2014-11-28 | 2020-05-08 | 华为技术有限公司 | 一种启动方法、装置和计算机系统 |
-
2014
- 2014-05-15 JP JP2014101539A patent/JP2015219643A/ja active Pending
-
2015
- 2015-05-12 US US14/710,449 patent/US9940560B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150332133A1 (en) | 2015-11-19 |
US9940560B2 (en) | 2018-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9584693B2 (en) | Memory control for power saving state based on determination of volatile memory or non-volatile memory | |
US8199157B2 (en) | System on chip including an image processing memory with multiple access | |
US10133524B2 (en) | Electronic apparatus, wireless communication device, and power control method | |
US8724156B2 (en) | Image forming apparatus and information processing apparatus | |
JP2009259217A (ja) | データ処理回路、省電力方法、省電力プログラム、記録媒体及び機器 | |
US8817287B2 (en) | Image forming apparatus, method for controlling the same, and storage medium | |
WO2015037746A1 (en) | Memory controller that controls a plurality of memory devices, and printing apparatus including memory controller | |
JP2007299377A (ja) | マルチマイクロメモリカードとそのインタフェース切替検知方法 | |
US8427693B2 (en) | Image processing apparatus and method | |
JP2015219643A (ja) | 画像処理装置、情報処理方法及びプログラム | |
US9148545B2 (en) | Image processing apparatus, image processing method employed by the same, and non-transitory recording medium storing computer readable image processing program | |
JP4684673B2 (ja) | 半導体メモリ装置、情報処理装置及び半導体メモリ装置の制御方法 | |
CN113645366A (zh) | 图像形成装置及其成像控制方法、存储介质 | |
JP5145278B2 (ja) | 画像処理装置 | |
JP2017068790A (ja) | 制御装置および制御方法 | |
JP5186432B2 (ja) | 画像処理装置 | |
US8643860B2 (en) | Image forming apparatus performing network communication | |
JP2005174156A (ja) | メモリ装置およびこれを備えた電子装置 | |
JP2020086517A (ja) | 情報処理装置及びその制御方法とプログラム | |
JP7180463B2 (ja) | 画像形成装置 | |
JP2008059522A (ja) | 情報処理装置、情報処理モジュール、制御方法、及びプログラム | |
KR102230913B1 (ko) | 정보 처리 장치 및 반도체 집적 회로 | |
JP2003030127A (ja) | Sdioホストコントローラ | |
US20120268779A1 (en) | Apparatus and method of controlling electric power supply, and recording medium storing electric power supply control program | |
JP2008113415A (ja) | ファクシミリ機能を有する複合機、ファクシミリデータの保持方法、および、コンピュータプログラムプロダクト |