JP2009537967A - 半導体構造体の製造方法および半導体構造体 - Google Patents
半導体構造体の製造方法および半導体構造体 Download PDFInfo
- Publication number
- JP2009537967A JP2009537967A JP2009500813A JP2009500813A JP2009537967A JP 2009537967 A JP2009537967 A JP 2009537967A JP 2009500813 A JP2009500813 A JP 2009500813A JP 2009500813 A JP2009500813 A JP 2009500813A JP 2009537967 A JP2009537967 A JP 2009537967A
- Authority
- JP
- Japan
- Prior art keywords
- doping
- semiconductor substrate
- porous region
- temperature
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000009826 distribution Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 16
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 6
- 239000012159 carrier gas Substances 0.000 claims description 4
- 238000001953 recrystallisation Methods 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 4
- 239000006184 cosolvent Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 239000012535 impurity Substances 0.000 description 21
- 239000002086 nanomaterial Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 238000002048 anodisation reaction Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013590 bulk material Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- SZRIDEXXOYUJIS-UHFFFAOYSA-N ethenylarsenic Chemical compound [As]C=C SZRIDEXXOYUJIS-UHFFFAOYSA-N 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007614 solvation Methods 0.000 description 1
- QQXSEZVCKAEYQJ-UHFFFAOYSA-N tetraethylgermanium Chemical compound CC[Ge](CC)(CC)CC QQXSEZVCKAEYQJ-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- CYTQBVOFDCPGCX-UHFFFAOYSA-N trimethyl phosphite Chemical compound COP(OC)OC CYTQBVOFDCPGCX-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Pressure Sensors (AREA)
- Weting (AREA)
Abstract
本発明は、半導体構造体を製造する方法に関し、この方法は以下のステップを有する：
結晶半導体基板（１）を設けるステップ；前記結晶半導体基板（１）の表面（OF)に接して、ポーラス領域（１０）を設けるステップ；前記表面（OF)のポーラス領域（１０）に、ドーピング物質（１２）を導入するステップ；前記結晶半導体基板（１）内の前記ポーラス領域（１０）を、熱によって再結晶化するステップ、ただし前記ポーラス領域のドーピングタイプおよび／またはドーピング濃度および／またはドーピング分布は、前記結晶半導体基板のドーピングタイプおよび／またはドーピング濃度および／またはドーピング分布とは異なる。さらに本発明は、このようにして製造された半導体構造体に関する。
結晶半導体基板（１）を設けるステップ；前記結晶半導体基板（１）の表面（OF)に接して、ポーラス領域（１０）を設けるステップ；前記表面（OF)のポーラス領域（１０）に、ドーピング物質（１２）を導入するステップ；前記結晶半導体基板（１）内の前記ポーラス領域（１０）を、熱によって再結晶化するステップ、ただし前記ポーラス領域のドーピングタイプおよび／またはドーピング濃度および／またはドーピング分布は、前記結晶半導体基板のドーピングタイプおよび／またはドーピング濃度および／またはドーピング分布とは異なる。さらに本発明は、このようにして製造された半導体構造体に関する。
Description
従来技術
本発明は、半導体構造体の製造方法および相応する半導体構造体に関する。
本発明は、半導体構造体の製造方法および相応する半導体構造体に関する。
本発明は、広義には例えばシリコンまたは炭化シリコンからなる半導体基板の材料特性を、この半導体基板の表面から変化させることに関する。このような変化は、例えば特定の導電率または導電型を調整すること（n型またはp型ドーピング）によって行うことができる。
基本的には、本発明を多数の他のマイクロメカニカル半導体構造体、ないしマイクロエレクトロニック半導体構造体に適用することができるが、ここでは本発明ならびに本発明の基礎となる課題を、マイクロメカニカル圧力センサに関連して説明する。
図３は、公知の半導体構造体の概略断面図を示す。図３において参照符号１は、例えばp型のシリコンからなる半導体基板を示し、参照符号５は、例えば半導体基板１の表面OFにあるn型のドーピング領域を示す。この表面の深さtは１０μmである。
通常このようなドーピング領域５は、不純物原子を表面OFから半導体基板１の中に拡散させることによって得られる。シリコン半導体基板１の場合、ドーピング物質のソースがウェハ表面に堆積され（例えばp型ドーピング用のリンガラスまたはp型ドーピング用のホウ素ガラス）、その後高温で熱によって打ち込まれる。すなわちドーピング物質が、表面OFからシリコン半導体基板１の中に拡散する。これに代えて、ドーピング物質をウェハ表面に、典型的な初期厚さ１〜２μmまで注入することができる。このドーピング物質は、後から熱的処理によりシリコン半導体基板１の中に深く拡散される。
このような拡散経過は、一般的に、半導体基板１の表面OFからの層厚さが比較的小さいものに制限される。なぜなら、例えばドーピング物質原子などの不純物は、シリコンの中に非常に高い温度でも緩慢にしか拡散しないので、実際は、効率を考えて是認できる拡散時間内では、シリコンの中に一般的に２０〜２５μmの深さにしか達しないからである。例えばアンチモン（Sb）またはゲルマニウム（Ge）などのような不純物原子もあるが、これらは原子直径が大きいため、極めて緩慢にしか拡散しない。したがって、シリコンの中に一般的に２０〜２５μmという上記限度はこれらの不純物によっては決して達成されず、是認できる時間内における拡散深度は、これに比べて格段に劣る。
炭化シリコンの場合さらに困難なことに、拡散は、１４００℃という極めて高温のときでさえ極めて緩慢に行われる。炭化シリコンの格子は相当な拡散障壁であり、この拡散障壁によって不純物の浸透が強力にブロックされ、拡散経過の浸透深度はわずか数μmにまで制限される。
しかしとりわけマイクロメカニカルセンサで適用する場合には、例えばシリコンまたは炭化シリコンからなる厚い層の層特性を変化させること、例えば導電率または導電型を変化させることが必要であることが多い。したがって、熱による拡散経過の上記限度がバルク材料において障害となる。このために、例としてp型半導体基板上にある、例えば厚さ１００〜２００μmであるn型の厚い単結晶シリコン層を挙げることができる。このような厚い単結晶シリコン層は、高圧センサのために、シリコンにおいてp型シリコンからn型シリコンへの電気化学的エッチング用のエッチストップと関連して有利に使用されている。このことは、裏面からは電気化学的エッチング用のエッチストップ、表面からはプラズマトレンチ形成技術によって厚いシリコンウェハを製造すること、ならびに、電気化学的エッチングまたはpn接合領域まで陽極化することによって厚さ１００〜２００μmの薄いシリコンフィルムを製造し、所期のようにドーピングすることにも当てはまる。相応のことが、媒体に対する耐性があり高温に適したセンサにおける炭化シリコンにも当てはまり、同様に、ドーピングに効果的な電気化学的陽極化およびエッチング方法による公知のスマートカット法によって炭化シリコンフィルムを製造することにも当てはまる。
DE100 32 579 A1およびDE 10 2004 036 032 A1から、シリコン半導体基板のポーラス領域を製造する方法が公知である。
したがって本発明の課題は、半導体構造体を製造する方法および相応の半導体構造体を提供することであり、これによって、プロセス技術的に簡単に、半導体基板に深いドーピング領域を製造することができる。
本発明の利点
請求項１による半導体構造体を製造する本発明の方法、ないし請求項１１による相応の半導体構造体の利点は、例えばシリコンまたは炭化シリコンなどの結晶半導体材料からなる厚い層を、不純物原子または不純物を導入することによって特性変化させることができることである。これらの層は、多結晶として構成されていてもよい。ここでは、一方では非常に厚い複数の層を特性変化させることができる。このように層厚さが厚い場合、他の方法では効率的には製造することができない。他方では、非常に緩慢にしか拡散しない不純物原子、したがって従来技術によれば実際的な形態や方法では層に導入することができない不純物原子を導入することができる。この不純物原子は、例えばアンチモンまたはゲルマニウム、または原子直径の大きい他の原子などである。
請求項１による半導体構造体を製造する本発明の方法、ないし請求項１１による相応の半導体構造体の利点は、例えばシリコンまたは炭化シリコンなどの結晶半導体材料からなる厚い層を、不純物原子または不純物を導入することによって特性変化させることができることである。これらの層は、多結晶として構成されていてもよい。ここでは、一方では非常に厚い複数の層を特性変化させることができる。このように層厚さが厚い場合、他の方法では効率的には製造することができない。他方では、非常に緩慢にしか拡散しない不純物原子、したがって従来技術によれば実際的な形態や方法では層に導入することができない不純物原子を導入することができる。この不純物原子は、例えばアンチモンまたはゲルマニウム、または原子直径の大きい他の原子などである。
さらには、例えば炭化シリコンにおいて層を特性変更することができる。炭化シリコンでは通常は母材SiCが拡散を妨げるので、層の特性変更は全く不可能、ないしはほぼ不可能である。このようにして、材料特性によって従来技術の方法では特性変更またはドーピングが全くできなかった材料を、層厚さが厚くても特性変化させることができる。
さらに前述した方法によれば、不純物を大量に導入することによって完全に新しい材料特性を達成することができる。別の方法では、不純物をこのように大量に導入することは全く不可能だろう。
従属請求項には、本発明の有利な発展形態および改善形態が記載されている。
本発明は、半導体基板の表面に接するポーラス領域を形成し、このポーラス領域にドーピング物質が導入され、その後ポーラス領域が熱により再結晶化されるという着想を基礎としている。
ポーラス領域を設けるために、有利には電気化学的な陽極化が使用される。この際例えばポーラスシリコンまたはポーラス窒化シリコンを、相応する陽極化条件を選択することによって、特に電流密度およびフッ化水素酸濃度を選択することによって、ナノポーラス状またはメソポーラス状に形成することができる。
電気化学的な陽極化によれば、例えば垂直方向の広がりが１００〜３００μmの厚いポーラス層を簡単に製造することができる。このナノスケールないしメソスケールのシリコンまたは炭化シリコンからなる骨組みに、全厚みにわたって不純物を設けることができる。
このためにドーピング物質は、この構造の中に入り込むキャリアガスの形態で供給される（例えばジボラン、アルシン、ホスフィン等）。これに代えて、例えばホウ素ガラスまたはリンガラスなどのガラスを表面上に堆積させるか、または液体に溶解した前駆物質をポーラス構造に浸透させることもできる。前駆物質として、以下の物質の有機化合物および無機化合物が適当である。すなわち、ホウ素、リン（例えば亜リン酸トリメチル、五酸化リン）、ヒ素（ビニルアルシン）、アンチモン、ゲルマニウム（テトラエチルゲルマニウム）、アルミニウム、鉄、鉛など、またはこれらの水溶性塩（例えば塩化物、ヨウ化物、臭化物等）が適当である。これらは、表面張力の小さい液体、例えばアルコールまたは水、またはアルコールと水の混合液、または他の有機溶媒に溶解することができる。有利な実施形態では、ドーピング物質はキャリアガスの形態で供給される。ここではこのガスがポーラス領域に、例えば９００℃の高温で均等に浸透し、複数の不純物原子は同時に気相からこのナノ構造へと拡散する。この実施例では、ドーピング物質を堆積させるための熱処理およびドーピング物質を打ち込むための熱処理は時間的に一致する。
ドーピング原子を超臨界状態のCO2に溶解させることは特に有利である。なぜならこの材料は表面張力がないから、特に簡単にナノ構造ないしメソ構造に浸透させることができ、このナノ構造ないしメソ構造をより構造的にする、すなわち不純物原子によって被覆することができるからである。CO2に溶解しにくい不純物原子を溶媒和作用によって溶解させるために、場合によっては超臨界状態のCO2にさらにいわゆる補助溶剤（付加溶剤）を添加することも適当である。超臨界状態の利点は、既に述べたように、ポーラス材料の深いところにあるそれぞれの孔に難なく達することができ、不純物が至るところに近似的に同じ濃度で運ばれ、堆積されることである。有利な実施形態では、不純物原子を液体、とりわけ超臨界状態のCO2に溶解させることによって、ポーラス領域を室温で充分に浸透させることができる。この後続いてすぐに、打ち込みのための９００℃の温度ステップ、およびさらに再結晶化して打ち込むための９５０℃の温度ステップが行われる。
有利には、不純物原子を熱によって打ち込むステップは、構造的な転位が生じない温度で別個に行われる。ここでこの不純物原子は、例えば９００℃の温度で、シリコンのポーラス構造の堆積全体において微細なナノ構造の中に拡散し、このナノ構造に近似的に均等に浸透する。このとき、このナノ構造の表面にある自然酸化膜がナノ構造を付加的に安定させ、熱による転位を阻止するという事実によって、このナノ構造の安定性は付加的に支持される。シリコンの場合、このような酸化膜は９５０℃を超えると初めて崩壊し、シリコン炭化物の場合は、１２００℃を超えると初めて崩壊する。
再結晶化ステップにおいてポーラス領域は、例えばシリコンの場合は９５０℃を超える高温で、炭化シリコンの場合は１２００℃を超える高温で、熱によって崩壊する。ここではシリコン原子ないしシリコン炭化物の転位によって、再結晶化された中実な層がバルク材料内で再度形成される。この転位は初めのうちは、不純物原子がナノ構造の至るところに達することができるようにするために、またこの構造の個々の領域を損傷しないためには、望ましいものではない。今やこのように温度が上昇すると、このナノ構造を支えていた負の酸化膜層は蒸発する。このことは、水素を添加することによって更に付加的に促進される。表面の酸化膜による安定化がなくなると、この構造は熱によって急速に転位し、この転位は材料が完全に濃密化されて再結晶化するまで続く。したがって、シリコンまたは炭化シリコンの厚い層に不純物原子を制御して浸透させることが可能となる。しかも、１つの全部の効率的な総合プロセス、つまり１つまたは複数の相対的に短い高温ステップと関連した電気化学的な陽極化を用いて可能となる。
本発明の実施例を図示し、以下詳細に説明する。
図１ａ〜ｄは、本発明の実施例による半導体構造体の製造方法の基本製造ステップの概略断面図を示す。
図２は、本発明の実施例による半導体構造体の製造方法の基本製造ステップの経過を説明するフローチャートを示す。
図３は、公知の半導体構造体の概略断面図を示す。
図１ａ〜ｄは、本発明の実施例による半導体構造体の製造方法の基本製造ステップの概略断面図を示す。
図２は、本発明の実施例による半導体構造体の製造方法の基本製造ステップの経過を説明するフローチャートを示す。
図３は、公知の半導体構造体の概略断面図を示す。
実施例
図では、同じ参照符号は、同じまたは機能的に同じ構成要素を示す。
図では、同じ参照符号は、同じまたは機能的に同じ構成要素を示す。
図１ａ〜ｄは、本発明の実施例による半導体構造体の製造方法の基本製造ステップの概略断面図を示し、図２は、本発明の実施例による半導体構造体の製造方法の基本製造ステップの経過を説明するフローチャートを示す。
図１ａは、表面OFを備えるp型のシリコン半導体基板を示す。
図１ｂによれば、表面OFの上に、窒化シリコンからなるマスク２が載置されており（ステップS1）、次に電気化学的な陽極化によって、深さtが１００μmであるナノポーラス領域１０が形成される（ステップS2）。このナノポーラス領域は、網状に配置された複数の孔１０ａを有し、この孔は互いに結合した骨組みを形成している。
図１ｃに示される次のプロセスステップS3では、例えばリンガラスなどのガラス１２が、ポーラス領域１０に９００℃の温度で導入される。この際この温度で同時に、リンがこのナノスケールのシリコンからなる骨組みの中へ拡散し、このようにしてシリコンは、リンによって均等に満たされる。
さらに図１ｄに関連して、温度ステップS4が９５０℃以上の温度で行われる。ここではシリコン原子の転位により、半導体基板１の結晶化ドーピング領域１０’内にあるウエルの形態のポーラス領域１０は、熱によって再結晶化される。このドーピング領域のドーピングタイプ、ドーピング濃度およびドーピング分布は、半導体基板１のドーピングタイプ、ドーピング濃度およびドーピング分布とは異なる。
有利な実施例に基づいて本発明を説明したが、本発明はこの実施例に制限されない。
上記の実施例とは択一的に、ドーピング物質を、キャリアガスの形態、またはポーラス構造に浸透する溶液の形態とすることもできる。
上記実施例では、この半導体構造体は窒化シリコンからなるマスクを使用して形成されているが、エッジドーピング部を設けることも可能である。このエッジドーピング部は、孔を形成すべき領域を側方から取り囲み、エッチングマスクとして使用される。陽極化プロセスのために、基板の裏側にドーピングをすることもできる。
上記実施例で説明したマイクロメカニカル圧力センサのための使用法は一例にすぎず、任意に変更することができる。
Claims (11)
- 半導体構造体を製造する方法において、
結晶半導体基板（１）を設けるステップ、
前記結晶半導体基板（１）の表面（OF)に接して、ポーラス領域（１０）を設けるステップ、
前記表面（OF)のポーラス領域（１０）に、ドーピング物質（１２）を導入するステップ、および
前記結晶半導体基板（１）内の前記ポーラス領域（１０）を、熱によって再結晶化するステップ、ただし前記ポーラス領域のドーピングタイプおよび／またはドーピング濃度および／またはドーピング分布は、前記結晶半導体基板のドーピングタイプおよび／またはドーピング濃度および／またはドーピング分布とは異なる、
ことを特徴とする方法。 - 請求項１記載の方法において、
前記ドーピング物質（１２）が導入されている間または導入された後に、第1の温度による第1温度ステップが行われ、
ただしこの第1温度では、前記ポーラス領域（１０）の構造的な転位は行われない、
ことを特徴とする方法。 - 請求項２記載の方法において、
前記第1温度ステップの後で、第1温度から第2温度へ温度が上昇するとすぐに、第2の温度による第２温度ステップが行われ、
ただしこの第2温度では、前記ポーラス領域（１０）の構造的な転位が、前記結晶状ドーピング領域（１０’）において熱によって再結晶化されるまで行われる、
ことを特徴とする方法。 - 請求項１から３のいずれか一項記載の方法において、
前記ドーピング物質（１２）は、キャリアガスの形態で前記ポーラス領域（１０）に導入される、
ことを特徴とする方法。 - 請求項１から４のいずれか一項記載の方法において、
前記ドーピング物質（１２）は、ガラスの構成要素として前記ポーラス領域（１０）に導入される、
ことを特徴とする方法。 - 請求項１から５のいずれか一項記載の方法において、
前記ドーピング物質（１２）は、液体中に溶解されて前記ポーラス領域（１０）に導入される、
ことを特徴とする方法。 - 請求項６記載の方法において、
前記液体は超臨界CO2を有する、
ことを特徴とする方法。 - 請求項６記載の方法において、
前記液体は補助溶剤を有する、
ことを特徴とする方法。 - 請求項１から８のいずれか一項記載の方法において、
前記ポーラス領域（１０）の熱による再結晶化は、水素雰囲気下で行われる、
ことを特徴とする方法。 - 請求項１から９のいずれか一項記載の方法において、
前記半導体基板（１）はシリコンまたは炭化シリコンからなる、
ことを特徴とする方法。 - 結晶半導体基板（１）と、該結晶半導体基板の表面に接するウエルの形態の結晶ドーピング領域（１０’）とを備えており、
該結晶ドーピング領域（１０’）のドーピングタイプおよび／またはドーピング濃度および／またはドーピング分布は、前記結晶半導体基板（１）のドーピングタイプおよび／またはドーピング濃度および／またはドーピング分布とは異なっており、
前記結晶ドーピング領域の深さ（ｔ）は、表面から少なくとも５０μmである、
ことを特徴とする半導体構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102006012857A DE102006012857A1 (de) | 2006-03-21 | 2006-03-21 | Verfahren zur Herstellung einer Halbleiterstruktur und entsprechende Halbleiterstruktur |
| PCT/EP2007/052227 WO2007107461A1 (de) | 2006-03-21 | 2007-03-09 | Verfahren zur herstellung einer halbleiterstruktur und entsprechende halbleiterstruktur |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009537967A true JP2009537967A (ja) | 2009-10-29 |
| JP2009537967A5 JP2009537967A5 (ja) | 2012-08-30 |
| JP5080555B2 JP5080555B2 (ja) | 2012-11-21 |
Family
ID=37983457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009500813A Expired - Fee Related JP5080555B2 (ja) | 2006-03-21 | 2007-03-09 | 半導体構造体の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8148234B2 (ja) |
| EP (1) | EP1999783B1 (ja) |
| JP (1) | JP5080555B2 (ja) |
| DE (2) | DE102006012857A1 (ja) |
| WO (1) | WO2007107461A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104118842B (zh) * | 2014-07-02 | 2017-01-18 | 上海师范大学 | 碳化硅介孔阵列材料及其制备方法 |
| US9805931B2 (en) * | 2015-08-28 | 2017-10-31 | Varian Semiconductor Equipment Associates, Inc. | Liquid immersion doping |
| CH711498B1 (fr) * | 2015-09-08 | 2020-03-13 | Nivarox Sa | Procédé de fabrication d'une pièce micromécanique horlogère et ladite pièce micromécanique horlogère. |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130914A (en) * | 1980-03-17 | 1981-10-14 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS6366929A (ja) * | 1986-09-08 | 1988-03-25 | Tokyo Ohka Kogyo Co Ltd | アンチモン拡散用シリカ系被膜形成組成物 |
| JPH04219927A (ja) * | 1990-12-20 | 1992-08-11 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2004095645A (ja) * | 2002-08-29 | 2004-03-25 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| JP2005259859A (ja) * | 2004-03-10 | 2005-09-22 | Toshiba Ceramics Co Ltd | 拡散ウエハおよびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132974A (en) * | 1975-05-14 | 1976-11-18 | Nec Corp | Semiconductor device |
| US4262295A (en) * | 1978-01-30 | 1981-04-14 | Hitachi, Ltd. | Semiconductor device |
| FR2655193B1 (fr) * | 1989-11-30 | 1994-09-23 | Telemecanique | Dispositif semiconducteur de puissance symetrique et son procede de fabrication. |
| DE4440390A1 (de) * | 1994-11-11 | 1996-05-15 | Stuttgart Mikroelektronik | Epitaxie-Verfahren zur Herstellung von Halbleiterschichtsystemen mit ultrakurzen, lateralen Dotierungsübergängen |
| WO1997040527A1 (de) * | 1996-04-22 | 1997-10-30 | Siemens Aktiengesellschaft | Verfahren zur herstellung eines dotierten gebietes in einem halbleitersubstrat |
| DE10032579B4 (de) | 2000-07-05 | 2020-07-02 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement |
| DE10127950B4 (de) * | 2001-06-08 | 2007-04-12 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement |
| DE102004036035B4 (de) | 2003-12-16 | 2015-10-15 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements sowie ein Halbleiterbauelement, insbesondere ein Membransensor |
-
2006
- 2006-03-21 DE DE102006012857A patent/DE102006012857A1/de not_active Withdrawn
-
2007
- 2007-03-09 DE DE502007006500T patent/DE502007006500D1/de active Active
- 2007-03-09 EP EP07726749A patent/EP1999783B1/de not_active Not-in-force
- 2007-03-09 WO PCT/EP2007/052227 patent/WO2007107461A1/de active Application Filing
- 2007-03-09 JP JP2009500813A patent/JP5080555B2/ja not_active Expired - Fee Related
- 2007-03-09 US US12/282,842 patent/US8148234B2/en not_active Expired - Fee Related
-
2012
- 2012-02-03 US US13/366,067 patent/US20120132925A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130914A (en) * | 1980-03-17 | 1981-10-14 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS6366929A (ja) * | 1986-09-08 | 1988-03-25 | Tokyo Ohka Kogyo Co Ltd | アンチモン拡散用シリカ系被膜形成組成物 |
| JPH04219927A (ja) * | 1990-12-20 | 1992-08-11 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2004095645A (ja) * | 2002-08-29 | 2004-03-25 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| JP2005259859A (ja) * | 2004-03-10 | 2005-09-22 | Toshiba Ceramics Co Ltd | 拡散ウエハおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120132925A1 (en) | 2012-05-31 |
| EP1999783B1 (de) | 2011-02-16 |
| US8148234B2 (en) | 2012-04-03 |
| WO2007107461A1 (de) | 2007-09-27 |
| JP5080555B2 (ja) | 2012-11-21 |
| US20090236610A1 (en) | 2009-09-24 |
| DE102006012857A1 (de) | 2007-09-27 |
| DE502007006500D1 (de) | 2011-03-31 |
| EP1999783A1 (de) | 2008-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5738304B2 (ja) | シリコン選択エッチ方法 | |
| KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
| JP6876148B2 (ja) | 安定化高ドープ・シリコン・カーバイド | |
| JP5338443B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| WO2010016457A1 (ja) | エピタキシャルシリコンウェーハ及びその製造方法 | |
| TWI550143B (zh) | Production method of epitaxial silicon wafer and epitaxial silicon wafer | |
| US8921979B2 (en) | Method for producing a semiconductor layer | |
| JP2005220013A (ja) | 高度にドープされた半導体ウェハの製造法および転位のない高度にドープされた半導体ウェハ | |
| US8518809B2 (en) | Manufacturing method of silicon carbide single crystal | |
| JP5080555B2 (ja) | 半導体構造体の製造方法 | |
| JP2009525622A (ja) | 高い熱伝導率を有する半導体ウエハ | |
| CN102738004A (zh) | 用于形成外延层的工艺 | |
| CN107305839B (zh) | 防止自掺杂效应的方法 | |
| TW201926572A (zh) | 半導體結構的形成方法 | |
| JP2001501162A (ja) | ＳｉＣ層中にボロンをドープされた領域を生成する方法 | |
| TW200308089A (en) | A semiconductor device and methods of manufacturing the same, a zener diode, a consumer electronic product | |
| US20160372336A1 (en) | Method for Manufacturing a Semiconductor Device by Hydrogen Treatment | |
| US8102052B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| JP2016042570A (ja) | 半導体用の最適化層 | |
| JP2011108895A (ja) | 半導体装置の製造方法 | |
| JP7415827B2 (ja) | シリコンエピタキシャルウエーハ及びその製造方法 | |
| US6309974B1 (en) | Method for eliminating residual oxygen impurities from silicon wafers pulled from a crucible | |
| TWI851374B (zh) | 具有超接面構造之半導體元件之製造方法 | |
| JP2018046250A (ja) | ダイオードの製造方法 | |
| JPH1041240A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120307 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120607 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20120709 |
|
| TRDD | Decision of grant or rejection written | ||
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120801 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |