JP2004095645A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004095645A JP2004095645A JP2002251299A JP2002251299A JP2004095645A JP 2004095645 A JP2004095645 A JP 2004095645A JP 2002251299 A JP2002251299 A JP 2002251299A JP 2002251299 A JP2002251299 A JP 2002251299A JP 2004095645 A JP2004095645 A JP 2004095645A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- defect
- impurity
- ion implantation
- defect introduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
【課題】不純物濃度の深さ方向の均一性を向上させつつ、横方向拡散を低減させる。
【解決手段】Siまたは不活性ガスのイオン注入IP1を行うことにより、欠陥導入層3を形成した後、不純物のイオン注入IP2を行うことにより、不純物注入層4を形成し、不純物注入層4の不純物を欠陥導入層3に沿うようにして熱拡散させる。
【選択図】 図1
【解決手段】Siまたは不活性ガスのイオン注入IP1を行うことにより、欠陥導入層3を形成した後、不純物のイオン注入IP2を行うことにより、不純物注入層4を形成し、不純物注入層4の不純物を欠陥導入層3に沿うようにして熱拡散させる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、半導体装置のウェル形成に適用して好適なものである。
【0002】
【従来の技術】
従来の半導体装置では、不純物の熱拡散により、ウェル層を形成することが行われていた。
図6は、従来の半導体装置の製造工程を示す断面図である。
図6(a)において、フォトリソグラフィー技術を用いることにより、ウェル23に対応するパターンが形成されたフォトレジスト22を、半導体基板21上に形成する。
【0003】
そして、フォトレジスト22をマスクとして、B、AsまたはPなどの不純物のイオン注入IP4を行うことにより、深さH4の不純物注入層23を形成する。
次に、図6(b)において、フォトレジスト22を除去し、ウェル深さH5に達するまで、不純物注入層23に注入された不純物の熱拡散を行うことにより、ウェル層24を形成する。
【0004】
【発明が解決しようとする課題】
しかしながら、不純物の熱拡散によりウェル層24を形成する方法では、不純物が半導体基板21内で等方的に拡散するため、縦方向拡散VD3の速度と横方向拡散HD3の速度とが等しくなる。
このため、ウェル層24の横方向拡散幅W3が増大し、このウェル層24の横方向拡散幅W3を予め見込んで、素子配置の設計を行う必要があるため、半導体装置の高密度化の妨げになるという問題があった。
【0005】
一方、不純物層を深い位置に形成するため、高エネルギーイオン注入を用いる方法がある。
図7(a)は、高エネルギーイオン注入を用いた不純物層の構成を示す断面図、図7(b)は、高エネルギーイオン注入を用いた不純物層の不純物プロファイルを示す図である。
【0006】
図7(a)において、半導体基板31上に形成されたフォトレジスト32をマスクとして、不純物のイオン注入IP5を高エネルギーで行うことにより、深さH6の不純物注入層33が形成される。
しかしながら、高エネルギーイオン注入を用いる方法では、図7(b)に示すように、不純物が深さH6の位置に偏って分布し、半導体基板31表面付近の不純物濃度が低くなるため、ウェル層の深さ方向全体に渡って不純物濃度を均一化することが難しいという問題があった。
【0007】
そこで、本発明の目的は、不純物濃度の深さ方向の均一性を向上させつつ、横方向拡散を低減させることが可能な半導体装置および半導体装置の製造方法を提供することである。
【0008】
【課題を解決するための手段】
上述した課題を解決するために、請求項1記載の半導体装置によれば、欠陥導入層に沿って、不純物層が拡散されていることを特徴とする。
これにより、欠陥導入層に沿って、不純物の拡散速度を増大させることが可能となり、不純物の拡散速度に異方性を持たせることが可能となる。
【0009】
このため、不純物を所定の方向に拡散させることが可能となり、不純物濃度の深さ方向の均一性を向上させつつ、横方向拡散を低減させることが可能となる。
また、請求項2記載の半導体装置によれば、前記不純物層はウェル層であることを特徴とする。
これにより、ウェル層の深さ方向の不純物濃度の均一化を測りつつ、ウェル層の横方向拡散幅を低減することが可能となり、ウェル層の横方向拡散幅を少なく見込んで、素子配置の設計を行うことが可能となる。
【0010】
このため、半導体装置の素子分離構造を複雑化することなく、半導体装置の高密度化を図ることが可能となる。
また、請求項3記載の半導体装置によれば、Siまたは不活性ガスのイオン注入により、半導体基板内に欠陥導入層を形成する工程と、不純物のイオン注入により、前記欠陥導入層に不純物層を形成する工程と、熱処理により、前記不純物層に注入された不純物を拡散させる工程と、熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする。
【0011】
これにより、所定の領域に欠陥導入層を容易に形成することが可能となるとともに、不要になった欠陥導入層を容易に消滅させることが可能となり、素子の特性に悪影響を及ぼすことなく、不純物の拡散方向に異方性を持たせることが可能となる。
このため、低エネルギーで不純物を注入した場合においても、不純物を所定の方向に深く導入することが可能となり、不純物濃度の深さ方向の均一性を向上させつつ、横方向拡散を低減させることが可能となる。
【0012】
また、請求項4記載の半導体装置の製造方法によれば、ウェル領域に対応したフォトレジストを半導体基板上に形成する工程と、前記フォトレジストをマスクとして、半導体基板内にSiまたは不活性ガスのイオン注入を行うことにより、欠陥導入層を形成する工程と、前記フォトレジストをマスクとして、前記欠陥導入層の深さよりも浅い位置に不純物のイオン注入を行う工程と、前記フォトレジストを除去する工程と、前記欠陥導入層に注入された不純物を熱拡散させることにより、ウェル層を形成する工程と、熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする。
【0013】
これにより、欠陥導入層の形成に用いたマスクを用いて、不純物のイオン注入を行うことが可能となり、不純物層を欠陥導入層に対して自己整合的に形成することが可能となる。
このため、欠陥導入層および不純物層をイオン注入で形成する場合においても、欠陥導入層および不純物層の横方向の位置ずれを防止しつつ、不純物の横方向拡散を低減させることが可能となり、素子配置のマージンを低減して、半導体装置の高密度化を図ることが可能となる。
【0014】
また、請求項5記載の半導体装置の製造方法によれば、前記欠陥導入層の深さは、前記ウェル層に深さよりも深いことを特徴とする。
これにより、ウェル層の深さ方向の不純物の拡散速度を増大させることが可能となり、ウェル層の横方向拡散幅を低減しつつ、深さの深いウェル層を形成することが可能となる。
【0015】
このため、ウェル層の横方向拡散幅を少なく見込んで、素子配置の設計を行うことが可能となり、STIなどの複雑な素子分離構造を用いることなく、半導体装置の高密度化を図ることが可能となる。
また、請求項6記載の半導体装置の製造方法によれば、Siまたは不活性ガスのイオン注入により、半導体基板内に欠陥導入層を形成する工程と、ドーピングガス雰囲気中で熱処理を行うことにより、前記欠陥導入層に不純物を拡散させる工程と、熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする。
【0016】
これにより、所定の領域に欠陥導入層を容易に形成することが可能となるとともに、不要になった欠陥導入層を容易に消滅させることが可能となり、素子の特性に悪影響を及ぼすことなく、不純物の拡散方向に異方性を持たせることが可能となる。
このため、不純物のイオン注入を用いることなく、不純物を所定の方向に深く導入することが可能となり、不純物濃度の深さ方向の均一性を向上させつつ、横方向拡散を低減させることが可能となる。
【0017】
また、欠陥導入層に不純物を導入する際に、イオン注入を用いる必要がなくなることから、製造工程の複雑化を抑制しつつ、半導体装置の高密度化を図ることが可能となる。
また、請求項7記載の半導体装置の製造方法によれば、素子分離絶縁膜を半導体基板上に形成する工程と、前記素子分離絶縁膜をマスクとして、半導体基板内にSiまたは不活性ガスのイオン注入を行うことにより、欠陥導入層を形成する工程と、前記素子分離絶縁膜をマスクとして、ドーピングガス雰囲気中で熱処理を行うことにより、前記欠陥導入層に不純物を拡散させる工程と、熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする。
【0018】
これにより、欠陥導入層の形成に用いたマスクを用いて、不純物の拡散を行うことが可能となり、ウェル層を欠陥導入層に対して自己整合的に形成することが可能となるとともに、イオン注入を1回で済ませることが可能となる。
このため、欠陥導入層をイオン注入で形成した後、熱拡散により不純物のドーピングを行う場合においても、欠陥導入層および不純物層の横方向の位置ずれを防止しつつ、不純物の横方向拡散を低減させることが可能となり、素子配置のマージンを低減して、半導体装置の高密度化を図ることが可能となるとともに、製造工程の複雑化を抑制することができる。
【0019】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図1、2は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図、図3(a)は、本発明の第1実施形態に係る半導体装置の欠陥密度のプロファイルを示す図、図3(b)は、本発明の第1実施形態に係る半導体装置の不純物プロファイルを示す図である。
【0020】
図1(a)において、フォトリソグラフィー技術を用いることにより、図2のウェル5に対応するパターンが形成されたフォトレジスト2を、半導体基板1上に形成する。
そして、フォトレジスト2をマスクとして、Siまたは不活性ガスのイオン注入IP1を行うことにより、深さH1の欠陥導入層3を形成する。
【0021】
なお、欠陥導入層3の深さH1は、図2のウェル5の深さ以上に設定することが好ましい。
ここで、Siまたは不活性ガスのイオン注入IP1を行うと、Siまたは不活性ガスは、半導体基板1内に欠陥を生成しながら、半導体基板1内に進入するため、図3(a)に示すように、欠陥導入層3に形成される欠陥密度を深さ方向にほぼ均一化することが可能となる。
【0022】
次に、図1(b)において、フォトレジスト2をマスクとして、B、AsまたはPなどの不純物のイオン注入IP2を行うことにより、深さH2の不純物注入層4を形成する。
次に、図2(a)において、フォトレジスト2を除去し、ウェル深さH1に達するまで、不純物注入層4に注入された不純物の熱拡散を行うことにより、ウェル層5を形成する。
【0023】
ここで、欠陥導入層3での不純物の拡散係数は、欠陥の形成されていない半導体基板1に比べて大きいため、欠陥導入層3では、不純物の拡散が速くなる。
また、欠陥導入層3の形成および不純物注入層4の形成を同一のフォトレジスト2をマスクとして行うとともに、不純物注入層4の深さH2を欠陥導入層3の深さH1よりも浅くすることにより、不純物注入層4の横方向は半導体基板1と接するようにすることが可能となるとともに、不純物注入層4の縦方向は欠陥導入層3と接するようにすることが可能となる。
【0024】
このため、横方向拡散HD1の速度を縦方向拡散VD1の速度よりも遅くすることが可能となり、ウェル層5の横方向拡散幅W1を減少させることが可能となる。
また、図3(a)に示すように、欠陥導入層3に形成される欠陥密度は、深さ方向にほぼ均一化されているため、図3(b)に示すように、不純物注入層4の不純物を熱拡散させた場合においても、ウェル層5の不純物濃度を深さ方向にほぼ均一化することができる。
【0025】
次に、図2(b)において、ウェル層5が形成された半導体基板1の熱処理を行うことにより、欠陥導入層3に形成されている欠陥を回復させる。
これにより、不純物の拡散方向に異方性を持たせるため、欠陥導入層3を形成した場合においても、素子の特性に悪影響が及ぶことを防止することが可能となるとともに、ウェル層5の横方向拡散幅W1を少なく見込んで、素子配置の設計を行うことが可能となり、STIなどの複雑な素子分離構造を用いることなく、半導体装置の高密度化を図ることが可能となる。
【0026】
なお、上述した実施形態では、フォトレジスト2をマスクとして、イオン注入を行う方法について説明したが、酸化膜などをマスクとして、イオン注入を行ってもよい。
また、上述した第1実施形態では、イオン注入を用いて欠陥導入層3および不純物注入層4の双方を形成する行う方法について説明したが、イオン注入を用いて欠陥導入層3を形成し、熱拡散を用いて不純物のドープを行うようにしてもよい。
【0027】
図4、5は、本発明の第2実施形態に係る半導体装置の製造工程を示す断面図である。
図4(a)において、LOCOS法を用いることにより、フィールド酸化膜12を半導体基板11上に形成する。
次に、図4(b)において、フィールド酸化膜12をマスクとして、Siまたは不活性ガスのイオン注入IP3を行うことにより、深さH3の欠陥導入層13を形成する。
【0028】
なお、欠陥導入層13の深さH3は、図5のウェル14の深さ以上に設定することが好ましい。
ここで、Siまたは不活性ガスのイオン注入IP3を行うと、Siまたは不活性ガスは、半導体基板11内に欠陥を生成しながら、半導体基板11内に進入するため、欠陥導入層13に形成される欠陥密度を深さ方向にほぼ均一化することが可能となる。
【0029】
次に、図5(a)において、フィールド酸化膜12をマスクとして、ウェル深さH3に達するまで、ドーピングガスDGの雰囲気中で不純物の熱拡散を行うことにより、ウェル層14を形成する。
ここで、欠陥導入層13での不純物の拡散係数は、欠陥の形成されていない半導体基板11に比べて大きいため、欠陥導入層13では、不純物の拡散が速くなる。
【0030】
また、欠陥導入層3の形成および不純物の熱拡散を同一のフィールド酸化膜12をマスクとして行うことにより、不純物拡散の縦方向は、欠陥導入層13にのみ接するようにすることが可能となるとともに、不純物拡散の横方向は、半導体基板11にのみ接するようにすることが可能となる。
このため、横方向拡散HD1の速度を縦方向拡散VD1の速度よりも遅くすることが可能となり、ウェル層14の横方向拡散幅W2を減少させることが可能となる。
【0031】
また、欠陥導入層13に形成される欠陥密度は、深さ方向にほぼ均一化されているため、不純物を熱拡散させた場合においても、ウェル層14の不純物濃度を深さ方向にほぼ均一化することができる。
次に、図5(b)において、ウェル層14が形成された半導体基板11の熱処理を行うことにより、欠陥導入層13に形成されている欠陥を回復させる。
【0032】
これにより、イオン注入を1回行うだけで、ウェル層14の不純物濃度の深さ方向の均一性を向上させつつ、ウェル層14の横方向拡散幅W2を減少させることが可能となり、製造工程の複雑化を抑制しつつ、半導体装置の高密度化を図ることが可能となる。
【0033】
【発明の効果】
以上説明したように、本発明によれば、欠陥導入層に沿って不純物を拡散させることにより、不純物の拡散方向に異方性を持たせることが可能となり、不純物濃度の深さ方向の均一性を向上させつつ、横方向拡散を低減させることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る半導体装置の製造工程を示す断面図である。
【図2】本発明の第1実施形態に係る半導体装置の製造工程を示す断面図である。
【図3】図3(a)は、本発明の第1実施形態に係る半導体装置の欠陥密度のプロファイルを示す図、図3(b)は、本発明の第1実施形態に係る半導体装置の不純物プロファイルを示す図である。
【図4】本発明の第2実施形態に係る半導体装置の製造工程を示す断面図である。
【図5】本発明の第2実施形態に係る半導体装置の製造工程を示す断面図である。
【図6】従来の半導体装置の製造工程を示す断面図である。
【図7】図7(a)は、高エネルギーイオン注入を用いた不純物層の構成を示す断面図、図7(b)は、高エネルギーイオン注入を用いた不純物層の不純物プロファイルを示す図である。
【符号の説明】
1、11 半導体基板、2 フォトレジスト、3、13 欠陥導入層、4 不純物注入層、5、14 ウェル、12 フィールド酸化膜、IP1、IP2 イオン注入、W1、W2 横方向拡散幅、H1、H3 ウェル深さ、H2 不純物注入層の深さ、HD1、HD2 横方向拡散、VD1、VD2 縦方向拡散
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、半導体装置のウェル形成に適用して好適なものである。
【0002】
【従来の技術】
従来の半導体装置では、不純物の熱拡散により、ウェル層を形成することが行われていた。
図6は、従来の半導体装置の製造工程を示す断面図である。
図6(a)において、フォトリソグラフィー技術を用いることにより、ウェル23に対応するパターンが形成されたフォトレジスト22を、半導体基板21上に形成する。
【0003】
そして、フォトレジスト22をマスクとして、B、AsまたはPなどの不純物のイオン注入IP4を行うことにより、深さH4の不純物注入層23を形成する。
次に、図6(b)において、フォトレジスト22を除去し、ウェル深さH5に達するまで、不純物注入層23に注入された不純物の熱拡散を行うことにより、ウェル層24を形成する。
【0004】
【発明が解決しようとする課題】
しかしながら、不純物の熱拡散によりウェル層24を形成する方法では、不純物が半導体基板21内で等方的に拡散するため、縦方向拡散VD3の速度と横方向拡散HD3の速度とが等しくなる。
このため、ウェル層24の横方向拡散幅W3が増大し、このウェル層24の横方向拡散幅W3を予め見込んで、素子配置の設計を行う必要があるため、半導体装置の高密度化の妨げになるという問題があった。
【0005】
一方、不純物層を深い位置に形成するため、高エネルギーイオン注入を用いる方法がある。
図7(a)は、高エネルギーイオン注入を用いた不純物層の構成を示す断面図、図7(b)は、高エネルギーイオン注入を用いた不純物層の不純物プロファイルを示す図である。
【0006】
図7(a)において、半導体基板31上に形成されたフォトレジスト32をマスクとして、不純物のイオン注入IP5を高エネルギーで行うことにより、深さH6の不純物注入層33が形成される。
しかしながら、高エネルギーイオン注入を用いる方法では、図7(b)に示すように、不純物が深さH6の位置に偏って分布し、半導体基板31表面付近の不純物濃度が低くなるため、ウェル層の深さ方向全体に渡って不純物濃度を均一化することが難しいという問題があった。
【0007】
そこで、本発明の目的は、不純物濃度の深さ方向の均一性を向上させつつ、横方向拡散を低減させることが可能な半導体装置および半導体装置の製造方法を提供することである。
【0008】
【課題を解決するための手段】
上述した課題を解決するために、請求項1記載の半導体装置によれば、欠陥導入層に沿って、不純物層が拡散されていることを特徴とする。
これにより、欠陥導入層に沿って、不純物の拡散速度を増大させることが可能となり、不純物の拡散速度に異方性を持たせることが可能となる。
【0009】
このため、不純物を所定の方向に拡散させることが可能となり、不純物濃度の深さ方向の均一性を向上させつつ、横方向拡散を低減させることが可能となる。
また、請求項2記載の半導体装置によれば、前記不純物層はウェル層であることを特徴とする。
これにより、ウェル層の深さ方向の不純物濃度の均一化を測りつつ、ウェル層の横方向拡散幅を低減することが可能となり、ウェル層の横方向拡散幅を少なく見込んで、素子配置の設計を行うことが可能となる。
【0010】
このため、半導体装置の素子分離構造を複雑化することなく、半導体装置の高密度化を図ることが可能となる。
また、請求項3記載の半導体装置によれば、Siまたは不活性ガスのイオン注入により、半導体基板内に欠陥導入層を形成する工程と、不純物のイオン注入により、前記欠陥導入層に不純物層を形成する工程と、熱処理により、前記不純物層に注入された不純物を拡散させる工程と、熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする。
【0011】
これにより、所定の領域に欠陥導入層を容易に形成することが可能となるとともに、不要になった欠陥導入層を容易に消滅させることが可能となり、素子の特性に悪影響を及ぼすことなく、不純物の拡散方向に異方性を持たせることが可能となる。
このため、低エネルギーで不純物を注入した場合においても、不純物を所定の方向に深く導入することが可能となり、不純物濃度の深さ方向の均一性を向上させつつ、横方向拡散を低減させることが可能となる。
【0012】
また、請求項4記載の半導体装置の製造方法によれば、ウェル領域に対応したフォトレジストを半導体基板上に形成する工程と、前記フォトレジストをマスクとして、半導体基板内にSiまたは不活性ガスのイオン注入を行うことにより、欠陥導入層を形成する工程と、前記フォトレジストをマスクとして、前記欠陥導入層の深さよりも浅い位置に不純物のイオン注入を行う工程と、前記フォトレジストを除去する工程と、前記欠陥導入層に注入された不純物を熱拡散させることにより、ウェル層を形成する工程と、熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする。
【0013】
これにより、欠陥導入層の形成に用いたマスクを用いて、不純物のイオン注入を行うことが可能となり、不純物層を欠陥導入層に対して自己整合的に形成することが可能となる。
このため、欠陥導入層および不純物層をイオン注入で形成する場合においても、欠陥導入層および不純物層の横方向の位置ずれを防止しつつ、不純物の横方向拡散を低減させることが可能となり、素子配置のマージンを低減して、半導体装置の高密度化を図ることが可能となる。
【0014】
また、請求項5記載の半導体装置の製造方法によれば、前記欠陥導入層の深さは、前記ウェル層に深さよりも深いことを特徴とする。
これにより、ウェル層の深さ方向の不純物の拡散速度を増大させることが可能となり、ウェル層の横方向拡散幅を低減しつつ、深さの深いウェル層を形成することが可能となる。
【0015】
このため、ウェル層の横方向拡散幅を少なく見込んで、素子配置の設計を行うことが可能となり、STIなどの複雑な素子分離構造を用いることなく、半導体装置の高密度化を図ることが可能となる。
また、請求項6記載の半導体装置の製造方法によれば、Siまたは不活性ガスのイオン注入により、半導体基板内に欠陥導入層を形成する工程と、ドーピングガス雰囲気中で熱処理を行うことにより、前記欠陥導入層に不純物を拡散させる工程と、熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする。
【0016】
これにより、所定の領域に欠陥導入層を容易に形成することが可能となるとともに、不要になった欠陥導入層を容易に消滅させることが可能となり、素子の特性に悪影響を及ぼすことなく、不純物の拡散方向に異方性を持たせることが可能となる。
このため、不純物のイオン注入を用いることなく、不純物を所定の方向に深く導入することが可能となり、不純物濃度の深さ方向の均一性を向上させつつ、横方向拡散を低減させることが可能となる。
【0017】
また、欠陥導入層に不純物を導入する際に、イオン注入を用いる必要がなくなることから、製造工程の複雑化を抑制しつつ、半導体装置の高密度化を図ることが可能となる。
また、請求項7記載の半導体装置の製造方法によれば、素子分離絶縁膜を半導体基板上に形成する工程と、前記素子分離絶縁膜をマスクとして、半導体基板内にSiまたは不活性ガスのイオン注入を行うことにより、欠陥導入層を形成する工程と、前記素子分離絶縁膜をマスクとして、ドーピングガス雰囲気中で熱処理を行うことにより、前記欠陥導入層に不純物を拡散させる工程と、熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする。
【0018】
これにより、欠陥導入層の形成に用いたマスクを用いて、不純物の拡散を行うことが可能となり、ウェル層を欠陥導入層に対して自己整合的に形成することが可能となるとともに、イオン注入を1回で済ませることが可能となる。
このため、欠陥導入層をイオン注入で形成した後、熱拡散により不純物のドーピングを行う場合においても、欠陥導入層および不純物層の横方向の位置ずれを防止しつつ、不純物の横方向拡散を低減させることが可能となり、素子配置のマージンを低減して、半導体装置の高密度化を図ることが可能となるとともに、製造工程の複雑化を抑制することができる。
【0019】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
図1、2は、本発明の第1実施形態に係る半導体装置の製造工程を示す断面図、図3(a)は、本発明の第1実施形態に係る半導体装置の欠陥密度のプロファイルを示す図、図3(b)は、本発明の第1実施形態に係る半導体装置の不純物プロファイルを示す図である。
【0020】
図1(a)において、フォトリソグラフィー技術を用いることにより、図2のウェル5に対応するパターンが形成されたフォトレジスト2を、半導体基板1上に形成する。
そして、フォトレジスト2をマスクとして、Siまたは不活性ガスのイオン注入IP1を行うことにより、深さH1の欠陥導入層3を形成する。
【0021】
なお、欠陥導入層3の深さH1は、図2のウェル5の深さ以上に設定することが好ましい。
ここで、Siまたは不活性ガスのイオン注入IP1を行うと、Siまたは不活性ガスは、半導体基板1内に欠陥を生成しながら、半導体基板1内に進入するため、図3(a)に示すように、欠陥導入層3に形成される欠陥密度を深さ方向にほぼ均一化することが可能となる。
【0022】
次に、図1(b)において、フォトレジスト2をマスクとして、B、AsまたはPなどの不純物のイオン注入IP2を行うことにより、深さH2の不純物注入層4を形成する。
次に、図2(a)において、フォトレジスト2を除去し、ウェル深さH1に達するまで、不純物注入層4に注入された不純物の熱拡散を行うことにより、ウェル層5を形成する。
【0023】
ここで、欠陥導入層3での不純物の拡散係数は、欠陥の形成されていない半導体基板1に比べて大きいため、欠陥導入層3では、不純物の拡散が速くなる。
また、欠陥導入層3の形成および不純物注入層4の形成を同一のフォトレジスト2をマスクとして行うとともに、不純物注入層4の深さH2を欠陥導入層3の深さH1よりも浅くすることにより、不純物注入層4の横方向は半導体基板1と接するようにすることが可能となるとともに、不純物注入層4の縦方向は欠陥導入層3と接するようにすることが可能となる。
【0024】
このため、横方向拡散HD1の速度を縦方向拡散VD1の速度よりも遅くすることが可能となり、ウェル層5の横方向拡散幅W1を減少させることが可能となる。
また、図3(a)に示すように、欠陥導入層3に形成される欠陥密度は、深さ方向にほぼ均一化されているため、図3(b)に示すように、不純物注入層4の不純物を熱拡散させた場合においても、ウェル層5の不純物濃度を深さ方向にほぼ均一化することができる。
【0025】
次に、図2(b)において、ウェル層5が形成された半導体基板1の熱処理を行うことにより、欠陥導入層3に形成されている欠陥を回復させる。
これにより、不純物の拡散方向に異方性を持たせるため、欠陥導入層3を形成した場合においても、素子の特性に悪影響が及ぶことを防止することが可能となるとともに、ウェル層5の横方向拡散幅W1を少なく見込んで、素子配置の設計を行うことが可能となり、STIなどの複雑な素子分離構造を用いることなく、半導体装置の高密度化を図ることが可能となる。
【0026】
なお、上述した実施形態では、フォトレジスト2をマスクとして、イオン注入を行う方法について説明したが、酸化膜などをマスクとして、イオン注入を行ってもよい。
また、上述した第1実施形態では、イオン注入を用いて欠陥導入層3および不純物注入層4の双方を形成する行う方法について説明したが、イオン注入を用いて欠陥導入層3を形成し、熱拡散を用いて不純物のドープを行うようにしてもよい。
【0027】
図4、5は、本発明の第2実施形態に係る半導体装置の製造工程を示す断面図である。
図4(a)において、LOCOS法を用いることにより、フィールド酸化膜12を半導体基板11上に形成する。
次に、図4(b)において、フィールド酸化膜12をマスクとして、Siまたは不活性ガスのイオン注入IP3を行うことにより、深さH3の欠陥導入層13を形成する。
【0028】
なお、欠陥導入層13の深さH3は、図5のウェル14の深さ以上に設定することが好ましい。
ここで、Siまたは不活性ガスのイオン注入IP3を行うと、Siまたは不活性ガスは、半導体基板11内に欠陥を生成しながら、半導体基板11内に進入するため、欠陥導入層13に形成される欠陥密度を深さ方向にほぼ均一化することが可能となる。
【0029】
次に、図5(a)において、フィールド酸化膜12をマスクとして、ウェル深さH3に達するまで、ドーピングガスDGの雰囲気中で不純物の熱拡散を行うことにより、ウェル層14を形成する。
ここで、欠陥導入層13での不純物の拡散係数は、欠陥の形成されていない半導体基板11に比べて大きいため、欠陥導入層13では、不純物の拡散が速くなる。
【0030】
また、欠陥導入層3の形成および不純物の熱拡散を同一のフィールド酸化膜12をマスクとして行うことにより、不純物拡散の縦方向は、欠陥導入層13にのみ接するようにすることが可能となるとともに、不純物拡散の横方向は、半導体基板11にのみ接するようにすることが可能となる。
このため、横方向拡散HD1の速度を縦方向拡散VD1の速度よりも遅くすることが可能となり、ウェル層14の横方向拡散幅W2を減少させることが可能となる。
【0031】
また、欠陥導入層13に形成される欠陥密度は、深さ方向にほぼ均一化されているため、不純物を熱拡散させた場合においても、ウェル層14の不純物濃度を深さ方向にほぼ均一化することができる。
次に、図5(b)において、ウェル層14が形成された半導体基板11の熱処理を行うことにより、欠陥導入層13に形成されている欠陥を回復させる。
【0032】
これにより、イオン注入を1回行うだけで、ウェル層14の不純物濃度の深さ方向の均一性を向上させつつ、ウェル層14の横方向拡散幅W2を減少させることが可能となり、製造工程の複雑化を抑制しつつ、半導体装置の高密度化を図ることが可能となる。
【0033】
【発明の効果】
以上説明したように、本発明によれば、欠陥導入層に沿って不純物を拡散させることにより、不純物の拡散方向に異方性を持たせることが可能となり、不純物濃度の深さ方向の均一性を向上させつつ、横方向拡散を低減させることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る半導体装置の製造工程を示す断面図である。
【図2】本発明の第1実施形態に係る半導体装置の製造工程を示す断面図である。
【図3】図3(a)は、本発明の第1実施形態に係る半導体装置の欠陥密度のプロファイルを示す図、図3(b)は、本発明の第1実施形態に係る半導体装置の不純物プロファイルを示す図である。
【図4】本発明の第2実施形態に係る半導体装置の製造工程を示す断面図である。
【図5】本発明の第2実施形態に係る半導体装置の製造工程を示す断面図である。
【図6】従来の半導体装置の製造工程を示す断面図である。
【図7】図7(a)は、高エネルギーイオン注入を用いた不純物層の構成を示す断面図、図7(b)は、高エネルギーイオン注入を用いた不純物層の不純物プロファイルを示す図である。
【符号の説明】
1、11 半導体基板、2 フォトレジスト、3、13 欠陥導入層、4 不純物注入層、5、14 ウェル、12 フィールド酸化膜、IP1、IP2 イオン注入、W1、W2 横方向拡散幅、H1、H3 ウェル深さ、H2 不純物注入層の深さ、HD1、HD2 横方向拡散、VD1、VD2 縦方向拡散
Claims (7)
- 欠陥導入層に沿って、不純物層が拡散されていることを特徴とする半導体装置。
- 前記不純物層はウェル層であることを特徴とする請求項1記載の半導体装置。
- Siまたは不活性ガスのイオン注入により、半導体基板内に欠陥導入層を形成する工程と、
不純物のイオン注入により、前記欠陥導入層に不純物層を形成する工程と、
熱処理により、前記不純物層に注入された不純物を拡散させる工程と、
熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする半導体装置の製造方法。 - ウェル領域に対応したフォトレジストを半導体基板上に形成する工程と、
前記フォトレジストをマスクとして、半導体基板内にSiまたは不活性ガスのイオン注入を行うことにより、欠陥導入層を形成する工程と、
前記フォトレジストをマスクとして、前記欠陥導入層の深さよりも浅い位置に不純物のイオン注入を行う工程と、
前記フォトレジストを除去する工程と、
前記欠陥導入層に注入された不純物を熱拡散させることにより、ウェル層を形成する工程と、
熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする半導体装置の製造方法。 - 前記欠陥導入層の深さは、前記ウェル層に深さよりも深いことを特徴とする請求項4記載の半導体装置の製造方法。
- Siまたは不活性ガスのイオン注入により、半導体基板内に欠陥導入層を形成する工程と、
ドーピングガス雰囲気中で熱処理を行うことにより、前記欠陥導入層に不純物を拡散させる工程と、
熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする半導体装置の製造方法。 - 素子分離絶縁膜を半導体基板上に形成する工程と、
前記素子分離絶縁膜をマスクとして、半導体基板内にSiまたは不活性ガスのイオン注入を行うことにより、欠陥導入層を形成する工程と、
前記素子分離絶縁膜をマスクとして、ドーピングガス雰囲気中で熱処理を行うことにより、前記欠陥導入層に不純物を拡散させる工程と、
熱処理により、前記欠陥導入層に形成されている欠陥を回復させる工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251299A JP2004095645A (ja) | 2002-08-29 | 2002-08-29 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251299A JP2004095645A (ja) | 2002-08-29 | 2002-08-29 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004095645A true JP2004095645A (ja) | 2004-03-25 |
Family
ID=32057920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002251299A Withdrawn JP2004095645A (ja) | 2002-08-29 | 2002-08-29 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004095645A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009537967A (ja) * | 2006-03-21 | 2009-10-29 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体構造体の製造方法および半導体構造体 |
-
2002
- 2002-08-29 JP JP2002251299A patent/JP2004095645A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009537967A (ja) * | 2006-03-21 | 2009-10-29 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体構造体の製造方法および半導体構造体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3977013B2 (ja) | 個別に最適化されたnチャネルおよびpチャネルトランジスタ性能のための除去可能なサイドウォールスペーサを用いるcmosプロセス | |
US20080087967A1 (en) | Semiconductor device having reduced-damage active region and method of manufacturing the same | |
JPH09135025A (ja) | 半導体装置の製造方法 | |
JP3189872B2 (ja) | 半導体デバイスの三重ウェル形成方法 | |
JP3869325B2 (ja) | Mosトランジスタの製造方法 | |
JP2004327493A (ja) | 半導体装置及びその製造方法 | |
US6958282B1 (en) | SOI semiconductor configuration and method of fabricating the same | |
JP2004095645A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH09312397A (ja) | 半導体装置およびその製造方法 | |
JP2007103492A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100187680B1 (ko) | 반도체 소자의 제조방법 | |
KR100607818B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
JP2006237040A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH02133929A (ja) | 半導体装置およびその製造方法 | |
KR100521439B1 (ko) | p채널형 모스 트랜지스터의 제조 방법 | |
JP2000049334A (ja) | 半導体装置及びその製造方法 | |
JP3244066B2 (ja) | 半導体装置の製造方法 | |
KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
JP3311082B2 (ja) | 半導体装置の製造方法 | |
JP3523627B2 (ja) | 半導体装置及びその製造方法 | |
KR100400781B1 (ko) | 피모스 반도체 소자의 제조방법 | |
KR100707580B1 (ko) | 반도체 소자의 제조 방법 | |
JP2003078136A (ja) | 半導体装置の製造方法 | |
JP2008108907A (ja) | 半導体装置およびその製造方法 | |
JPH0555232A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |