JP2007103492A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2007103492A JP2007103492A JP2005288879A JP2005288879A JP2007103492A JP 2007103492 A JP2007103492 A JP 2007103492A JP 2005288879 A JP2005288879 A JP 2005288879A JP 2005288879 A JP2005288879 A JP 2005288879A JP 2007103492 A JP2007103492 A JP 2007103492A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- element isolation
- diffusion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 SOI基板10にLOCOS層15を形成し、LOCOS15で囲まれた素子領域にn型のSOIトランジスタ100を形成する際に、チャネル領域端部30に寄生チャネル防止用のボロン(B)を導入する工程と、チャネル領域端部30に、Bの拡散を抑制する拡散抑制原子としてフッ素(F)又は炭素(C)を導入する工程と、シリコン層5を熱酸化してゲート絶縁膜21を形成する工程と、を含み、Bを導入する工程と、拡散抑制原子を導入する工程は、ゲート絶縁膜21を形成する工程の前までにそれぞれ行う。
【選択図】 図4
Description
図6(A)は、従来例2に係るMOSトランジスタ300の構成例を示す拡大断面図である。このMOSトランジスタ200は、図5(A)及び(B)に示したMOSトランジスタ200において、チャネル領域端部221からLOCOS層211下にかけての領域にチャネルストッパ(P+)層301を追加した構成となっている。このチャネルストッパ層301は、LOCOS層211の形成前にその形成領域及びその近傍のシリコン基板201にBをイオン注入し、その後、熱処理することによって形成する。このような構成であれば、チャネルストッパ層301はウェル拡散層203よりもn型に反転しにくいので寄生チャネルの形成が防止され、リーク電流の増大が防がれる。
図6(B)は、従来例3に係るSOIトランジスタ400の構成例を示す拡大断面図である。図6(B)に示すように、このSOIトランジスタ400は、MOSトランジスタ300において、その基板がシリコン基板401と、埋め込み酸化層(以下、「BOX層」ともいう。)403と、シリコン層(以下、「SOI層」ともいう。)405とからなるSOI基板410となっている。このSOIトランジスタ400も、図6(A)に示したMOSトランジスタ300と同様に、チャネル領域端部221からLOCOS層211下にかけての領域にチャネルストッパ層301を有することによって、寄生チャネルの形成を防止するようになっている。
詳しく説明すると、図7(A)は、LOCOS形成用の窒化膜パターン430をマスクにして、寄生チャネル防止用のBをSOI層405にイオン注入した後の断面図である。また、図7(B)はLOCOS形成の初期段階である「ドライ酸化」を行った直後の断面図である。初期段階であるため、LOCOS層はまだ形成されていない。図7(C)は、LOCOS層211を形成した直後の断面図である。そして、図7(C)は、ゲート絶縁膜205上にポリシリコン膜を形成し、このポリシリコン膜を電極形状にパターニング(即ち、ポリエッチ)してゲート電極207を形成した後の断面図である。
このような構成であれば、チャネル領域中央の半導体層ではボロン(B)の拡散が抑制されないので、チャネル領域中央から上記端部へのBの拡散(供給)を妨げないようにすることができる。
発明5の半導体装置の製造方法によれば、素子分離層の形成工程、及びそれ以降の熱工程において、チャネル領域の上記端部の半導体層でのボロン(B)の拡散を抑制することができるので、寄生チャネルの形成をよりいっそう抑制することができる。
ここで、ボロン(B)は通常、格子間原子(即ち、Bからみてエネルギーの低い所)を介して熱拡散する傾向がある。また、炭素(C)やフッ素(F)には、格子間原子を捕獲し易いという性質がある。
発明7の半導体装置の製造方法は、発明6の半導体装置の製造方法において、前記炭素又は前記フッ素の濃度を、その導入部位の格子間濃度に合わせて、1×1019[cm−3]以上、1×1020[cm−3]以下の範囲内で設定することを特徴とするものである。
発明6、7の半導体装置の製造方法によれば、炭素(C)又はフッ素(F)によって格子間原子は減少するので、Bの拡散を効率良く抑制することができる。
図1(A)及び(B)は、本発明の実施の形態に係る半導体装置の製造方法を示す平面図と、A1−A´1矢視断面図である。また、図2(A)〜図3(B)は、A1−A´1矢視断面において、図1(B)以降の製造方法を示す工程図である。この実施の形態では、nchのSOIトランジスタ100をSOI基板に形成する場合について説明する。
SOI層5の初期膜厚は、例えば0.1〜0.2[μm]程度である(但し、製造工程後の最終的なSOI層5の厚さは0.001〜0.2[μm]の範囲で調整される。)。また、BOX層3は、例えば酸化シリコン膜であり、その厚さは0.2〜0.4[μm]程度である。このようなSOI基板10は、SIMOX(separation by implant oxygen)法、或いは貼り合わせ法などにより作成される。
次に、酸化シリコン膜11上に窒化シリコン膜をCVD法にて堆積させる。そして、フォトリソグラフィ法及びドライエッチング法により、この窒化シリコン膜をパターニングする。これにより、素子領域全体を覆い、且つ素子分離領域を露出させる窒化膜パターン13を形成する。
次に、図2(C)に示すように、窒化膜パターン13をマスクにしてSOI層5を熱酸化し、LOCOS層15を形成する。図2(C)に示すように、LOCOS層15はその下側の部分がBOX層3と接している。このようなLOCOS層15によって、各々の素子領域は他の素子領域から電気的に分離された状態となる。また、このLOCOS層15の形成によって発生するストレスは、最表面の酸化シリコン膜11によって緩和される。
次に、最表面の酸化シリコン膜11を例えば希フッ酸(HF)を用いたウエットエッチングにより除去する。そして、図3(B)に示すように、ゲート絶縁膜21を形成する。このゲート絶縁膜21は酸化シリコン膜であっても良いし、酸窒化シリコン膜、或いは高誘電率絶縁膜であっても良い。
Claims (10)
- 半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるSOI基板に素子分離層を形成し、前記素子分離層で囲まれた素子領域にn型のトランジスタを形成する半導体装置の製造方法であって、
前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層にボロンを導入する工程と、
前記端部の前記半導体層に前記ボロンの拡散を抑制する拡散抑制原子を導入する工程と、
前記半導体層を熱酸化してゲート絶縁膜を形成する工程と、を含み、
前記ボロンを導入する工程と、前記拡散抑制原子を導入する工程は、前記ゲート絶縁膜を形成する工程の前までにそれぞれ行うことを特徴とする半導体装置の製造方法。 - 半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるSOI基板に素子分離層を形成し、前記素子分離層で囲まれた素子領域にn型のトランジスタを形成する半導体装置の製造方法であって、
前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層にボロンを導入する工程と、
前記端部と隣接する前記素子分離層に前記ボロンの拡散を抑制する拡散抑制原子を導入する工程と、
前記半導体層を熱酸化してゲート絶縁膜を形成する工程と、を含み、
前記ボロンを導入する工程と、前記拡散抑制原子を導入する工程は、前記ゲート絶縁膜を形成する工程の前までにそれぞれ行うことを特徴とする半導体装置の製造方法。 - 半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるSOI基板に素子分離層を形成し、前記素子分離層で囲まれた素子領域にn型のトランジスタを形成する半導体装置の製造方法であって、
前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層にボロンを導入する工程と、
前記端部の下方の前記絶縁層に前記ボロンの拡散を抑制する拡散抑制原子を導入する工程と、
前記半導体層を熱酸化してゲート絶縁膜を形成する工程と、を含み、
前記ボロンを導入する工程と、前記拡散抑制原子を導入する工程は、前記ゲート絶縁膜を形成する工程の前までにそれぞれ行うことを特徴とする半導体装置の製造方法。 - 前記拡散抑制原子を導入する工程では、
前記チャネル領域の中央の前記半導体層には前記拡散抑制原子を導入しないことを特徴とする請求項1から請求項3の何れか一項に記載の半導体装置の製造方法。 - 前記素子分離層はLOCOS法を用いて形成し、
前記ボロンを導入する工程と、前記拡散抑制原子を導入する工程は、前記素子分離層を形成する工程の前までにそれぞれ行うことを特徴とする請求項1から請求項4の何れか一項に記載の半導体装置の製造方法。 - 前記拡散抑制原子は、炭素又はフッ素であることを特徴とする請求項1から請求項5の何れか一項に記載の半導体装置の製造方法。
- 前記炭素又は前記フッ素の濃度を、その導入部位の格子間濃度に合わせて、1×1019[cm−3]以上、1×1020[cm−3]以下の範囲内で設定することを特徴とする請求項6に記載の半導体装置の製造方法。
- 半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるSOI基板に素子分離層を有し、前記素子分離層で囲まれた素子領域にn型のトランジスタを有する半導体装置であって、
前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層に、寄生チャネル防止用のボロンと、前記ボロンの拡散を抑制する拡散抑制原子と、を含むことを特徴とする半導体装置。 - 半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるSOI基板に素子分離層を有し、前記素子分離層で囲まれた素子領域にn型のトランジスタを有する半導体装置であって、
前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層に寄生チャネル防止用のボロンを含み、且つ、
前記端部と隣接する前記素子分離層に前記ボロンの拡散を抑制する拡散抑制原子を含むことを特徴とする半導体装置。 - 半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた半導体層とからなるSOI基板に素子分離層を有し、前記素子分離層で囲まれた素子領域にn型のトランジスタを有する半導体装置であって、
前記トランジスタのソースとドレインとによって挟まれるチャネル領域の前記素子分離層側の端部の前記半導体層に寄生チャネル防止用のボロンを含み、且つ、
前記端部の下方の前記絶縁層に前記ボロンの拡散を抑制する拡散抑制原子を含むことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005288879A JP5428121B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005288879A JP5428121B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007103492A true JP2007103492A (ja) | 2007-04-19 |
JP5428121B2 JP5428121B2 (ja) | 2014-02-26 |
Family
ID=38030165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005288879A Expired - Fee Related JP5428121B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5428121B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007251146A (ja) * | 2006-02-20 | 2007-09-27 | Seiko Instruments Inc | 半導体装置 |
US9263346B2 (en) | 2013-01-18 | 2016-02-16 | Renesas Electronics Corporation | Semiconductor device with silicon layer containing carbon |
US10651094B2 (en) | 2014-11-13 | 2020-05-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04137730A (ja) * | 1990-09-28 | 1992-05-12 | Kawasaki Steel Corp | 半導体装置の製造方法 |
WO1997048136A1 (fr) * | 1996-06-14 | 1997-12-18 | Mitsubishi Denki Kabushiki Kaisha | Composant a semi-conducteurs ayant une structure silicium sur isolant et procede de fabrication de ce composant |
JPH10242468A (ja) * | 1997-02-26 | 1998-09-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH11502675A (ja) * | 1995-03-21 | 1999-03-02 | ペラグリン セミコンダクター コーポレイション | 絶縁体上の半導体からなる複合基板の製造方法 |
JP2002231957A (ja) * | 2001-02-01 | 2002-08-16 | Sony Corp | 半導体装置及びその製造方法 |
JP2004289152A (ja) * | 2003-03-20 | 2004-10-14 | Texas Instr Inc <Ti> | 炭素含有領域を有するウエハの炭素外方拡散を防止するための半導体デバイスの製造方法 |
-
2005
- 2005-09-30 JP JP2005288879A patent/JP5428121B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04137730A (ja) * | 1990-09-28 | 1992-05-12 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JPH11502675A (ja) * | 1995-03-21 | 1999-03-02 | ペラグリン セミコンダクター コーポレイション | 絶縁体上の半導体からなる複合基板の製造方法 |
WO1997048136A1 (fr) * | 1996-06-14 | 1997-12-18 | Mitsubishi Denki Kabushiki Kaisha | Composant a semi-conducteurs ayant une structure silicium sur isolant et procede de fabrication de ce composant |
JPH10242468A (ja) * | 1997-02-26 | 1998-09-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002231957A (ja) * | 2001-02-01 | 2002-08-16 | Sony Corp | 半導体装置及びその製造方法 |
JP2004289152A (ja) * | 2003-03-20 | 2004-10-14 | Texas Instr Inc <Ti> | 炭素含有領域を有するウエハの炭素外方拡散を防止するための半導体デバイスの製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007251146A (ja) * | 2006-02-20 | 2007-09-27 | Seiko Instruments Inc | 半導体装置 |
US9263346B2 (en) | 2013-01-18 | 2016-02-16 | Renesas Electronics Corporation | Semiconductor device with silicon layer containing carbon |
US9722044B2 (en) | 2013-01-18 | 2017-08-01 | Renesas Electronics Corporation | Manufacturing method of semiconductor device with silicon layer containing carbon |
US10411112B2 (en) | 2013-01-18 | 2019-09-10 | Renesas Electronics Corporation | Semiconductor device with silicon layer containing carbon |
US10651094B2 (en) | 2014-11-13 | 2020-05-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP5428121B2 (ja) | 2014-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4027447B2 (ja) | 半導体装置の製造方法 | |
JP2000260987A (ja) | 半導体装置とその製造方法 | |
US7098099B1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
KR100763333B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
JP2004327493A (ja) | 半導体装置及びその製造方法 | |
JP2006245338A (ja) | 電界効果型トランジスタの製造方法 | |
JP2005019892A (ja) | 半導体装置及びその製造方法 | |
JP5428121B2 (ja) | 半導体装置の製造方法 | |
JP2000208762A (ja) | 絶縁ゲ―ト電界効果トランジスタおよびその製造方法 | |
JP2007123439A (ja) | 半導体装置及びその製造方法 | |
JP4054557B2 (ja) | 半導体素子の製造方法 | |
JP2000138177A (ja) | 半導体装置の製造方法 | |
JP2009267027A (ja) | 半導体装置及びその製造方法 | |
KR100304503B1 (ko) | 반도체장치의 제조방법 | |
JPH10214888A (ja) | 半導体装置の製造方法 | |
JP2006156954A (ja) | 半導体装置の製造方法 | |
JP4039854B2 (ja) | 半導体装置の製造方法 | |
JP2004319988A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007123519A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2007288051A (ja) | 半導体装置及びその製造方法 | |
JP2005311390A (ja) | 半導体装置 | |
KR20150097946A (ko) | 반도체 소자의 제조 방법 | |
JP4532857B2 (ja) | シャロートレンチ分離構造を有する半導体装置の製造方法 | |
KR100950756B1 (ko) | Soi 소자 및 그의 제조방법 | |
KR100260366B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130925 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5428121 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |